JP3710292B2 - フェイスダウン実装構造 - Google Patents
フェイスダウン実装構造 Download PDFInfo
- Publication number
- JP3710292B2 JP3710292B2 JP19750498A JP19750498A JP3710292B2 JP 3710292 B2 JP3710292 B2 JP 3710292B2 JP 19750498 A JP19750498 A JP 19750498A JP 19750498 A JP19750498 A JP 19750498A JP 3710292 B2 JP3710292 B2 JP 3710292B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring
- film
- substrate
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明は、異方性導電接着フィルム、あるいは、異方性導電接着剤を用いて、ＩＣを実装するフェイスダウン実装構造に関するものである。
【０００２】
【従来の技術】
従来、半導体の実装技術として、フェイスダウン実装構造には、フリップチップ方式が採用されている。このフリップチップ方式は、大型コンピューターの半導体実装方式として開発されたが、近年に到り、電子デバイスの駆動ＩＣの多ピン化及び小型化の要求のためにも採用されるようになった。
【０００３】
例えば、サーマルプリントヘッドにおいては、ヒーターを駆動するための駆動ＩＣを３０００〜４０００ｂｉｔ分、あるいはそれ以上、搭載する必要が、また、各ｂｉｔ毎にヒーターと接続する必要があり、この点、一括で接続できることから、半田バンプによるフリップチップ方式が用いられている。
【０００４】
近年、液晶表示装置のドライバ実装においても、表示装置の小型化の必要性から、パネル周辺のガラス配線基板上に、異方性導電フィルム（以下、ＡＣＦと称す）を用いて、ＩＣ基板上に金属突起（以下、バンプと称する）を形成した駆動ＩＣを搭載するのに、上述のフリップチップ方式が用いられて、半田フラックスの問題を解消している。特に、液晶表示装置の場合は、基板材料が無アルカリガラスである朋珪酸ガラスであるために、その線膨張係数は４．３〜４．６×１０-6／℃であって、シリコンの２．６×１０-6／℃とでは、線膨張係数差が小さいので、ＡＣＦで、駆動ＩＣを接着しても、何ら問題がなかった。
【０００５】
【発明が解決しようとする課題】
しかしながら、このフリップチップ方式によるフェイスダウン実装に際して、ＩＣ基板としてのＳｉの線膨張係数と、ガラス配線基板の材料の線膨張係数とがかなり違う場合、新たな問題が提起される。
【０００６】
例えば、以下のような線膨張係数の配線基板を用いる場合、
朋珪酸ガラス（コーニング社製 ＃７０５９）：４．５×１０-6／℃
バリウム朋珪酸（日本電気硝子製 ＢＬＣ）：５．１×１０-6／℃
青板ガラス基板：８．８×１０-6／℃
Ａｌ基板：２３．１×１０-6／℃
Ｃｕ基板：１６．５×１０-6／℃
ガラスエポキシ基板（ＦＲ−４）：１５×１０-6／℃
即ち、図４の示すように、Ａｌ板あるいはＣｕ板を用いて、この上に配線７ａを形成した配線基板７と、半導体チップ（そのＩＣ基板は符号５で示す）であるＳｉチップの組み合わせで、チップサイズ＝２ｍｍ×１０ｍｍで、バンプサイズ＝７０μｍ角（バンプは符号１で示す）が３３０個の場合において、ＡＣＦで接合する条件とした場合は、ツール温度：３５０℃、圧力：１５ｋｇｆ、時間：６０ｓｅｃで接合すると、接合後、室温になった時点で、ＩＣの最上層である保護絶縁膜（以下、パシベーション膜と称す）１０にクラック３０が入り、その後、信頼性試験である温度サイクル試験を行ったところが、クラック３０が進行して、配線切れを起こすことが解った。
【０００７】
クラック３０が入る箇所としては、図４において、Ａｌ配線６の段差部あるいはバンプ１下の、端子（以下、Ａｌパッドと称す）６の端部が挙げられる。即ち、このバンプ１を形成する場合に、バンプ１とＡｌパッド６との間には、必要なメタル層（以下、バリアメタルと称する）２が形成されているが、このバリアメタル２で覆われていないパシベーション１０の段差部がクラックの原因個所である。
【０００８】
同様に、Ｃｕ基材を用いた配線基板の場合も、Ａｌ基板と比較すれば、程度は軽いものの、矢張り、同様の事態（クラック）が発生した。これとは対称に、無アルカリガラス基板、白板ガラス基板の場合は、上述のクラックが発生しなかった。なお、青板ガラス基板の場合は、チップの大きさ、接合条件、あるいは、試験条件によって、クラックが発生することがある。また、ガラスエポキシ基板の場合は、他の基板材料と比較して、ヤング率が低いため、温度変化に対応して、線膨張係数差で発生する応力を、基板の変形で吸収するので、問題にならない。
【０００９】
このように、加工時に発生する上述のクラックは、線膨張係数差による高温から常温に戻る際に、また、信頼性試験によるクラックは、常温から低温に曝された際に、バンプ側のパッド６や配線９の段差部において、線膨張係数差による伸び縮みによって応力の集中が起こり、バンプ周囲、及び、配線の段差部のパシベーション１０にクラックが入ることが解った。
【００１０】
上述の従来例によれば、特に、ＩＣ基板側のクラックは、バンプ周囲のＡｌ端子の端部、あるいは、Ａｌ配線の段差部に、また、多層配線の交差部を覆ったパシベーションの段差から入り易く、加工時に加わる熱、温度サイクル試験などによる熱応力で進行し、それらが、ついには、Ａｌ配線、或いは、多結晶シリコン配線のオープン（断線）を起こすに至るのである。
【００１１】
本発明は、上記事情に基づいてなされたもので、少なくとも、パシベーションの段差の個所では、所要膜厚の金属膜で覆うことにより、局部的な熱応力集中を防止して、クラック発生を抑えた、フェイスダウン実装構造を提供することを目的とする。
【００１２】
【課題を解決する手段】
この目的達成のために、本発明では、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層（バリアメタル）を、また、そのメタル層上に金属突起（バンプ）を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜（パシベーション膜）の段差部分を含む領域を、金属膜で覆い、前記金属膜は、前記金属突起の周囲で、該金属突起下のメタル層から延在する第１の金属膜、及び、前記第１の金属膜と形成位置の異なる第２の金属膜からなり、前記保護絶縁膜上に設けられていることを特徴とする。
【００１３】
また、本発明では、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆い、前記金属膜で覆う部分の段差部は、多層配線の交差部及び重なる部分の配線パターン端部に形成される保護絶縁膜の段差部であることを特徴とする。そして、この際、前記金属膜が前記金属突起下のバリアメタル層の延在部であり、その延在部によって、前記金属突起の下方に該バリアメタル層を介して配された最上層配線または最上層金属層の端部上に形成された前記保護絶縁膜表面の段差部を覆うのがよい。
【００１４】
この場合、本発明の実施の形態において、前記金属膜が前記金属突起下のメタル層の一部であり、該金属突起の周囲で、前記保護絶縁膜上に延在されていること、あるいは、前記金属膜が、前記金属突起の周囲で、該金属突起下のメタル層から延在する第１の金属膜、及び、これとは別の第２の金属膜からなり、前記保護絶縁膜上に設けられていること、更に、前記ＩＣ基板の接着面側において、前記金属突起の部分を除いて、前記保護絶縁膜上の第２の金属膜を第２の保護絶縁膜で覆ったことなどが、その好ましい形である。
【００１５】
また、上述の第２の保護絶縁膜は、その一部を、第１及び第２の金属膜で挟まれていること、前記配線及び端子に重なる前記保護絶縁膜は、その一部が前記端子と金属突起下のメタル層から延在する金属膜との間の一部に挟まれていること、メタル層から前記保護膜上に延在させた金属膜、あるいは、前記金属膜とは別にＩＣ上に形成した第２の金属膜が、Ｔａ、Ｔｉ、Ｗ、あるいは、これら金属の何れかの合金であること、前記金属膜の厚さは、３０００オングストローム以上であること、前記保護絶縁膜は、ポリイミドあるいはポリアミド、エポキシ系の有機樹脂層であること、前記配線基板の線膨張係数が、前記ＩＣ基板の線膨張係数に対して３倍以上であること、前記配線基板の材料が、Ｃｕ、Ａｌ、Ｍｏ、Ｆｅ、Ｎｉ、あるいは、これら金属の何れかの合金であること、更には、前記金属膜で覆う部分の段差部は、多層配線の交差部及び重なる部分の配線パターン端部に形成される保護絶縁膜の段差部であることが、本発明の具体的な構成として、有効である。
【００１６】
従って、本発明の上述の構成に依れば、所要膜厚の金属膜で、バンプ周囲の端子の端部、あるいは配線の段差部、更には、多層配線の交差部を覆ったパシベーションの段差部を覆うことにより、フリップチップ方式による実装に際して、線膨張係数差による熱応力集中を防止でき、パシベーション・クラックを防止することが可能になった。これにより、信頼性の高いフェイスダウン実装構造の製品を提供することができる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明における第１の実施の実施の形態を示すフェイスダウン実装構造での駆動ＩＣ側の構成を示す模式的断面図である。また、図２は、本発明における駆動ＩＣを配線基板にフリップチップ実装した状態を示す模式的断面図である。
【００１８】
図１において、符号１はバンプで、材質はＡｕであり、２はバリアメタルであって、例えば、Ｔｉ層とＰｄ層とを積層した構造であり、この実施の形態では、バンプ１の周囲に延在する部分２ｂが、本発明に係わる、パシベーション膜１０のクラック防止のための金属膜（保護膜）を兼ねている。なお、符号５はＳｉの材料からなるＩＣ基板、６はＡｌ配線、８はバンプ１下のＡｌパッドであり、パシベーション膜１０は、バンプ１の装着位置を除いて、Ａｌ配線６やＡｌ端子８を被覆している。
【００１９】
このように、ＩＣの最上層配線であるＡｌ配線６の端部を覆うパシベーション膜の表面には、符号２ａ、２ｂのような段差部分が形成されているが、この部分２ａ、２ｂをバリアメタル２の延在部で覆っている。これにより、この部分でのクラック発生を抑止できる。
【００２０】
図２に示すように、上述の駆動ＩＣは、そのバンプ１のある面を、異方性導電フィルム（ＡＣＦ）３を介して、配線基板の配線及び端子のある面に接合している。なお、ここで、符号４は異方性導電フィルム３内に分散されている導電粒子、符号９はＩＣ基板５の上の下層のＡｌ配線、９ａは下層配線９と上層のＡｌ配線６とのコンタクトホール、また、１０ａはパシベーション膜１０の一部で、両配線９及び６の層間絶縁膜である。
【００２１】
バンプ１は、半導体の製造プロセスを終了したウエハーを洗浄した後、スパッタリングによって、先ずバリアメタル２の金属膜（この実施の形態では、Ｔｉ＋Ｐｄを基材とした４０００オングストローム厚さのもの）を形成し、その上に設けられる。この場合、Ｔｉ上のＰｄ層は残しておいても何ら問題はない。なお、この他には、一般に、バリアメタルとして、Ｔｉ、Ｐｄ以外にもＷ、ＷＮ、ＴｉＮあるいはＴｉＷなどの層を少なくとも１層、用いることが知られている。
【００２２】
また、バンプ１をメッキ法でバリアメタル２に付ける際の密着性を高めるために、バリアメタル２との密着層として、例えば、ＡｕあるいはＰｄ、もしくは、Ｃｕを３０００オングストロームの厚さで形成するのがよい。それには、密着層を先にパターン加工し、バリアメタル２を残す部分に密着層を残す。更に、バンプ１を設けたい部分だけに、メッキを行うためのレジストを塗布し、バンプ１を形成したい部分を開口し、バリアメタル２を共通電極として、バンプ１となるＡｕを電解メッキで形成するのである。その後、レジストを剥離し、密着層を除いた部分のバリアメタル２を、その密着層をマスクとして、エッチングし、熱処理を行い、メッキ部の密着性を上げて、バンプ１が最終的に形成される。
【００２３】
前記メッキ密着層をパターン加工する場合には、所望の場所に、バリアメタル２を残し、メッキ時に、メッキレジストを載せることにより、バリアメタル２を金属膜（保護膜）として、Ａｌ配線６の上の所望の部分（特に、パシベーション膜１０に段差が生じる端部）に位置して、パシベーション膜の上に金属膜（保護膜）を形成することが可能になる。
【００２４】
なお、上記構成では、チップサイズ：９．５ｍｍ×２．４ｍｍの駆動ＩＣを用いて、配線及び端子を設けたＡｌ基板７に、例えば、ソニーケミカル製ＡＣＦ（ＣＰ８４３０１）を用い、フリップチップ方式で実装を行ったところ、従来から問題であった断線が発生しないことが判明した。
【００２５】
従って、上記構成のＩＣを用いることにより、ＩＣ基板としてのＳｉと、配線基板としてのＡｌ基板との、線膨張係数差による加工時あるいは信頼性試験において、熱応力集中によるパシベーション・クラックを防止することが可能になり、製品の信頼性を向上することが可能になった。
【００２６】
（第２の実施の形態）
図３には、本発明に係わる第２の実施の形態が示されている。ここで、符号１はバンプであり、符号２はバリアメタルであり、Ｔｉ＋Ｐｄで構成され、パシベーション膜としてのポリイミド膜１０の上に延在されていて、バンプ１の周囲に第１の金属膜を形成している。また、符号５はＩＣ基板としてのＳｉ、６はＡｌ配線、８はバンプ下のＡｌパッドである。
【００２７】
また、符号１１はパシベーション膜１０上に設けられた第２の金属膜（最上層金属層）で、この実施の形態では、Ｔａで構成されていて、その一部１１ａは、パシベーション膜１０の段差部を保護している。更に、符号１２は、有機樹脂層で構成された第２の保護絶縁膜（パシベーション膜）で、この実施の形態では、ポリイミド膜を用いている。
【００２８】
この実施の形態は、更なる応力緩和を意図しており、ここでは、第２の保護絶縁膜１２は、その一部を、第１の金属膜２（バンプ１の周囲に延在された部分）及び別に設けた第２の金属膜１１で挟まれており、また、最上層配線であるＡｌ配線６及びＡｌ端子８に重なるパシベーション膜１０は、その一部が、Ａｌ端子８とバンプ１下のメタル層から延在する第１の金属膜２との間の一部に挟まれている。
【００２９】
本発明に係わる半導体の製造プロセスにおいては、パシベーション膜であるＳｉＮ膜上に、スパッタリングを用いて、高融点金属であるＴａ膜を付け、所望の位置に残すように、パターン加工を行う。この場合、チップ端部付近の、Ａｌ配線６上に位置するパシベーション膜１０の段差部分を覆うように、金属膜１１としてのＴａ膜を、４０００〜８０００オングストロームの厚さで形成している。なお、この金属膜としては、Ｔｉ、Ｗ、あるいは、これらの金属の合金膜でも、同等の効果が得られる。
【００３０】
更に、その上に第２の保護絶縁膜として、ポリイミド膜１２を、２〜３μｍの厚さで形成し、半硬化状態で、バンプ１の形成箇所において、前記ポリイミド膜をエッチングし、バンプ形成を行う端子部（Ａｌパッド）に位置して開口部を設け、その後、ポリイミド膜のポストベークを行い、更に、第１の実施の形態での方法と同様に、バンプ周囲にバンプ下に設けられているバリアメタル（その厚さが４０００オングストローム）を前記ポリイミド膜１２上に延在させることによって、Ｔａ膜１１との層間絶縁膜として、このポリイミド膜１２を挟み込む構成となる。
【００３１】
この実施の形態では、先述の第１の実施の形態とは異なり、バリアメタル２のＴｉ単層で保護する場合よりも更に応力緩和がはかられるから、製品の信頼性が更に向上することになる。
【００３２】
【発明の効果】
本発明は、以上詳述したように、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆ったことで、フリップチップ方式における実装の際、更には、信頼性試験の際に、線膨張係数差による熱応力集中によるパシベーションクラックを防止することが可能になり、製品の品質向上をもたらす結果となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すＩＣチップ側の構造を示す模式断面図である。
【図２】同じく、フェイスダウン実装の状況を示す模式断面図である。
【図３】本発明の第２の実施の形態を示すＩＣチップ側の構造を示す模式断面図である。
【図４】従来の構成において、クラックが生じている状況を示す模式断面図である。
【符号の説明】
１ バンプ（金属突起）
２ バリアメタル（メタル層）
２ａ バリアメタルの保護膜（延在された金属膜）
３ 異方性導電フィルム
４ 導電粒子
５ Ｓｉ基板（ＩＣ基板）
６ 上層のＡｌ配線
７ 配線基板
７ａ 接合部の配線基板上の端子部
８ Ａｌパッド
９ 下層のＡｌ配線
９ａ コンタクトホール
１０ パシベーション膜（保護絶縁膜）
１０ａ 層間絶縁膜
１１ Ｔａ膜（第２の金属膜）
１１ａ Ｔａ膜での保護部
１２ ポリイミド膜（第２の保護絶縁膜）
３０ パシベーション・クラック
【発明の属する技術分野】
本発明は、異方性導電接着フィルム、あるいは、異方性導電接着剤を用いて、ＩＣを実装するフェイスダウン実装構造に関するものである。
【０００２】
【従来の技術】
従来、半導体の実装技術として、フェイスダウン実装構造には、フリップチップ方式が採用されている。このフリップチップ方式は、大型コンピューターの半導体実装方式として開発されたが、近年に到り、電子デバイスの駆動ＩＣの多ピン化及び小型化の要求のためにも採用されるようになった。
【０００３】
例えば、サーマルプリントヘッドにおいては、ヒーターを駆動するための駆動ＩＣを３０００〜４０００ｂｉｔ分、あるいはそれ以上、搭載する必要が、また、各ｂｉｔ毎にヒーターと接続する必要があり、この点、一括で接続できることから、半田バンプによるフリップチップ方式が用いられている。
【０００４】
近年、液晶表示装置のドライバ実装においても、表示装置の小型化の必要性から、パネル周辺のガラス配線基板上に、異方性導電フィルム（以下、ＡＣＦと称す）を用いて、ＩＣ基板上に金属突起（以下、バンプと称する）を形成した駆動ＩＣを搭載するのに、上述のフリップチップ方式が用いられて、半田フラックスの問題を解消している。特に、液晶表示装置の場合は、基板材料が無アルカリガラスである朋珪酸ガラスであるために、その線膨張係数は４．３〜４．６×１０-6／℃であって、シリコンの２．６×１０-6／℃とでは、線膨張係数差が小さいので、ＡＣＦで、駆動ＩＣを接着しても、何ら問題がなかった。
【０００５】
【発明が解決しようとする課題】
しかしながら、このフリップチップ方式によるフェイスダウン実装に際して、ＩＣ基板としてのＳｉの線膨張係数と、ガラス配線基板の材料の線膨張係数とがかなり違う場合、新たな問題が提起される。
【０００６】
例えば、以下のような線膨張係数の配線基板を用いる場合、
朋珪酸ガラス（コーニング社製 ＃７０５９）：４．５×１０-6／℃
バリウム朋珪酸（日本電気硝子製 ＢＬＣ）：５．１×１０-6／℃
青板ガラス基板：８．８×１０-6／℃
Ａｌ基板：２３．１×１０-6／℃
Ｃｕ基板：１６．５×１０-6／℃
ガラスエポキシ基板（ＦＲ−４）：１５×１０-6／℃
即ち、図４の示すように、Ａｌ板あるいはＣｕ板を用いて、この上に配線７ａを形成した配線基板７と、半導体チップ（そのＩＣ基板は符号５で示す）であるＳｉチップの組み合わせで、チップサイズ＝２ｍｍ×１０ｍｍで、バンプサイズ＝７０μｍ角（バンプは符号１で示す）が３３０個の場合において、ＡＣＦで接合する条件とした場合は、ツール温度：３５０℃、圧力：１５ｋｇｆ、時間：６０ｓｅｃで接合すると、接合後、室温になった時点で、ＩＣの最上層である保護絶縁膜（以下、パシベーション膜と称す）１０にクラック３０が入り、その後、信頼性試験である温度サイクル試験を行ったところが、クラック３０が進行して、配線切れを起こすことが解った。
【０００７】
クラック３０が入る箇所としては、図４において、Ａｌ配線６の段差部あるいはバンプ１下の、端子（以下、Ａｌパッドと称す）６の端部が挙げられる。即ち、このバンプ１を形成する場合に、バンプ１とＡｌパッド６との間には、必要なメタル層（以下、バリアメタルと称する）２が形成されているが、このバリアメタル２で覆われていないパシベーション１０の段差部がクラックの原因個所である。
【０００８】
同様に、Ｃｕ基材を用いた配線基板の場合も、Ａｌ基板と比較すれば、程度は軽いものの、矢張り、同様の事態（クラック）が発生した。これとは対称に、無アルカリガラス基板、白板ガラス基板の場合は、上述のクラックが発生しなかった。なお、青板ガラス基板の場合は、チップの大きさ、接合条件、あるいは、試験条件によって、クラックが発生することがある。また、ガラスエポキシ基板の場合は、他の基板材料と比較して、ヤング率が低いため、温度変化に対応して、線膨張係数差で発生する応力を、基板の変形で吸収するので、問題にならない。
【０００９】
このように、加工時に発生する上述のクラックは、線膨張係数差による高温から常温に戻る際に、また、信頼性試験によるクラックは、常温から低温に曝された際に、バンプ側のパッド６や配線９の段差部において、線膨張係数差による伸び縮みによって応力の集中が起こり、バンプ周囲、及び、配線の段差部のパシベーション１０にクラックが入ることが解った。
【００１０】
上述の従来例によれば、特に、ＩＣ基板側のクラックは、バンプ周囲のＡｌ端子の端部、あるいは、Ａｌ配線の段差部に、また、多層配線の交差部を覆ったパシベーションの段差から入り易く、加工時に加わる熱、温度サイクル試験などによる熱応力で進行し、それらが、ついには、Ａｌ配線、或いは、多結晶シリコン配線のオープン（断線）を起こすに至るのである。
【００１１】
本発明は、上記事情に基づいてなされたもので、少なくとも、パシベーションの段差の個所では、所要膜厚の金属膜で覆うことにより、局部的な熱応力集中を防止して、クラック発生を抑えた、フェイスダウン実装構造を提供することを目的とする。
【００１２】
【課題を解決する手段】
この目的達成のために、本発明では、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層（バリアメタル）を、また、そのメタル層上に金属突起（バンプ）を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜（パシベーション膜）の段差部分を含む領域を、金属膜で覆い、前記金属膜は、前記金属突起の周囲で、該金属突起下のメタル層から延在する第１の金属膜、及び、前記第１の金属膜と形成位置の異なる第２の金属膜からなり、前記保護絶縁膜上に設けられていることを特徴とする。
【００１３】
また、本発明では、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆い、前記金属膜で覆う部分の段差部は、多層配線の交差部及び重なる部分の配線パターン端部に形成される保護絶縁膜の段差部であることを特徴とする。そして、この際、前記金属膜が前記金属突起下のバリアメタル層の延在部であり、その延在部によって、前記金属突起の下方に該バリアメタル層を介して配された最上層配線または最上層金属層の端部上に形成された前記保護絶縁膜表面の段差部を覆うのがよい。
【００１４】
この場合、本発明の実施の形態において、前記金属膜が前記金属突起下のメタル層の一部であり、該金属突起の周囲で、前記保護絶縁膜上に延在されていること、あるいは、前記金属膜が、前記金属突起の周囲で、該金属突起下のメタル層から延在する第１の金属膜、及び、これとは別の第２の金属膜からなり、前記保護絶縁膜上に設けられていること、更に、前記ＩＣ基板の接着面側において、前記金属突起の部分を除いて、前記保護絶縁膜上の第２の金属膜を第２の保護絶縁膜で覆ったことなどが、その好ましい形である。
【００１５】
また、上述の第２の保護絶縁膜は、その一部を、第１及び第２の金属膜で挟まれていること、前記配線及び端子に重なる前記保護絶縁膜は、その一部が前記端子と金属突起下のメタル層から延在する金属膜との間の一部に挟まれていること、メタル層から前記保護膜上に延在させた金属膜、あるいは、前記金属膜とは別にＩＣ上に形成した第２の金属膜が、Ｔａ、Ｔｉ、Ｗ、あるいは、これら金属の何れかの合金であること、前記金属膜の厚さは、３０００オングストローム以上であること、前記保護絶縁膜は、ポリイミドあるいはポリアミド、エポキシ系の有機樹脂層であること、前記配線基板の線膨張係数が、前記ＩＣ基板の線膨張係数に対して３倍以上であること、前記配線基板の材料が、Ｃｕ、Ａｌ、Ｍｏ、Ｆｅ、Ｎｉ、あるいは、これら金属の何れかの合金であること、更には、前記金属膜で覆う部分の段差部は、多層配線の交差部及び重なる部分の配線パターン端部に形成される保護絶縁膜の段差部であることが、本発明の具体的な構成として、有効である。
【００１６】
従って、本発明の上述の構成に依れば、所要膜厚の金属膜で、バンプ周囲の端子の端部、あるいは配線の段差部、更には、多層配線の交差部を覆ったパシベーションの段差部を覆うことにより、フリップチップ方式による実装に際して、線膨張係数差による熱応力集中を防止でき、パシベーション・クラックを防止することが可能になった。これにより、信頼性の高いフェイスダウン実装構造の製品を提供することができる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明における第１の実施の実施の形態を示すフェイスダウン実装構造での駆動ＩＣ側の構成を示す模式的断面図である。また、図２は、本発明における駆動ＩＣを配線基板にフリップチップ実装した状態を示す模式的断面図である。
【００１８】
図１において、符号１はバンプで、材質はＡｕであり、２はバリアメタルであって、例えば、Ｔｉ層とＰｄ層とを積層した構造であり、この実施の形態では、バンプ１の周囲に延在する部分２ｂが、本発明に係わる、パシベーション膜１０のクラック防止のための金属膜（保護膜）を兼ねている。なお、符号５はＳｉの材料からなるＩＣ基板、６はＡｌ配線、８はバンプ１下のＡｌパッドであり、パシベーション膜１０は、バンプ１の装着位置を除いて、Ａｌ配線６やＡｌ端子８を被覆している。
【００１９】
このように、ＩＣの最上層配線であるＡｌ配線６の端部を覆うパシベーション膜の表面には、符号２ａ、２ｂのような段差部分が形成されているが、この部分２ａ、２ｂをバリアメタル２の延在部で覆っている。これにより、この部分でのクラック発生を抑止できる。
【００２０】
図２に示すように、上述の駆動ＩＣは、そのバンプ１のある面を、異方性導電フィルム（ＡＣＦ）３を介して、配線基板の配線及び端子のある面に接合している。なお、ここで、符号４は異方性導電フィルム３内に分散されている導電粒子、符号９はＩＣ基板５の上の下層のＡｌ配線、９ａは下層配線９と上層のＡｌ配線６とのコンタクトホール、また、１０ａはパシベーション膜１０の一部で、両配線９及び６の層間絶縁膜である。
【００２１】
バンプ１は、半導体の製造プロセスを終了したウエハーを洗浄した後、スパッタリングによって、先ずバリアメタル２の金属膜（この実施の形態では、Ｔｉ＋Ｐｄを基材とした４０００オングストローム厚さのもの）を形成し、その上に設けられる。この場合、Ｔｉ上のＰｄ層は残しておいても何ら問題はない。なお、この他には、一般に、バリアメタルとして、Ｔｉ、Ｐｄ以外にもＷ、ＷＮ、ＴｉＮあるいはＴｉＷなどの層を少なくとも１層、用いることが知られている。
【００２２】
また、バンプ１をメッキ法でバリアメタル２に付ける際の密着性を高めるために、バリアメタル２との密着層として、例えば、ＡｕあるいはＰｄ、もしくは、Ｃｕを３０００オングストロームの厚さで形成するのがよい。それには、密着層を先にパターン加工し、バリアメタル２を残す部分に密着層を残す。更に、バンプ１を設けたい部分だけに、メッキを行うためのレジストを塗布し、バンプ１を形成したい部分を開口し、バリアメタル２を共通電極として、バンプ１となるＡｕを電解メッキで形成するのである。その後、レジストを剥離し、密着層を除いた部分のバリアメタル２を、その密着層をマスクとして、エッチングし、熱処理を行い、メッキ部の密着性を上げて、バンプ１が最終的に形成される。
【００２３】
前記メッキ密着層をパターン加工する場合には、所望の場所に、バリアメタル２を残し、メッキ時に、メッキレジストを載せることにより、バリアメタル２を金属膜（保護膜）として、Ａｌ配線６の上の所望の部分（特に、パシベーション膜１０に段差が生じる端部）に位置して、パシベーション膜の上に金属膜（保護膜）を形成することが可能になる。
【００２４】
なお、上記構成では、チップサイズ：９．５ｍｍ×２．４ｍｍの駆動ＩＣを用いて、配線及び端子を設けたＡｌ基板７に、例えば、ソニーケミカル製ＡＣＦ（ＣＰ８４３０１）を用い、フリップチップ方式で実装を行ったところ、従来から問題であった断線が発生しないことが判明した。
【００２５】
従って、上記構成のＩＣを用いることにより、ＩＣ基板としてのＳｉと、配線基板としてのＡｌ基板との、線膨張係数差による加工時あるいは信頼性試験において、熱応力集中によるパシベーション・クラックを防止することが可能になり、製品の信頼性を向上することが可能になった。
【００２６】
（第２の実施の形態）
図３には、本発明に係わる第２の実施の形態が示されている。ここで、符号１はバンプであり、符号２はバリアメタルであり、Ｔｉ＋Ｐｄで構成され、パシベーション膜としてのポリイミド膜１０の上に延在されていて、バンプ１の周囲に第１の金属膜を形成している。また、符号５はＩＣ基板としてのＳｉ、６はＡｌ配線、８はバンプ下のＡｌパッドである。
【００２７】
また、符号１１はパシベーション膜１０上に設けられた第２の金属膜（最上層金属層）で、この実施の形態では、Ｔａで構成されていて、その一部１１ａは、パシベーション膜１０の段差部を保護している。更に、符号１２は、有機樹脂層で構成された第２の保護絶縁膜（パシベーション膜）で、この実施の形態では、ポリイミド膜を用いている。
【００２８】
この実施の形態は、更なる応力緩和を意図しており、ここでは、第２の保護絶縁膜１２は、その一部を、第１の金属膜２（バンプ１の周囲に延在された部分）及び別に設けた第２の金属膜１１で挟まれており、また、最上層配線であるＡｌ配線６及びＡｌ端子８に重なるパシベーション膜１０は、その一部が、Ａｌ端子８とバンプ１下のメタル層から延在する第１の金属膜２との間の一部に挟まれている。
【００２９】
本発明に係わる半導体の製造プロセスにおいては、パシベーション膜であるＳｉＮ膜上に、スパッタリングを用いて、高融点金属であるＴａ膜を付け、所望の位置に残すように、パターン加工を行う。この場合、チップ端部付近の、Ａｌ配線６上に位置するパシベーション膜１０の段差部分を覆うように、金属膜１１としてのＴａ膜を、４０００〜８０００オングストロームの厚さで形成している。なお、この金属膜としては、Ｔｉ、Ｗ、あるいは、これらの金属の合金膜でも、同等の効果が得られる。
【００３０】
更に、その上に第２の保護絶縁膜として、ポリイミド膜１２を、２〜３μｍの厚さで形成し、半硬化状態で、バンプ１の形成箇所において、前記ポリイミド膜をエッチングし、バンプ形成を行う端子部（Ａｌパッド）に位置して開口部を設け、その後、ポリイミド膜のポストベークを行い、更に、第１の実施の形態での方法と同様に、バンプ周囲にバンプ下に設けられているバリアメタル（その厚さが４０００オングストローム）を前記ポリイミド膜１２上に延在させることによって、Ｔａ膜１１との層間絶縁膜として、このポリイミド膜１２を挟み込む構成となる。
【００３１】
この実施の形態では、先述の第１の実施の形態とは異なり、バリアメタル２のＴｉ単層で保護する場合よりも更に応力緩和がはかられるから、製品の信頼性が更に向上することになる。
【００３２】
【発明の効果】
本発明は、以上詳述したように、配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆ったことで、フリップチップ方式における実装の際、更には、信頼性試験の際に、線膨張係数差による熱応力集中によるパシベーションクラックを防止することが可能になり、製品の品質向上をもたらす結果となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すＩＣチップ側の構造を示す模式断面図である。
【図２】同じく、フェイスダウン実装の状況を示す模式断面図である。
【図３】本発明の第２の実施の形態を示すＩＣチップ側の構造を示す模式断面図である。
【図４】従来の構成において、クラックが生じている状況を示す模式断面図である。
【符号の説明】
１ バンプ（金属突起）
２ バリアメタル（メタル層）
２ａ バリアメタルの保護膜（延在された金属膜）
３ 異方性導電フィルム
４ 導電粒子
５ Ｓｉ基板（ＩＣ基板）
６ 上層のＡｌ配線
７ 配線基板
７ａ 接合部の配線基板上の端子部
８ Ａｌパッド
９ 下層のＡｌ配線
９ａ コンタクトホール
１０ パシベーション膜（保護絶縁膜）
１０ａ 層間絶縁膜
１１ Ｔａ膜（第２の金属膜）
１１ａ Ｔａ膜での保護部
１２ ポリイミド膜（第２の保護絶縁膜）
３０ パシベーション・クラック
Claims (8)
- 配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、
前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆い、
前記金属膜は、前記金属突起の周囲で、該金属突起下のメタル層から延在する第１の金属膜、及び、前記第１の金属膜と形成位置の異なる第２の金属膜からなり、前記保護絶縁膜上に設けられていることを特徴とするフェイスダウン実装構造。 - 配線基板上に形成された配線及び端子に対応して、ＩＣ基板側の端子上にメタル層を、また、そのメタル層上に金属突起を設けて、導電性接着剤あるいは導電性接着フィルムを用いて、前記配線基板上の配線及び端子のある面と、前記ＩＣ基板側の金属突起のある面とを、互いに接着し、同時に、端子間の電気的接続をとるように構成したフェイスダウン実装構造において、
前記金属突起の部分を除いて、前記ＩＣ基板の接着面側の、少なくとも、該ＩＣ基板上の配線及び端子に重なる保護絶縁膜の段差部分を含む領域を、金属膜で覆い、
前記金属膜で覆う部分の段差部は、多層配線の交差部及び重なる部分の配線パターン端部に形成される保護絶縁膜の段差部であることを特徴とするフェイスダウン実装構造。 - 前記ＩＣ基板の接着面側において、前記金属突起の部分を除いて、前記保護絶縁膜上の第２の金属膜を第２の保護絶縁膜で覆ったことを特徴とする請求項１に記載のフェイスダウン実装構造。
- 前記第２の保護絶縁膜は、その一部を、前記第１及び第２の金属膜で挟まれていることを特徴とする請求項３に記載のフェイスダウン実装構造。
- 前記配線及び端子に重なる前記保護絶縁膜は、その一部が前記端子と金属突起下のメタル層から延在する金属膜との間の一部に挟まれていることを特徴とする請求項１〜４の何れかに記載のフェイスダウン実装構造。
- 前記金属膜の厚さは、３０００オングストローム以上であることを特徴とする請求項１〜５の何れかに記載のフェイスダウン実装構造。
- 前記保護絶縁膜は、ポリイミドあるいはポリアミド、エポキシ系の有機樹脂層であることを特徴とする請求項１〜６の何れかに記載のフェイスダウン実装構造。
- 前記配線基板の材料が、Ｃｕ、Ａｌ、Ｍｏ、Ｆｅ、Ｎｉ、あるいは、これら金属の何れかの合金であることを特徴とする請求項１〜７の何れかに記載のフェイスダウン実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19750498A JP3710292B2 (ja) | 1998-07-13 | 1998-07-13 | フェイスダウン実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19750498A JP3710292B2 (ja) | 1998-07-13 | 1998-07-13 | フェイスダウン実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031203A JP2000031203A (ja) | 2000-01-28 |
| JP3710292B2 true JP3710292B2 (ja) | 2005-10-26 |
Family
ID=16375583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19750498A Expired - Fee Related JP3710292B2 (ja) | 1998-07-13 | 1998-07-13 | フェイスダウン実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710292B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10046296C2 (de) | 2000-07-17 | 2002-10-10 | Infineon Technologies Ag | Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung |
| JP2004095923A (ja) | 2002-09-02 | 2004-03-25 | Murata Mfg Co Ltd | 実装基板およびこの実装基板を用いた電子デバイス |
| JP3767821B2 (ja) * | 2003-01-22 | 2006-04-19 | 松下電器産業株式会社 | 半導体装置の設計方法 |
| KR100979237B1 (ko) * | 2008-01-08 | 2010-08-31 | 주식회사 하이닉스반도체 | Ｂｇａ 패키지용 기판 및 그의 제조방법 |
-
1998
- 1998-07-13 JP JP19750498A patent/JP3710292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031203A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US6784554B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| JPH0637143A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003224158A (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN101681859A (zh) | 半导体器件 | |
| US20050266668A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20010031515A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US20040099959A1 (en) | Conductive bump structure | |
| KR100539040B1 (ko) | 반도체 집적 회로 장치 | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JPH0432541B2 (ja) | ||
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| US7206056B2 (en) | Display device having a terminal that has a transparent film on top of a high resistance conductive film | |
| KR100551519B1 (ko) | 반도체 장치 | |
| JPH0357617B2 (ja) | ||
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2564827B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002313842A (ja) | フェイスダウン実装構造及びインクジェット記録ヘッド | |
| JPH0817886A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |