JP2004095923A - 実装基板およびこの実装基板を用いた電子デバイス - Google Patents

実装基板およびこの実装基板を用いた電子デバイス Download PDF

Info

Publication number
JP2004095923A
JP2004095923A JP2002256288A JP2002256288A JP2004095923A JP 2004095923 A JP2004095923 A JP 2004095923A JP 2002256288 A JP2002256288 A JP 2002256288A JP 2002256288 A JP2002256288 A JP 2002256288A JP 2004095923 A JP2004095923 A JP 2004095923A
Authority
JP
Japan
Prior art keywords
insulating film
wiring electrode
main surface
opening
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002256288A
Other languages
English (en)
Inventor
Hiroyuki Ishizaki
石崎　弘行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002256288A priority Critical patent/JP2004095923A/ja
Priority to SG200304833A priority patent/SG108931A1/en
Priority to US10/644,487 priority patent/US20040040742A1/en
Publication of JP2004095923A publication Critical patent/JP2004095923A/ja
Priority to US11/077,930 priority patent/US7005585B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】絶縁膜と配線電極との間に形成される凹部への封止樹脂の充填不良を防止し得る実装基板を提供する。
【解決手段】第１の主面を有する基板１と、第１の主面に形成された配線電極２と、基板１の第１の主面および配線電極２を部分的に被覆する絶縁膜３とを備え、絶縁膜３によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない開口部３ａとが形成される。開口部３ａ内の配線電極２に対応して設けられたバンプ電極１１を介して電子部品１０が実装され、第１の主面と電子部品素子との隙間に封止樹脂２０が充填される。開口部３ａは配線電極２の長手方向に対して略直交方向に設けられ、開口部３ａ内で基板１が露出している部分の最少幅Ｌと絶縁膜３の厚みＴとを比を２以上とした。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品素子をバンプ電極を用いてフリップチップ実装するための実装基板、およびこの実装基板を用いた電子デバイスに関するものである。
【０００２】
【従来の技術】
従来、半導体素子などの電子部品素子を回路基板上にバンプ電極を用いてフリップチップ実装した電子デバイスが知られている。この電子デバイスは、バンプを形成した電子部品素子をフェースダウンで回路基板の接続電極に実装し、基板と電子部品素子との隙間に封止樹脂を充填した後、炉にて封止樹脂を加熱硬化させたものである。上記封止樹脂は、電子部品素子と回路基板との熱膨張係数差によってバンプに加わる熱応力を緩和する目的で、回路基板と電子部品素子との間に充填される。
上記電子デバイスにおいて、バンプ電極として例えばはんだバンプを使用した場合、必要以上のはんだの濡れ拡がりを抑えるため、配線電極上に絶縁膜を形成している。また、絶縁膜は、必要な部分にＡｕなどの金属メッキを行う場合や、配線電極が基板から剥がれ難くするためにも用いられる。
【０００３】
図８，図９は従来の電子デバイスの構造を示したものである。
回路基板３０の表面のほぼ全体に絶縁膜３１が被覆形成され、１個の配線電極３２に対して１箇所ずつ絶縁膜３１が被覆されない開口部３１ａが形成されている。上記開口部３１ａの寸法は、位置精度を考慮して、配線電極３２の幅よりやや大きめに設定されている。そのため、配線電極３２の両側部に、絶縁膜３１の厚み分の小さな凹部３１ｂが形成される。絶縁膜３１は、通常ソルダレジストを印刷することによって形成されるが、３０μｍ〜５０μｍ程度の厚みを有する。
【０００４】
【発明が解決しようとする課題】
上記開口部３１ａに対応する配線電極３２の露出部にバンプ電極３４を介して電子部品素子３３がフリップチップ実装される。その後、封止樹脂３５を回路基板３０と電子部品素子３３との隙間に供給すると、封止樹脂３５は毛細管現象によって浸透するが、上記凹部３１ｂの容積が非常に小さいので、上記凹部３１ｂに空気３６が残ってしまう。その結果、封止樹脂３５を硬化させると、空気溜まり３６の部分がボイドとなり、信頼性の低下を招く原因となる。
【０００５】
このような問題を解決するため、封止樹脂を供給した後、封止樹脂を真空脱泡したり、超音波振動を加えて脱泡する方法が提案されている（特開平８−１５３７５２号公報）。
しかし、上記のような脱泡処理を実施しても、小さな凹部から必ずしも効果的に空気を除去できず、ボイドの発生を防止できないことがあった。
【０００６】
そこで、本発明の目的は、絶縁膜と配線電極との間に形成される凹部への封止樹脂の充填不良を防止し得る実装基板を提供することにある。
また、他の目的は、上記実装基板を用いてボイドの発生の少ない電子デバイスを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない開口部とが形成され、上記開口部の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、上記開口部内で基材が露出している部分の最少幅をＬ、上記絶縁膜の厚みをＴとしたとき、Ｌ／Ｔ≧２を満たすことを特徴とする実装基板を提供する。
【０００８】
請求項２に係る発明は、第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない非被覆部とが形成され、上記非被覆部の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、上記絶縁膜は上記配線電極に対して略直交方向にかつ所定間隔をあけて略平行に設けられた第１と第２の被覆部を有し、上記第１と第２の被覆部の間の非被覆部は上記配線電極の略直交方向に開放していることを特徴とする実装基板を提供する。
【０００９】
請求項３に係る発明は、第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない開口部とが形成され、上記開口部の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、上記配線電極は複数本の平行な電極で構成され、上記開口部は上記配線電極に対して略直交方向で、かつ複数の配線電極に対して跨がって形成されていることを特徴とする実装基板を提供する。
【００１０】
請求項４に係る発明は、請求項１ないし３のいずれかに記載の実装基板と、上記実装基板の上記開口部または上記非被覆部に露出する配線電極の部位にバンプ電極を介して実装された電子部品素子と、上記基材の第１の主面と電子部品素子との隙間に充填、硬化された封止樹脂と、を含む電子デバイスを提供する。
【００１１】
請求項１では、絶縁膜の開口部内で基材が露出している部分の最少幅Ｌと、絶縁膜の厚みＴとの比を一定以上に設定することで、開口部と配線電極との間に形成される凹部に樹脂を確実に充填でき、ボイドの発生を防止できるようにしたものである。
すなわち、Ｌ／Ｔ≧２を満たすように設定することで、開口部内に形成される凹部の幅寸法Ｌを相対的に大きくし、樹脂の流れ込みを促進し、ボイドの発生を防止している。
なお、樹脂の充填性は樹脂の粘性にも影響される。樹脂の粘性は、温度によっても変化するが、０．０２Ｐａ・ｓ〜１０Ｐａ・ｓの範囲とすれば、樹脂の充填性が良好である。
【００１２】
請求項２では、絶縁膜によって配線電極に対して略直交方向にかつ所定間隔をあけて略平行に設けられた第１と第２の被覆部を形成し、第１と第２の被覆部の間の非被覆部を配線電極の略直交方向に開放して形成したものである。
この場合には、絶縁膜が配線電極の部位にのみ部分的に設けられ、配線電極の側面と被覆部の内側面との間に、閉じられた凹部が存在しないので、樹脂の流れ込みが容易になり、ボイドの発生を防止できる。
【００１３】
請求項３では、開口部が平行な複数の配線電極に対して略直交方向で、かつ複数の配線電極に対して跨がって形成されている。つまり、隣合う配線電極の間に連続的に開口部が形成されているので、開口部が連続した通路状となり、樹脂が流れ込み易くなる。そのため、ボイドの発生を防止できる。
【００１４】
請求項４のように、請求項１〜３に記載の実装基板を用いて電子デバイスを製造すれば、ボイドのない封止構造が得られ、信頼性の高い電子デバイスが得られる。しかも、格別な脱泡処理を必要としない。
【００１５】
【発明の実施の形態】
図１，図２は本発明にかかる電子デバイスの第１実施例を示す。
この電子デバイスは、実装基板１に電子部品素子１０をフェースダウン実装したものである。
実装基板１は、アルミナなどのセラミック基板、セラミックからなる誘電体基板、多層セラミック基板、ガラス基板、結晶性の基板、ガラスエポキシ樹脂などの気密性を有する基板よりなる。この基板１の表面には、複数（ここでは６本）の配線電極２が互いに平行に形成されている。この実施例では、３本１組の配線電極２が一定間隔をあけて対向配置されている。実装基板１の表面には、ソルダーレジストなどの絶縁膜３がスクリーン印刷などの手法を用いてほぼ一定厚みに形成され、基板１の表面および配線電極２のほぼ全面が被覆されている。絶縁膜３には適数個（ここでは６個）の開口部３ａが設けられ、これら開口部３ａから各配線電極２の一部２ａが露出している。
【００１６】
図１に示すように、絶縁膜３の開口部３ａは配線電極２の長手方向に対してほぼ直交方向に設けられており、開口部３ａ内の配線電極２の両側部に凹部３ｂが形成されている。上記凹部３ｂの配線電極２の長手方向の寸法（配線電極２の側面と開口部３ａの内側面との対向距離）をＬ１、開口部３ａの内側面同士の対向距離をＬ２、絶縁膜３の厚みをＴとしたとき、次の関係を満たすように設定されている。
Ｌ１／Ｔ≧２
Ｌ２／Ｔ≧２
つまり、開口部３ａ内で基板１が露出している部分の最少幅Ｌと絶縁膜３の厚みＴとの比が２以上に設定されている。
【００１７】
電子部品素子１０はＩＣ等の半導体素子やセラミック素子などよりなり、その一方の主面に複数（ここでは６個）のバンプ電極１１が固定されている。バンプ電極１１としては、Ａｕ，Ａｇ，Ｐｄ，Ｃｕを主成分とする金属バンプや、はんだバンプなどがあるが、ここでははんだバンプを用いた。上記バンプ電極１１は、上記開口部３ａから露出する配線電極２の露出部２ａに超音波と圧力、熱と圧力、あるいは超音波と熱と圧力とを加えて接合される。このように電子部品素子１０が基板１にフェースダウン実装された後、基板１と電子部品素子１０との隙間にエポキシ系樹脂などの封止樹脂２０がディスペンサなどによって充填され、その後、硬化される。封止樹脂２０としては、熱硬化性樹脂やＵＶ硬化樹脂などがある。凹部３ｂへの樹脂２０の充填性を確保するため、充填時における樹脂２０の粘度が０．０２〜１０Ｐａ・ｓのものがよい。
【００１８】
図３の（ａ）および（ｂ）は、凹部３ｂの寸法Ｌ１と絶縁膜３の厚みＴとを変化させたときのボイドの発生の有無を実験によって確認したものである。
（ａ）は封止樹脂２０の粘度を０．４Ｐａ・ｓとした場合、（ｂ）は封止樹脂２０の粘度を７．３Ｐａ・ｓとした場合である。
図３から明らかなように、凹部３ｂの寸法Ｌ１と絶縁膜の厚みＴとの比（Ｌ１／Ｔ）が２未満ではボイドが発生していたのに対し、２以上では発生がなくなった。つまり、Ｌ１／Ｔが２以上であれば、樹脂粘度に関係なく、封止樹脂２０内に空気が残らずに、凹部３ｂにも隙間なく充填された。その結果、ボイドのない、信頼性の高い電子デバイスが得られた。
なお、この実験では開口部３ａの幅Ｌ２を１００μｍとした。Ｌ２／Ｔが２以上であれば、図３と同様の結果が得られた。
【００１９】
図４は絶縁膜３の開口部３ａと配線電極２との他の配置例を示す。
上記実施例では、絶縁膜３の開口部３ａを配線電極２の長手方向に対してほぼ直交方向に設けたが、この例では、配線電極２の端部を取り囲むように開口部３ａを設けたものである。この場合も、開口部３ａ内で基板１が露出している部分の最少幅、つまり配線電極２の側面と開口部３ａの内側面との距離をＬ、絶縁膜３の厚みをＴとすると、Ｌ／Ｔ≧２とすることで、封止樹脂２０をボイドなく充填することができる。
【００２０】
図５は本発明にかかる電子デバイスの第２実施例を示す。なお、第１実施例と同一部分には同一符号を付して重複説明を省略する。
この実施例では、絶縁膜を、配線電極２に対して略直交方向にかつ所定間隔をあけて略平行に設けられた第１と第２の被覆部４，５で構成し、第１と第２の被覆部４，５の間の非被覆部６を配線電極２の略直交方向に開放させたものである。この場合には、配線電極２の両側に凹部が存在しないので、封止樹脂２０を実装基板１と電子部品素子１０との隙間に充填したとき、被覆部４，５の間の非被覆部６によって、封止樹脂２０が空気を閉じ込めることなく充填できる。そのため、ボイドのない封止構造を得ることができる。
【００２１】
図６，図７は本発明にかかる電子デバイスの第３実施例を示す。なお、第１実施例と同一部分には同一符号を付して重複説明を省略する。
この実施例では、絶縁膜を、配線電極２の内側端部を含む基板１の内側部を被覆する第１被覆部７と、配線電極２の外側部を含む基板１の外周部を被覆する第２被覆部８とに分割し、両被覆部７，８の間に枠状の非被覆部（開口部）９を形成したものである。したがって、非被覆部９は配線電極２に対して略直交方向に延び、かつ複数の配線電極２に対して跨がって形成されている。
この場合も、配線電極２の両側に小さな凹部が存在せず、開口部９が配線電極２に対して略直交方向に連続しているので、封止樹脂２０を実装基板１と電子部品素子１０との隙間に充填したとき、封止樹脂２０が開口部９に容易に流れ込み、隙間なく充填できる。そのため、ボイドのない封止構造を得ることができる。
【００２２】
本発明は上記実施例に限定されるものではない。
第３実施例では、開口部９を枠状に形成したが、これに限るものではなく、平行配置された複数の配線電極２に対して１本の連続した開口部９を直交方向に形成し、残りの複数の配線電極２に対して別の連続した開口部９を直交方向に形成してもよい。
上記実施例では、バンプ電極１１を電子部品素子１０に形成し、このバンプ電極１１を実装基板１の配線電極２に対して接合するようにしたが、これとは逆に配線電極２上にバンプ電極１１を形成しておき、これに対して電子部品素子１０の電極を接合してもよい。
本発明の電子部品素子は半導体素子に限るものではなく、弾性表面波素子のような圧電部品でもよい。
また、絶縁膜の非被覆部（開口部）は、配線電極の中間部に形成する例のほか、接続電極の終端部の周囲に形成してもよい。
【００２３】
【発明の効果】
以上の説明で明らかなように、請求項１に係る発明によれば、絶縁膜の開口部内で基材が露出している部分の最少幅Ｌと、絶縁膜の厚みＴとの比を２以上としたので、配線電極と開口部との間に形成される凹部への樹脂の流れ込みを促進し、ボイドの発生を防止することができる。そのため、信頼性の高い封止構造を得ることができる。また、格別な脱泡処理を実施しなくてもボイドの発生を防止できるので、封止処理が容易になり、製造コストを低減できる。
【００２４】
また、請求項２に係る発明によれば、第１と第２の被覆部の間に形成された非被覆部が配線電極の直交方向に開放しているので、空気を閉じ込めることなく樹脂を充填でき、空気溜まりを解消できる。そのため、請求項１と同様にボイドのない信頼性の高い封止構造を得ることができる。
【００２５】
さらに、請求項３に係る発明によれば、絶縁膜の開口部は配線電極に対して略直交方向で、かつ複数の配線電極に対して跨がって形成されているので、非被覆部が連続した通路状となり、樹脂が流れ込み易くなる。そのため、ボイドの発生を防止できる。
【００２６】
さらに、請求項４に係る発明によれば、請求項１〜３に記載の実装基板を用いて電子デバイスを構成したので、ボイドのない封止構造が得られ、信頼性の高い電子デバイスを実現できる。
【図面の簡単な説明】
【図１】本発明にかかる電子デバイスの第１実施例の分解斜視図である。
【図２】図１に示す電子デバイスの断面図である。
【図３】封止樹脂の粘度を０．４Ｐａ・ｓと７．３Ｐａ・ｓにした場合に、距離Ｌ１と絶縁膜の厚みＴを変えたときのボイドの発生状況を示す実験データである。
【図４】本発明にかかる配線電極と開口部との他の配置例の平面図である。
【図５】本発明にかかる電子デバイスの第２実施例の分解斜視図である。
【図６】本発明にかかる電子デバイスの第３実施例の断面図である。
【図７】図６の電子デバイスに用いられる実装基板の斜視図である。
【図８】従来の電子デバイスの分解斜視図である。
【図９】図８に示す電子デバイスの断面図である。
【符号の説明】
１　　　　実装基板
２　　　　配線電極
３　　　　絶縁膜
３ａ　　　開口部
３ｂ　　　凹部
１０　　　電子部品素子
１１　　　バンプ電極
２０　　　封止樹脂

Claims (4)

  1. 第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない開口部とが形成され、
    上記開口部内の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、
    上記開口部内で基材が露出している部分の最少幅をＬ、上記絶縁膜の厚みをＴとしたとき、Ｌ／Ｔ≧２を満たすことを特徴とする実装基板。
  2. 第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない非被覆部とが形成され、
    上記非被覆部の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、
    上記絶縁膜は上記配線電極に対して略直交方向にかつ所定間隔をあけて略平行に設けられた第１と第２の被覆部を有し、
    上記第１と第２の被覆部の間の非被覆部は上記配線電極の略直交方向に開放していることを特徴とする実装基板。
  3. 第１の主面を有する基材と、上記第１の主面に形成された配線電極と、上記基材の第１の主面および配線電極を部分的に被覆する絶縁膜とを備え、上記絶縁膜によって、基材および配線電極が絶縁膜により被覆される被覆部と、基材および配線電極が絶縁膜により被覆されない開口部とが形成され、
    上記開口部の配線電極に対応して設けられたバンプ電極を介して電子部品が実装され、上記第１の主面と電子部品素子との隙間に封止樹脂が充填される実装基板において、
    上記配線電極は複数本の平行な電極で構成され、
    上記開口部は上記配線電極に対して略直交方向で、かつ複数の配線電極に対して跨がって形成されていることを特徴とする実装基板。
  4. 請求項１ないし３のいずれかに記載の実装基板と、
    上記実装基板の上記開口部または上記非被覆部に露出する配線電極の部位にバンプ電極を介して実装された電子部品素子と、
    上記基材の第１の主面と電子部品素子との隙間に充填、硬化された封止樹脂と、を含む電子デバイス。
JP2002256288A 2002-09-02 2002-09-02 実装基板およびこの実装基板を用いた電子デバイス Pending JP2004095923A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002256288A JP2004095923A (ja) 2002-09-02 2002-09-02 実装基板およびこの実装基板を用いた電子デバイス
SG200304833A SG108931A1 (en) 2002-09-02 2003-08-15 Mounting board and electronic device using the same
US10/644,487 US20040040742A1 (en) 2002-09-02 2003-08-20 Mounting board and electronic device using the same
US11/077,930 US7005585B2 (en) 2002-09-02 2005-03-11 Mounting board and electronic device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002256288A JP2004095923A (ja) 2002-09-02 2002-09-02 実装基板およびこの実装基板を用いた電子デバイス

Publications (1)

Publication Number Publication Date
JP2004095923A true JP2004095923A (ja) 2004-03-25

Family

ID=31972945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002256288A Pending JP2004095923A (ja) 2002-09-02 2002-09-02 実装基板およびこの実装基板を用いた電子デバイス

Country Status (3)

Country Link
US (2) US20040040742A1 (ja)
JP (1) JP2004095923A (ja)
SG (1) SG108931A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513221A (ja) * 2004-09-23 2008-05-01 フジフィルム ディマティックス，インコーポレイテッド フレキシブル回路のはんだ付け
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010034601A (ja) * 2009-11-16 2010-02-12 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JPWO2011007507A1 (ja) * 2009-07-17 2012-12-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2014187343A (ja) * 2013-02-22 2014-10-02 Renesas Electronics Corp 半導体チップ及び半導体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581111B2 (ja) * 2001-05-01 2004-10-27 新光電気工業株式会社 半導体素子の実装基板及び実装構造
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
CN100446205C (zh) * 2004-03-29 2008-12-24 日本电气株式会社 半导体装置和其制造方法
JP4376160B2 (ja) * 2004-09-30 2009-12-02 株式会社リコー プリント基板及びそのプリント基板を用いた回路ユニット
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP2007103733A (ja) * 2005-10-05 2007-04-19 Nec Electronics Corp 基板およびそれを用いた半導体装置
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
KR20090038565A (ko) * 2007-10-16 2009-04-21 삼성전기주식회사 인쇄회로기판
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8766099B2 (en) * 2009-09-29 2014-07-01 Apple Inc. Component mounting structures for electronic devices
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI536617B (zh) * 2012-02-17 2016-06-01 鴻海精密工業股份有限公司 發光二極體燈條及其製造方法
JP5942074B2 (ja) * 2012-06-29 2016-06-29 京セラ株式会社 配線基板
JP6152816B2 (ja) * 2014-03-26 2017-06-28 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
JP2502794B2 (ja) * 1990-07-24 1996-05-29 松下電器産業株式会社 半導体装置
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US6654050B2 (en) * 1994-09-28 2003-11-25 Canon Kabushiki Kaisha Image input unit
JP2555994B2 (ja) * 1994-11-28 1996-11-20 日本電気株式会社 フリップチップ実装方法
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
JPH09260435A (ja) 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JP3609919B2 (ja) * 1997-06-19 2005-01-12 京セラミタ株式会社 画像形成装置用の軸継手
JP3516328B2 (ja) * 1997-08-22 2004-04-05 株式会社日立製作所 情報通信端末装置
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3710292B2 (ja) * 1998-07-13 2005-10-26 キヤノン株式会社 フェイスダウン実装構造
JP3409767B2 (ja) * 1999-04-13 2003-05-26 日本電気株式会社 高周波回路基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513221A (ja) * 2004-09-23 2008-05-01 フジフィルム ディマティックス，インコーポレイテッド フレキシブル回路のはんだ付け
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JPWO2011007507A1 (ja) * 2009-07-17 2012-12-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2010034601A (ja) * 2009-11-16 2010-02-12 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2014187343A (ja) * 2013-02-22 2014-10-02 Renesas Electronics Corp 半導体チップ及び半導体装置

Also Published As

Publication number Publication date
US20040040742A1 (en) 2004-03-04
US7005585B2 (en) 2006-02-28
US20050155790A1 (en) 2005-07-21
SG108931A1 (en) 2005-02-28

Similar Documents

Publication Publication Date Title
JP2004095923A (ja) 実装基板およびこの実装基板を用いた電子デバイス
JP4858541B2 (ja) 中継基板および電子回路実装構造体
JP4357817B2 (ja) 回路部品内蔵モジュール
US8129888B2 (en) Sealing member of piezoelectric resonator device and manufacturing method therefor
US20040164414A1 (en) Semiconductor device package and method of making the same
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2006060128A (ja) 半導体装置
JPH1064955A (ja) 半導体素子の実装構造
KR101016531B1 (ko) 소자 실장 기판 및 그 제조 방법
JPH0945809A (ja) 半導体装置及び半導体装置実装用基板
US7019404B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP4340578B2 (ja) 部品実装基板及び部品実装構造
JP2003218148A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007103733A (ja) 基板およびそれを用いた半導体装置
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JPH0888471A (ja) 多層印刷配線基板装置及びその製造方法
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
JP2004214255A (ja) 電子部品の接続構造
JP2003197681A (ja) 電子装置
JP2003273156A (ja) 電子装置及びその製造方法
JP7136672B2 (ja) 配線基板及び電子装置
JP4036017B2 (ja) 電子部品の実装構造
JP2002232104A (ja) 配線モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129