JP3581111B2 - 半導体素子の実装基板及び実装構造 - Google Patents

半導体素子の実装基板及び実装構造 Download PDF

Info

Publication number
JP3581111B2
JP3581111B2 JP2001134278A JP2001134278A JP3581111B2 JP 3581111 B2 JP3581111 B2 JP 3581111B2 JP 2001134278 A JP2001134278 A JP 2001134278A JP 2001134278 A JP2001134278 A JP 2001134278A JP 3581111 B2 JP3581111 B2 JP 3581111B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor element
electrode
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001134278A
Other languages
English (en)
Other versions
JP2002329744A (ja
Inventor
吉弘 米田
東夫 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001134278A priority Critical patent/JP3581111B2/ja
Priority to US10/127,640 priority patent/US6791186B2/en
Priority to TW091108884A priority patent/TW541634B/zh
Priority to KR1020020023683A priority patent/KR100860515B1/ko
Publication of JP2002329744A publication Critical patent/JP2002329744A/ja
Application granted granted Critical
Publication of JP3581111B2 publication Critical patent/JP3581111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子の実装基板及び実装構造に関し、より詳細には、電極端子が一列に配置された半導体素子を搭載する実装基板及びこの半導体素子を搭載した実装構造に関する。
【０００２】
【従来の技術】
半導体素子をフリップチップ接続により搭載する実装構造として、電極端子形成面の中央に２列に電極端子を配置した半導体素子を実装した構造が知られている。図１２は、この実装構造によって半導体素子１０を基板２０に実装する方法を示す。半導体素子１０の各々の電極端子には金バンプによる突起電極１２が設けられ、基板２０の半導体素子搭載面に突起電極１２と同一の配列で設けられた接続電極２２と突起電極１２とを位置合わせして半導体素子１０を基板２０に搭載する。接続電極２２の表面にははんだが被着されており、半導体素子１０をはんだが溶融する温度まで加熱し、突起電極１２を接続電極２２に加圧して接合する。
【０００３】
図１３に、半導体素子１０を基板２０に実装した状態の断面図を示す。基板２０の半導体素子搭載面に設けられる接続電極２２は、銅パターンの表面にはんだ２４を被着してなる。図１２に示すように、接続電極２２を細長の形状に形成しているのは、突起電極１２がきわめて微細な間隔で配置されるため、接続電極２２を比較的長く形成することにより、供給されるはんだの量のばらつきを抑え、突起電極１２がはんだ２４によって確実に接合されるようにするためである。
【０００４】
半導体素子１０の突起電極１２は２列に配列されている。基板２０ではこれらの突起電極１２の配置に合わせて、接続電極２２が２列に配列される。これらの接続電極２２は基板２０の半導体素子搭載面で基板２０の表面を覆うソルダーレジスト等の保護膜から露出させるようにする。実際には、図１２に示すように、基板２０の半導体素子搭載面で接続電極２２を配置した領域については長方形状に基板２０を露出させて開口部３０とし、開口部３０内で接続電極２２を露出させるとともに、開口部３０以外の部分についてはソルダーレジスト等の保護膜３２によって被覆している。各々の接続電極２２には配線パターン２６が接続され、保護膜３２はこれらの配線パターン２６を被覆している。
【０００５】
【発明が解決しようとする課題】
ところで、突起電極１２を備える半導体素子１０をフリップチップ接続によって搭載する実装構造には、図１２に示すような２列に突起電極１２を配置した製品の他に、メモリーチップのように、電極端子形成面の略中央を通過して一列に突起電極が設けられた製品を搭載する実装構造がある。この場合、半導体素子には一列に突起電極が設けられているから、基板にも突起電極と合わせて一列状にに接続電極が配置されて半導体素子が搭載される。
【０００６】
このように、突起電極１２が一列に配置された半導体素子１０を搭載する場合は、以下のような問題が生じる。
すなわち、図１４は突起電極１２が一列に配置されている半導体素子１０を基板２０に実装する際に生じる問題を示す説明図である。図１４（ａ）は、突起電極１２を備える半導体素子１０と基板２０とを位置合わせした状態を示す。図１４（ｂ）は、突起電極１２を接続電極２２に当接させて加熱及び加圧し、突起電極１２の端面を接続電極２２の表面に当接させた状態を示す。突起電極１２が接続電極２２に当接することによって、接続電極２２及び基板２０が部分的に凹む。図１４（ｃ）は、はんだ２４が凝固する温度まで降温させ、突起電極１２に作用させる加圧力を解放した状態である。
【０００７】
はんだ２４を凝固させ、突起電極１２を押圧している加圧力を解放すると、基板２０及び接続電極２２の弾性によって、図１４（ｃ）に示すように、結果的に半導体素子１０が基板２０の表面に対して傾斜した状態で実装されるようになる。これは、突起電極１２が２列に配置されている場合には、半導体素子１０に作用する歪みが両側で均等化されてバランスされるのに対して、突起電極１２が一列に配置されている場合には、半導体素子１０に作用する応力が一方側にのみ作用するからである。
【０００８】
図１４（ｃ）に示すように、基板２０上で半導体素子１０が傾いて実装された場合には、突起電極１２と接続電極２２との電気的接続の信頼性が低下したり、半導体素子１０と基板２０との間に充填するアンダーフィル材３４が確実に充填されないためにボイドが発生したりするといった問題が生じる。半導体素子１０が傾斜して実装されると、半導体素子１０と基板２０との間隔が、部分的にアンダーフィル材３４を充填するに必要な間隔よりも狭くなるといったことが生じるからである。
【０００９】
なお、基板２０に半導体素子１０を接合した後、アンダーフィル材を充填する際には、封止領域内でボイドが発生しないようにする必要がある。アンダーフィル材３４には流動性の高い樹脂材が使用されるが、半導体素子１０と基板２０との間隔はきわめて狭いから、半導体素子１０と基板２０との間隙にアンダーフィル材３４を確実に充填することは難しく、とくに突起電極１２と接続電極２２との接合部分はアンダーフィル材３４が通過しにくいことから、この部分でボイドが発生しやすいという問題がある。
【００１０】
本発明はこれらの問題点を解消すべくなされたものであり、その目的とするところは、電極端子形成面の略中央を通過して一列に突起電極が配置された半導体素子をフリップチップ接続により基板に搭載する際に、半導体素子の突起電極と基板に設けた接続電極とが確実に電気的に接続され、半導体素子と基板との間隙にアンダーフィル材を確実に充填することができ、信頼性の高い半導体装置を提供することができる半導体素子の実装基板及び実装構造を提供しようとするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、電極端子形成面の略中央を通過して一列に電極端子が配列され、各々の電極端子に突起電極が設けられた半導体素子を、フリップチップ接続により搭載する実装基板において、基板の半導体素子搭載面に、基板の表面を被覆する保護膜が前記突起電極の列方向に沿って長方形状に開口して形成された開口部が設けられるとともに、開口部の長手方向の開口縁が、基板上での半導体素子の搭載領域よりも外方に設けられ、該開口部内に、前記突起電極の列方向の配置間隔と同一の間隔に各々並列され、表面に前記突起電極を接合するはんだが被着された接続電極が、前記突起電極が接合される接続領域の両側に配線領域を延出させて設けられていることを特徴とする。
【００１２】
また、前記接続領域が、接続電極の長手方向の中央部に設けられ、突起電極と接続領域との接合部から接続電極の先端までの長さが２００μｍ以上に設けられていることを特徴とし、また、前記接続領域は、配線パターンのパターン幅よりも幅広に形成され、該接続領域の両側に配線パターンのパターン幅と略同幅に形成された配線領域が設けられていることを特徴とし、また、前記接続領域から延出する配線領域の先端が、保護膜によって被覆されていることを特徴とする。
また、前記開口部内に配置された各々の接続電極の長手方向の一方側と他方側のいずれかから配線パターンが延出して設けられ、当該開口部内に配置された接続電極の総数のうち、接続電極の一方側から配線パターンが延出する接続電極の数と、接続電極の他方側から配線パターンが延出する接続電極の数との比が５：５〜６：４の範囲にあることを特徴とする。
【００１３】
また、前記実装基板に、電極端子形成面の略中央を通過して一列に電極端子が配列され、各々の電極端子に突起電極が設けられた半導体素子を、フリップチップ接続により搭載した実装構造であって、前記実装基板の接続電極の接合部と前記半導体素子の突起電極とが電気的に接続され、半導体素子の電極端子形成面と実装基板の半導体素子搭載面との間隙にアンダーフィル材が充填されて接合部が封止されていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明に係る半導体素子の実装基板及び実装構造について、添付図面に基づき詳細に説明する。
図１は、半導体素子１０を実装する実装基板の第１の実施形態を示す説明図である。同図に示す基板２０は、電極端子形成面の略中央を通過して一列状に電極端子が配置され、各々の電極端子に突起電極１２が設けられた半導体素子１０をフリップチップ接続によって搭載するものである。基板２０の半導体素子搭載面には、突起電極１２の配列と同様に基板２０の幅方向の中央に一列状に接続電極２２が設けられている。
【００１５】
接続電極２２はフリップチップ接続によって半導体素子１０を搭載するため、その表面に接合用のはんだ２４が被着されている。接続電極２２は基板２０の半導体素子搭載面で露出されている必要があり、本実施形態の実装基板では、基板２０の半導体素子搭載面で接続電極２２が配列されている列方向に長方形状に開口する開口部３０を設け、開口部３０を除いて基板２０の表面を保護膜３２であるソルダーレジストによって被覆している。
【００１６】
接続電極２２は開口部３０を幅方向に横切る細長の線状に形成されるとともに、半導体素子１０に設けられている突起電極１２の列方向の配置間隔と同一の配置間隔で互いに並列に配置されている。
図２に、基板２０の半導体素子搭載面に形成された接続電極２２の平面配置を拡大して示す。２６は接続電極２２に接続する配線パターンである。接続電極２２の先端部２２ｃは保護膜３２によって被覆され、開口部３０の両開口縁に挟まれた領域がはんだ２４が被着された露出部分である。
半導体素子１０に形成される突起電極１２の列方向のピッチは製品によっても異なるが１００μｍ程度もしくはこれ以下である。本実施形態の基板２０においては、接続電極２２の長手方向の長さを、隣接する接続電極２２との配置間隔よりも相当長く設定していることが特徴的である。
【００１７】
このように、接続電極２２の長手方向の長さを、隣接する接続電極２２との配置間隔よりも相当長く設定しているのは、接続電極２２の幅寸法が狭いことにより接続電極２２の表面に被着されるはんだ２４の分量がばらつくことを防止することと、接続電極２２の長さを十分長くすることによって、基板２０に半導体素子１０を搭載した際の基板２０の変形を抑え、半導体素子１０が基板２０に対して傾いたりせずに搭載されるようにするためである。
【００１８】
基板２０に半導体素子１０を搭載した際に半導体素子１０が傾いたりしないようにするためには、開口部３０の幅方向の対向する開口縁間に配置されている接続電極２２の長手方向の中央に半導体素子１０の突起電極１２を接合し、突起電極１２と接続電極２２との接合部から接続電極２２の先端方向へ延在する長さ（図２の長さＡ）を十分に長く設定するのがよい。図１４に示すように接続電極２２の突起電極１２との接合部から先端までの長さが短い場合には、半導体素子１０を搭載した際に、半導体素子１０が傾いて搭載されるが、接続電極２２の突起電極１２との接合部から先端までの長さを一定以上長くすると、半導体素子１０を傾かせずに搭載することができる。
【００１９】
図３は図１に示す実装基板に半導体素子１０を搭載した実装構造を示す断面図、図４は、基板２０に半導体素子１０を搭載する際における作用を説明する説明図である。
図４（ａ）は、半導体素子１０と基板２０とを位置合わせした状態であり、接続電極２２の長手方向の略中央に突起電極１２が位置する。この状態で、半導体素子１０をはんだ２４が溶融する温度まで加熱した後、図４（ｂ）に示すように、突起電極１２を接続電極２２に加圧し、接続電極２２に突起電極１２の端面を押接する。突起電極１２により接続電極２２を加圧することにより、接続電極２２と基板２０は突起電極１２が押接する部位でいったんは凹むが、はんだ２４を凝固させた後、加圧力を解放すると、図４（ｃ）に示すように、突起電極１２が接続電極２２に接合した状態で、元の形状に復帰する。
【００２０】
この後、半導体素子１０と基板２０の半導体素子搭載面との間にアンダーフィル材３４を充填することにより、半導体素子１０と基板２０との接合部がアンダーフィル材３４によって封止され、半導体素子１０が基板２０にフリップチップ接続された実装構造が得られる。
このように半導体素子１０が基板２０に対して傾いて搭載されたりすることなく、基板２０に対して略平行なバランスを維持して基板２０にフリップチップ接続することができるのは、接続電極２２の長さをある程度長くすることによるが、接続電極２２の長さ寸法としては、突起電極１２と接続電極２２との接合部から接続電極２２の先端までの長さＡを２００μｍ以上とすればよい。突起電極１２と接続電極２２との接合部は接続電極２２の長手方向の略中央に位置するから、前記長さＡを２００μｍとすると開口部３０の幅方向の寸法は４００μｍとなる。
【００２１】
図５は、基板２０の半導体素子搭載面に形成する接続電極２２の他の構成例を示す。この実施形態における接続電極２２は、接続電極２２の長手方向の中央部に配線パターン２６のパターン幅よりも幅広に形成した接続領域２２ａを設け、この幅広に形成した接続領域２２ａの両側に配線パターン２６と同幅の配線領域２２ｂを設けたことを特徴とする。
接続領域２２ａと配線領域２２ｂは開口部３０内で基板２０の半導体素子搭載面で露出し、これらの表面は、はんだ２４によって被覆されている。基板２０の開口部３０を除く半導体素子搭載面はソルダーレジスト等の保護膜３２によって被覆されている。
【００２２】
半導体素子１０を基板２０に搭載する際には、接続領域２２ａの中央位置（接合部）に半導体素子１０の突起電極１２を位置合わせし、半導体素子１０をはんだ２４が溶融する温度まで加熱しつつ突起電極１２を接続電極２２に加圧して接合する。
本実施形態において、突起電極１２と接続電極２２との接合には、接続領域２２ａが主に寄与する。接続領域２２ａを幅広に形成することにより、突起電極１２と接続電極２２との接合に要するはんだ２４の量を十分に確保することができ、確実な電気的接続が可能になる。
【００２３】
配線領域２２ｂは接続領域２２ａの両側に比較的長く延出させることによって、半導体素子１０を接続電極２２に加圧して接合した際に生じる応力をバランスさせ、半導体素子１０が基板２０上で傾いたりせず、確実に搭載される作用に寄与する。このため、本実施形態の場合も、接続領域２２ａと配線領域２２ｂの長さをある程度長く設定することになるが、上述した実施形態と同様に、接続電極２２の長手方向の長さ寸法としては、突起電極１２と接続領域２２ａとの接合部から接続電極２２の先端までの長さＡを２００μｍ以上とすればよい。
【００２４】
上記各実施形態においては基板２０の半導体素子搭載面に形成される接続電極２２の配置及び形態について主に説明したが、接続電極２２は基板２０に形成されている配線パターン２６に接続して形成される。すなわち、接続電極２２の各々には１本ずつ配線パターン２６が接続する。
接続電極２２及び配線パターン２６は基板２０を製造する製造工程におけるパターニング操作によって所定のパターンに形成される。図５に示す実装基板では、接続電極２２を形成する部位について幅広の接続領域２２ａと配線パターン２６と略同幅の配線領域２２ｂを形成するようにパターニングして、接続電極２２と配線パターン２６とを形成したものである。
【００２５】
各々の接続電極２２からは１本の配線パターン２６を引き出すから、配線パターン２６は接続電極２２の両端のどちらか一方から引き出されることになる。図２では接続電極２２の一端側から配線パターン２６が引き出されている部分を示し、図５では接続電極２２の一端側または他端側から配線パターン２６が引き出されている部分を示している。
接続電極２２の一端側と他端側のどちらから配線パターン２６を引き出すかは、半導体素子１０及び基板２０の設計に応じて決められる。上述した各実施形態では、とくに接続電極２２からの配線パターン２６の引き出し方向を問題とするものではない。
【００２６】
なお、図２及び図５に示すように、接続電極２２は配線パターン２６の端部に位置し、開口部３０内で露出して配置されるから、基板２０を形成する際に、接続電極２２の先端部２２ｃをソルダーレジスト等の保護膜３２によって被覆するようにしておくのがよい。これによって、開口部３０内で露出する接続電極２２にはんだ２４が均一に被着されるようになる。
【００２７】
図６は本発明に係る実装基板のさらに他の実施形態を示す。本実施形態の実装基板についても、上述した実施形態と同様に、半導体素子１０に一列状に配置された突起電極１２の配列に一致させて一列状に接続電極２２を配置し、接続電極２２が配列されている列方向に長方形状に開口部３０を開口して接続電極２２を露出させるとともに、開口部３０を除く基板２０の半導体素子搭載面を保護膜３２によって被覆している。
本実施形態の実装基板において特徴的な構成は、接続電極２２から引き出す配線パターン２６の配置に係り、接続電極２２の一端側から引き出す配線パターン２６の本数と接続電極２２の他端側から引き出す配線パターン２６の本数を略同数としたことを特徴とする。
【００２８】
図６では、開口部３０内に配列されている接続電極２２から引き出す配線パターン２６を、隣接する接続電極２２について一端側と他端側から交互に引き出した例である。接続電極２２の一端側から引き出す配線パターン２６と接続電極２２の他端側から引き出す配線パターン２６の本数を略同数にする方法として、図６に示すように、配線パターン２６を交互に引き出す方法によることももちろん可能であるが、これは配線パターン２６を交互に引き出す方法のみに限定されるものではない。
【００２９】
たとえば、接続電極２２の一端側から複数本続けて配線パターン２６を引き出す部分と、接続電極２２の他端側から複数本続けて配線パターン２６を引き出す部分とを混在させ、全体として接続電極２２の一端側と他端側とから引き出される配線パターン２６の本数が略同数になるようにするといった方法も可能である。半導体素子１０及び基板２０には設計上の制約があるから、配線パターン２６を必ず交互に引き出す方法よりも、接続電極２２から同方向に配線パターン２６を複数本続けて引き出す配置を混在させて、接続電極２２の一端側と他端側から引き出される配線パターン２６の本数が全体としてほぼ均等になるようにする方法が一般的である。
【００３０】
本実施形態の基板２０に半導体素子１０をフリップチップ接続によって搭載する方法も前述した各実施形態における方法と同様である。図７は、半導体素子１０を加熱及び加圧して基板２０に搭載した実装構造を示す断面図である。半導体素子１０の突起電極１２は接続電極２２の中央部に当接して接合されている。本実施形態の基板２０によれば、接続電極２２の一端側と他端側に接続する配線パターン２６の本数を略同一としたことによって、半導体素子１０を実装する際に半導体素子１０に作用する応力が接続電極２２の一端側と他端側とで相互に打ち消しあってバランスされ、半導体素子１０が基板２０上で傾いたりせずに搭載される。
【００３１】
前述したように、半導体素子１０及び基板２０の設計上、接続電極２２から引き出す配線パターン２６の引き出し方向が制約されることから、接続電極２２の一端側と他端側から引き出される配線パターン２６の本数をまったく同一にできるとは限らない。その場合であっても、接続電極２２の一端側と他端側から引き出される配線パターン２６の本数の比率が、５：５〜６：４であれば十分である。
【００３２】
なお、図６に示す実施形態の場合には、開口部３０内に配置する接続電極２２の長さは、はんだ２４の量を考慮して、突起電極１２を接続電極２２に接合するに十分な長さに設定すればよい。図６では、接続電極２２の先端部を開口部３０内で止めているが、接続電極２２の先端部が開口部３０の対向する開口縁側で保護膜３２によって被覆されるように先端部を延出させる配置とすることも可能である。また、図６では、説明上、配線パターン２６が接続電極２２の左右に直線的に配置した例を示したが、配線パターン２６は必ずしも直線的に配置されるとは限らない。配線パターン２６が種々のパターンに形成される場合であっても、接続電極２２の一端側と他端側から引き出される配線パターン２６の本数を略均等に配置することによって上述した作用効果が得られる。
【００３３】
図８、９及び図１０、１１は、上述した各基板２０に半導体素子１０を接合し、半導体素子１０と基板２０との接合部をアンダーフィル材により充填する際に、ボイドを発生させずに確実に充填することを可能とする実装基板の構成と、アンダーフィル方法を示す。
図８、９は、基板２０に半導体素子１０を接合してアンダーフィル材を充填する際に、接続電極２２が配列されている長手方向と平行方向にアンダーフィル材３４を注入して封止する場合、図１０、１１は接続電極２２が配列されている長手方向と直交方向にアンダーフィル材３４を注入して封止する場合を示す。いずれの場合も、アンダーフィル材３４は半導体素子１０の一方の端縁から他方の端縁に向けて半導体素子１０の全幅にわたって均等に注入する。
【００３４】
図８〜１１において、図８と図１０に示す基板２０が同一の構成の基板であり、図９と図１１に示す基板２０が同一の構成の基板である。図８及び図１０に示す基板２０と図９及び図１１に示す基板２０との構成上の相違は、基板２０に形成した開口部３０の配置にある。
すなわち、図８及び図１０に示す基板２０の場合は、基板２０の半導体素子搭載面に形成する開口部３０が基板２０に搭載する半導体素子１０の搭載領域の内側に設けられているのに対して、図９及び図１１に示す基板２０では基板２０の半導体素子搭載面に形成する開口部３０の長手方向の開口縁３０ａが半導体素子１０の搭載領域の外側に位置するように設けられている。
【００３５】
開口部３０による作用は、図８及び図９に示すアンダーフィルの作用を比較することによって理解することができる。すなわち、図８（ａ）〜（ｄ）は半導体素子１０の一端縁からアンダーフィル材３４を徐々に注入していった際に、アンダーフィル材３４が半導体素子１０と基板２０との間にどのように充填されるかを示している。
図８（ａ）はアンダーフィル材３４を注入開始した状態、図８（ｂ）は中間位置までアンダーフィル材３４が注入された状態である。アンダーフィル材３４を注入する際に、接続電極２２が形成されている部位については突起電極１２や接続電極２２が配置されているためにアンダーフィル材３４の注入が妨げられる。図８（ｂ）で接続電極２２が配置されている部位の充填が遅れるのはこの理由である。
したがって、図８に示すアンダーフィル方法の場合は、接続電極２２の両側から回り込むようにアンダーフィル材３４が注入されて（図８（ｃ））、接続電極２２が配置されている部位が最後にアンダーフィル材３４が注入される部位として取り残され（図８（ｄ））、この部分にアンダーフィル材３４が充填されずにボイド４０となるということが起こり得る。
【００３６】
これに対して、図９に示す基板２０の場合には、半導体素子１０の一端縁からアンダーフィル材３４を注入していった中間状態（図９（ｂ））までは図８に示した場合と同様であが、図９（ｃ）に示すように、接続電極２２の両側を充填してきたアンダーフィル材３４が半導体素子１０の他端縁に達した後、開口部３０を挟んで回り込むことができなくなる。これは、開口部３０が保護膜３２によって被覆されていないことから、開口部３０の開口縁が段差となっており、保護膜３２と半導体素子１０との間を充填してきたアンダーフィル材３４が、この段差部分でアンダーフィル材３４の表面張力によって開口部３０内に流れ込むことが抑制されるからである。開口部３０の開口縁３０ａは半導体素子１０の他方の端縁を横切るようにして半導体素子１０の搭載領域の外側に設けられているから、接続電極２２の両側を充填してきたアンダーフィル材３４は開口部３０の開口縁で押し止められ、引き続いて注入されるアンダーフィル材３４は順次接続電極２２が配置されている部位を充填していき、図９（ｄ）に示すように、半導体素子１０の搭載領域の全域が確実にアンダーフィル材によって充填されるようになる。
【００３７】
図１０、１１に示すアンダーフィル方法は、図８、９に示す方法の場合には、接続電極２２が配置された部分の両側でより速くアンダーフィル材３４が充填され、接続電極２２が配置された部位での充填が遅れることから、接続電極２２の配列方向と直交する方向からアンダーフィル材３４を注入し接続電極２２が配置された部位をアンダーフィル材３４が横切るようにすることによって、すべての接続電極２２に対して均等にアンダーフィル材３４が充填されるように考えられたものである。
しかしながら、図１０に示すように、開口部３０を半導体素子１０の搭載領域の内側に配置した場合は、開口部３０の外側部分３０ｂからアンダーフィル材３４が回り込み（図１０（ｂ））、接続電極２２が配置された領域がアンダーフィル材３４によって包み込まれるようになって（図１０（ｃ））、接続電極２２が配置されている中央部分にボイド４０が残ってしまう（図１０（ｄ））。
【００３８】
これに対して、図１１に示すように、基板２０に設ける開口部３０の開口縁３０ａを半導体素子１０の搭載領域よりも外側に配置すると、半導体素子１０の一端縁からアンダーフィル材３４を注入して（図１１（ａ））、アンダーフィル材３４が接続電極２２が配列された部位まで達した際には、開口縁３０ａをアンダーフィル材３４が横切る際に、アンダーフィル材３４の表面張力によってアンダーフィル材３４が開口部３０に進入することが抑制され（図１１（ｂ））、接続電極２２全体にアンダーフィル材３４が充填された後に接続電極２２を超えてアンダーフィル材３４が充填されるようになる（図１１（ｃ））。これによって、接続電極２２が配列された部位が取り残されたりすることなくボイドのない確実なアンダーフィルが可能になる。
【００３９】
図８〜１１に示すアンダーフィル方法は、基板２０の半導体素子搭載面に設ける接続電極２２を露出させる開口部３０の構成を改良することによって好適なアンダーフィルを可能にしたものである。多数個の接続電極２２が微細間隔で配列されている場合でも、開口部３０を上述したように設計することによって好適なアンダーフィルが可能となる。なお、開口部３０の開口縁３０ａを半導体素子１０の搭載領域よりも外方に設ける際に搭載領域の縁部から離間させる距離は、適宜設定可能であるが、少なくとも５０μｍ以上離間させるのがよい。
【００４０】
【発明の効果】
本発明に係る半導体素子の実装基板及び実装構造によれば、上述したように、電極端子形成面に電極端子が一列のみ形成されている半導体素子をフリップチップ接続によって搭載する場合に、半導体素子が基板上で傾いたりすることなく、突起電極と接続電極とを確実に電気的に接続して、信頼性の高い実装構造を提供することが可能になる。また、半導体素子と基板との接合部を確実にアンダーフィル材で充填することができ、信頼性の高い実装構造を得ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る実装基板の構成と実装基板に半導体素子を搭載する方法を示す説明図である。
【図２】接続電極の平面配置を拡大して示す説明図である。
【図３】基板に半導体素子を搭載した状態を拡大して示す断面図である。
【図４】基板に半導体素子を加熱及び加圧して接合する方法を示す説明図である。
【図５】実装基板の他の構成における接続電極の平面配置を拡大して示す説明図である。
【図６】本発明に係る実装基板のさらに他の構成を示す説明図である。
【図７】本発明に係る実装構造の他の構成を示す断面図である。
【図８】接続電極の配列方向と平行な方向からアンダーフィルする方法を示す説明図である。
【図９】接続電極の配列方向と平行な方向からアンダーフィルする方法を示す説明図である。
【図１０】接続電極の配列方向と直交する方向からアンダーフィルする方法を示す説明図である。
【図１１】接続電極の配列方向と直交する方向からアンダーフィルする方法を示す説明図である。
【図１２】半導体素子の実装基板の従来の構成を示す説明図である。
【図１３】半導体素子の実装構造の従来の構成を示す説明図である。
【図１４】基板に半導体素子を加熱及び加圧して接合する従来の方法を示す説明図である。
【符号の説明】
１０ 半導体素子
１２ 突起電極
２０ 基板
２２ 接続電極
２２ａ 接続領域
２２ｂ 配線領域
２４ はんだ
２６ 配線パターン
３０ 開口部
３０ａ 開口縁
３２ 保護膜
３４ アンダーフィル材

Claims (6)

  1. 電極端子形成面の略中央を通過して一列に電極端子が配列され、各々の電極端子に突起電極が設けられた半導体素子を、フリップチップ接続により搭載する実装基板において、
    基板の半導体素子搭載面に、基板の表面を被覆する保護膜が前記突起電極の列方向に沿って長方形状に開口して形成された開口部が設けられるとともに、開口部の長手方向の開口縁が、基板上での半導体素子の搭載領域よりも外方に設けられ、
    該開口部内に、前記突起電極の列方向の配置間隔と同一の間隔に各々並列され、表面に前記突起電極を接合するはんだが被着された接続電極が、前記突起電極が接合される接続領域の両側に配線領域を延出させて設けられていることを特徴とする半導体素子の実装基板。
  2. 接続領域が、接続電極の長手方向の中央部に設けられ、突起電極と接続領域との接合部から接続電極の先端までの長さが２００μｍ以上に設けられていることを特徴とする請求項１記載の半導体素子の実装基板。
  3. 接続領域は、配線パターンのパターン幅よりも幅広に形成され、該接続領域の両側に配線パターンのパターン幅と略同幅に形成された配線領域が設けられていることを特徴とする請求項２記載の半導体素子の実装基板。
  4. 接続領域から延出する配線領域の先端が、保護膜によって被覆されていることを特徴とする請求項１〜３のいずれか一項記載の半導体素子の実装基板。
  5. 開口部内に配置された各々の接続電極の長手方向の一方側と他方側のいずれかから配線パターンが延出して設けられ、
    当該開口部内に配置された接続電極の総数のうち、接続電極の一方側から配線パターンが延出する接続電極の数と、接続電極の他方側から配線パターンが延出する接続電極の数との比が５：５〜６：４の範囲にあることを特徴とする請求項１〜４のいずれか一項記載の半導体素子の実装基板。
  6. 請求項１〜５記載の実装基板に、電極端子形成面の略中央を通過して一列に電極端子が配列され、各々の電極端子に突起電極が設けられた半導体素子を、フリップチップ接続により搭載した実装構造であって、
    前記実装基板の接続電極の接合部と前記半導体素子の突起電極とが電気的に接続され、
    半導体素子の電極端子形成面と実装基板の半導体素子搭載面との間隙にアンダーフィル材が充填されて接合部が封止されていることを特徴とする実装構造。
JP2001134278A 2001-05-01 2001-05-01 半導体素子の実装基板及び実装構造 Expired - Fee Related JP3581111B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001134278A JP3581111B2 (ja) 2001-05-01 2001-05-01 半導体素子の実装基板及び実装構造
US10/127,640 US6791186B2 (en) 2001-05-01 2002-04-22 Mounting substrate and structure having semiconductor element mounted on substrate
TW091108884A TW541634B (en) 2001-05-01 2002-04-29 Mounting substrate and structure having semiconductor element mounted on substrate
KR1020020023683A KR100860515B1 (ko) 2001-05-01 2002-04-30 기판 상에 탑재된 반도체 소자를 갖는 실장 기판 및 실장구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001134278A JP3581111B2 (ja) 2001-05-01 2001-05-01 半導体素子の実装基板及び実装構造

Publications (2)

Publication Number Publication Date
JP2002329744A JP2002329744A (ja) 2002-11-15
JP3581111B2 true JP3581111B2 (ja) 2004-10-27

Family

ID=18981989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001134278A Expired - Fee Related JP3581111B2 (ja) 2001-05-01 2001-05-01 半導体素子の実装基板及び実装構造

Country Status (4)

Country Link
US (1) US6791186B2 (ja)
JP (1) JP3581111B2 (ja)
KR (1) KR100860515B1 (ja)
TW (1) TW541634B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4536603B2 (ja) 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP4751121B2 (ja) * 2005-07-22 2011-08-17 京セラＳｌｃテクノロジー株式会社 配線基板
JP2007109884A (ja) * 2005-10-13 2007-04-26 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP2008117805A (ja) * 2006-10-31 2008-05-22 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
KR100764668B1 (ko) * 2006-11-02 2007-10-08 삼성전기주식회사 플립칩 접속용 기판 및 그 제조방법
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP2009021600A (ja) * 2008-07-11 2009-01-29 Harima Chem Inc 回路パターン
JP2010147070A (ja) * 2008-12-16 2010-07-01 Elpida Memory Inc 半導体装置
US9553040B2 (en) 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
KR101388739B1 (ko) * 2012-04-27 2014-04-25 삼성전기주식회사 반도체 패키지
CN111180977B (zh) * 2020-01-13 2021-07-06 西安微电子技术研究所 一种单、双列插针的保护胶块及其制备方法和使用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354398A (ja) * 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
JPH1140605A (ja) * 1997-07-22 1999-02-12 Toshiba Corp テープキャリアパッケージ
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス

Also Published As

Publication number Publication date
KR100860515B1 (ko) 2008-09-26
US6791186B2 (en) 2004-09-14
US20020162684A1 (en) 2002-11-07
JP2002329744A (ja) 2002-11-15
TW541634B (en) 2003-07-11
KR20020084702A (ko) 2002-11-09

Similar Documents

Publication Publication Date Title
JP3581111B2 (ja) 半導体素子の実装基板及び実装構造
JP2571024B2 (ja) マルチチップモジュール
JP3536023B2 (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
US7615872B2 (en) Semiconductor device
TWI297184B (en) A semiconductor device and a method of manufacturing the same
KR100743342B1 (ko) 반도체 장치의 제조 방법
JP4740765B2 (ja) 半導体装置及びその製造方法
JP3679199B2 (ja) 半導体パッケージ装置
TWI353046B (en) Land grid array semiconductor device packages, ass
JP3593833B2 (ja) 半導体装置
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
JPH11145183A (ja) 半導体装置、およびその製造方法
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP4231881B2 (ja) デバイス装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4565931B2 (ja) 半導体装置の製造方法
JP3565724B2 (ja) フリップチップ型半導体パッケージ及びその装置における樹脂注入方法
JP2001237278A (ja) 半導体装置
JP2004186213A (ja) 回路基板および半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JP4045717B2 (ja) 半導体装置
JP3659406B2 (ja) バンプ構造とバンプの製造方法
JP4561969B2 (ja) 半導体装置
JP2005101132A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040721

R150 Certificate of patent or registration of utility model

Ref document number: 3581111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees