KR100764668B1 - 플립칩 접속용 기판 및 그 제조방법 - Google Patents

플립칩 접속용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100764668B1
KR100764668B1 KR1020060107907A KR20060107907A KR100764668B1 KR 100764668 B1 KR100764668 B1 KR 100764668B1 KR 1020060107907 A KR1020060107907 A KR 1020060107907A KR 20060107907 A KR20060107907 A KR 20060107907A KR 100764668 B1 KR100764668 B1 KR 100764668B1
Authority
KR
South Korea
Prior art keywords
bump pad
bump
circuit pattern
flip chip
insulating layer
Prior art date
Application number
KR1020060107907A
Other languages
English (en)
Inventor
강명삼
박정현
김상덕
김지은
최종규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060107907A priority Critical patent/KR100764668B1/ko
Priority to DE102007046329A priority patent/DE102007046329A1/de
Application granted granted Critical
Publication of KR100764668B1 publication Critical patent/KR100764668B1/ko
Priority to JP2007271069A priority patent/JP2008118129A/ja
Priority to CNA2007101673028A priority patent/CN101174570A/zh
Priority to US11/976,762 priority patent/US20080105458A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

플립칩 접속용 기판 및 그 제조방법이 개시된다. 범프패드를 포함하는 기판을 제조하는 방법에 있어서, 회로패턴이 함몰된 절연층을 제공하는 단계; 범프패드가 형성될 부위의 회로패턴을 식각하여 범프패드를 형성하는 단계; 를 포함하는 플립칩 접속용 기판의 제조방법은, 절연층에 함몰되어 있는 회로패턴의 일부를 홈 형상으로 제거하여 범프 패드를 형성함으로써, 솔더범프가 절연층 부분으로 흘러가지 아니하도록 방지하고, 범프간의 피치를 줄일 수 있다.
플립칩, 솔더, 패드

Description

플립칩 접속용 기판 및 그 제조방법 {Substrate for mounting flip chip and the manufacturing method thereof}
도 1은 본 발명의 일 실시예에 따른 플립칩 접속용 기판 제조방법을 나타내는 순서도.
도 2는 본 발명의 일 실시예에 따른 플립칩 접속용 기판의 제조공정을 나타내는 흐름도.
도 3은 본 발명의 실시예에 따른 범프패드의 형상을 나타낸 사시도.
도 4는 본 발명의 일 실시예에 따른 플립칩 접속용 기판의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연층
11 : 회로패턴
12 : 솔더레지스터
13 : 에칭레지스터
14 : 범프패드
15 : 솔더범프
본 발명은 플립칩 접속용 기판 및 그 제조방법에 관한 것이다.
플립칩(flip chip) 접속이란 칩 크기 패키지(CSP : Chip Scale Package)의 한 형태로서 반도체 칩과 패키지 기판 간에 리드프레임을 사용하지 않고 전도성 패드를 직접 접속하여 패키지를 제조하는 방법을 말한다. 플립칩 접속은 패키징된 칩의 크기가 기존 와이어접속으로 제조된 칩의 크기보다 매우 작고 각 전송선의 경로 차가 적어 칩 내에 흐르는 전기적 신호의 위상 차 등을 줄이는데 매우 좋기 때문에 근래 및 미래에 반도체 칩과 소자의 접속방법으로 매우 유용하여 널리 사용될 것이다.
현재 CSP 제작 기술은 와이어 본딩(wire bonding) 실장이 중심이지만, 고주파 및 얇은 기판의 추세에 대응하기 위해서 플립칩 실장의 요구가 많을 것으로 예상되고 있다. 와이어 본딩이 장악해 온 배선영역이 점차 플립칩 접속으로 대체되고 있는 시점에서, 기판에서의 플립칩 접속용 패드가 갈수록 좁아지기 때문에 접속에 필요한 도전성 페이스트의 일정량 관리가 필요하다.
이에 대해 종래의 플립칩 실장방법의 하나로서 소위 '슈퍼 주핏(Super Juffit)' 공법을 들 수 있다. 플립칩 접속을 하려면 플립칩의 범프의 위치에 대응하는 기판상의 패드에 솔더를 모아야 하는데, 상기 종래기술에 따르면 칩을 기판에 접속할 때 기판의 외층 회로의 폭이 같은 경우 작은 솔더(solder) 입자를 전체에 도포하여 열을 가하면 회로상에 물결과 같은 요철이 발생되는 점을 활용하여 회로를 설계하였다. 이러한 '슈퍼 주핏' 공법을 적용하면 기판 상에 솔더가 패드 부분에 일정량 모이게 되어 플립칩 접속이 가능해진다.
그러나 전술한 종래기술은 기판 상에 돌출되는 플립칩 접속용 패드의 돌출높이를 정밀하게 제어하지 못하며, 재료의 공급이 한정되어 있다는 한계가 있다.
본 발명은 플립칩 접속용 기판에 있어서 절연층에 함몰되어 있는 회로패턴의 일부를 홈 형상으로 제거하여 범프 패드를 형성함으로써 솔더범프가 절연층 부분으로 흘러가지 아니하도록 방지하고 범프간의 피치를 줄이며, 기판의 높이 오차를 줄일 수 있는 플립칩 접속용 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면 회로패턴이 함몰된 절연층을 제공하는 단계; 상기 회로패턴의 일부를 제거하여 홈 형상의 범프패드를 형성하는 단계; 를 포함하는 플립칩 접속용 기판 제조방법이 제공된다.
이때 회로패턴의 일부를 제거하는 방법은 에칭방법을 통하여 회로패턴을 식각함으로써 가능하며, 절연층에 범프패드에 상응하는 개구부가 형성된 에칭레지스트를 적층하는 단계; 에칭액을 공급하는 단계; 및 에칭레지스트를 제거하는 단계;로서 수행될 수 있다.
범프패드에 금속층을 적층하는 단계를 더 포함할 수 있으며, 이때 금속층은 주석(Sn), 티탄(Ti), 금(Au) 가운데 적어도 하나를 포함하는 것으로 형성할 수 있다.
범프패드는 만곡 된 홈 형상으로 식각할 수 있으며, 그 외에 다양한 형상이 가능하다. 범프패드를 식각하기 이전에 기판의 표면에 범프패드에 상응하는 개구부가를 갖는 솔더레지스트를 형성하는 단계를 더 수행할 수 있다.
범프패드를 형성한 후에 범프패드에 범프를 형성하는 단계를 더 수행하여 기판에 플립칩용 솔더범프를 형성하는 것이 가능하다. 이때 범프는 범프패드에 상응하도록 솔더페이스트를 제공하고, 솔더페이스트를 용융시킴으로써 형성할 수 있다.
본 발명의 다른 측면에 따르면, 절연층; 절연층에 함몰된 회로패턴; 및 회로패턴의 일부가 오목하게 식각되어 형성된 범프패드를 포함하는 기판을 제공한다.
범프패드는 만곡 된 홈의 형상, 각이 진 형상 등 다양한 형상으로 식각할 수 있다. 범프패드는 표면에 금속층을 더 형성할 수 있으며, 금속층은 주석(Sn), 티탄(Ti), 금(Au) 가운데 적어도 하나를 포함할 수 있다. 범프패드에 범프를 형성하여, 플립칩 접속용 범프가 실장 된 기판을 제공할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 플립칩 접속용 기판 제조방법의 바람직한 실시예를 도 1에 도시되어있는 순서에 따라 도 2 내지 도 4를 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 플립칩 접속용 기판 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 일 실시예에 따른 플립칩 접속용 기판의 제조공정을 나타내는 흐름도이며, 도 3은 본 발명의 실시예에 따른 범프패드의 형상을 나타낸 사시도이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 플립칩 접속용 기판의 평면도이다.
도 2 내지 도 4를 참조하면, 절연층(10), 회로패턴(11), 솔더레지스트(12), 에칭레지스트(12), 범프패드(14), 범프(15)가 도시되어 있다.
도 1의 단계 S10은 회로패턴이 함몰된 절연층을 제공하는 단계이다.
도 2의 (a)를 참조하면 회로패턴이 함몰된 절연층이 도시되어 있다. 회로패턴(11)이 절연층(10)에 함몰되는 구조는 회로패턴(11)이 절연층(10) 위에 형성된 경우에 비하여 회로패턴(11)간 전기적 접속에 의한 에러를 방지 할 수 있고, 미세 피치(fine pitch)를 구현할 수 있으며, 회로패턴(11)의 박리 등을 방지할 수 있다.
또한, 회로패턴(11)에 의해 높이가 추가되지 아니하므로, 솔더범프(15)의 높이를 낮추어 기판높이의 오차를 줄일 수 있다는 장점이 있다. 이때 절연층(10)에 함몰된 회로패턴(11)은 절연층(10)과 높이가 균일한 것이 바람직하다.
단계 S20은 회로패턴(11)을 일부 제거하여 홈 형상의 범프패드(14)를 형성하 는 단계이다.
범프패드(14)는 솔더범프(15)를 형성하기 위한 회로패턴(11)상의 일부분으로서, 범프패드(14) 위에 솔더페이스트가 응집되도록 하기 위해서는 범프패드(14)의 면적이 넓어야 한다. 일반적으로 회로패턴(11)보다 평면적으로 넓은 범프패드(14)를 구현하는 방법이 이용되나, 이러한 방법은 솔더범프(15)간의 간격이 좁아지게 되어 솔더범프(15)간에 브리지(bridge)가 생길 우려가 있다. 그러나 본 실시예와 같이 회로패턴(11)을 식각하여 범프패드(14)의 면적을 증가시키는 경우에는 깊이 방향으로 면적이 증가하게 되므로 솔더범프(15)간의 브리지가 형성되지 않을 수 있다.
이때 식각 방법의 한 실시예로 에칭방법을 들 수 있는 데, 단계 S21 내지 단계 S23을 수행함으로써 범프패드(14)를 에칭한다.
단계 S21은 에칭레지스트(13)를 절연층에 형성하는 단계이다. 회로패턴(11)을 에칭할 수 있는 에칭액을 공급하는 경우 범프패드(14)가 형성될 부위 이외의 부분까지 에칭되게 되어 회로패턴(11)이 손상될 우려가 있으므로, 도 2의 (c)에 도시된 바와 같이 범프패드(14)에 해당하는 부분이 노출되도록 에칭레지스트(13)를 도포하여 회로패턴(11)을 보호하는 것이 바람직하다.
단계 S22는 에칭액을 공급함으로써 회로패턴을 식각하여 범프패드를 형성하는 단계이다. 회로패턴(11)을 에칭할 수 있는 에칭액을 공급하여 회로패턴(11)을 깊이 방향으로 면적을 넓혀 범프패드(14)를 형성한다.
단계 S23은 에칭레지스트(13)를 제거하는 단계이다. 도 2의 (d)는 에칭액을 공급하여 범프패드(14)를 형성하고, 에칭레지스트(13)를 제거한 것을 도시한다.
특히 범프패드(14)의 배치를 지그재그로 하는 경우 이외에, 일렬로 배치하더라도 솔더범프(15)간의 솔더브리지 없이 플립칩 연결용 기판을 제작할 수 있다는 장점이 있다. 도 2 및 도 4는 범프패드(14)가 일렬로 배열된 실시예를 도시한다.
범프패드(14)의 형상은 도 3에서 보듯이 (a)와 같이 만곡 된 형상도 가능하고, (b)와 같이 각이 진 형상도 가능하다. 범프패드(14)의 면적을 넓게 식각하는 것이라면, 형상은 다양하게 가능하다.
단계 S20을 수행하기 전에 솔더 레지스트(12)를 도포하는 단계 S15를 더 포함할 수 있다. 솔더레지스트(12)는 솔더가 원하는 부위에만 형성되도록 하기 위하여, 솔더가 형성되는 부분(랜드 혹은 패드라고 한다.) 이외의 부분에 도포하는 것으로서, 궁극적으로는 솔더브리지(Solder Bridge)를 방지하기 위함이다.
도 2의 (b)를 참조하면, 솔더범프(15)가 형성될 부위를 제외하고 솔더레지스트(12)를 도포하였다. 솔더레지스트(12)가 도포되어 있는 부분에는 솔더페이스트가 도포되지 아니하므로, 원하는 부분에 솔더범프를(15) 형성할 수 있다.
솔더페이스트의 양에 따라 범프패드(14) 이외의 부분에도 도포될 수 있으나, 점도가 큰 솔더페이스트를 사용하거나, 솔더페이스트의 양을 조절하여 범프패드(14) 부분에만 솔더범프(15)가 형성되도록 할 수 있다.
단계 S30은 범프패드(14)에 금속층을 적층하는 단계이다. 솔더페이스트를 용융 시 범프패드에 정확히 맺히도록 하기 위하여, 범프패드(14)에 추가적으로 적층하는 것으로, 일반적으로 주석(Sn), 티탄(Ti), 금(Au)중 하나를 포함하는 금속을 이용한다. 단계 S30은 본 발명의 실시예에 있어서 반드시 필요한 단계는 아니고, 생략하는 것도 가능하다.
단계 S40은 솔더범프(15)를 형성하는 단계이다. 범프패드(14)위에 솔더범프(15)를 형성하는 것으로서, 스크린 인쇄법 등을 이용하여 범프패드(14) 위에 솔더페이스트를 도포하고, 이에 열을 가하여 용융하면 액체상태가 되면서 표면장력에 의하여 응집하게 된다. 이때, 범프패드(14)의 면적이 넓으므로 범프패드(14) 위에 볼록하게 솔더레지스트가 모이고, 솔더레지스터가 경화되면서 솔더범프(15)가 형성된다.
특히 본 발명의 실시예에 따르면 회로패턴(11)외에 절연층(10)까지 솔더페이스트가 흘러 들어가 솔더브리지를 방지 할 수 있다. 도 4는 참조하면 절연층(10)부분에 솔더범프(15)가 형성되지 아니한 것을 알 수 있다.
본 발명에 따른 플립칩 접속용 기판의 바람직한 실시예를 도 3 및 도 4를 참조하여 상세히 설명한다.
절연층(10)과 절연층(10)에 함몰된 회로패턴(11) 그리고, 회로패턴(11)에 오목하게 식각되어 형성된 범프패드(14)를 포함하는 것을 특징으로 하는 플립칩 접속용 기판이 제공된다.
위에서 살펴본 바와 같이 솔더페이스트를 용융했을 경우 액체의 표면장력에 따라 면적이 넓은 곳에 맺히게 되어 경화 시 솔더범프(15)가 형성된다. 다만 본 발명의 실시예는 면적을 넓히는 방법으로서 기존의 넓이 방향으로 면적을 증가시키는 것과 달리 깊이 방향으로 면적을 증가시키는 것을 특징으로 한다.
범프패드의 형상은 만곡 된 홈이거나 각이 진 홈 등 다양하게 가능하다. 범프패드(14) 위에 주석(Sn), 금(Au), 티탄(Ti)등의 금속으로 적층하여 솔더페이스트와 결합력을 좋게 하여 범프패드(14)에 정확히 솔더범프(15)가 형성되도록 할 수 있다.
위와 같은 특징을 가진 범프패드(14)위에 솔더범프(15)를 추가하면, 플립칩을 실장할 수 있는 플립칩 접속용 기판이 형성된다. 회로패턴(11)이 절연층(10)에 함몰되어있고, 범프패드(14)가 깊이 방향으로 식각되어 있는 바, 솔더범프(15)도 도 4에서 보듯이 절연층(10)부분에 형성되지 아니하고 범프패드(15)에만 형성되도록 할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 본 발명은 플립칩 접속용 기판에 있어서 절연층에 함몰되어 있는 회로패턴의 일부를 홈 형상으로 제거하여 범프 패드를 형성함으로써, 솔더범프가 절연층 부분으로 흘러가지 아니하도록 방지하고, 범프간의 피치를 줄일 수 있다. 또한 솔더범프가 회로패턴을 식각하는 방법으로 형성한 범프패드 위에 형성되므로 일부가 함몰되어 있어 기판의 높이 오차를 줄일 수 있는 플립칩 접속용 기판 및 그 제조방법을 제공하는 것이다.

Claims (13)

  1. 회로패턴이 함몰된 절연층을 제공하는 단계;
    상기 회로패턴의 일부를 제거하여 홈 형상의 범프패드를 형성하는 단계;
    를 포함하는 플립칩 접속용 기판 제조방법.
  2. 제1항에 있어서,
    상기 절연층을 제공하는 단계는
    상기 절연층에 상기 범프패드에 상응하는 부분이 노출되도록 에칭레지스트를 형성하는 단계;
    상기 에칭액을 공급하여 상기 회로패턴을 식각함으로써 상기 범프패드를 형성하는 단계; 및
    상기 에칭레지스트를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 플립칩 접속용 기판 제조방법.
  3. 제1항에 있어서,
    상기 범프패드에 금속층을 적층하는 단계;
    를 더 포함하는 플립칩 접속용 기판 제조방법.
  4. 제3항에 있어서,
    상기 금속층은 주석(Sn), 티탄(Ti), 금(Au) 가운데 적어도 하나를 포함하는 것으로 이루어지는 것을 특징으로 하는 플립칩 접속용 기판 제조방법.
  5. 제1항에 있어서,
    상기 범프패드는 만곡 된 홈 형상인 것을 특징으로 하는 플립칩 접속용 기판 제조방법.
  6. 제1항에 있어서,
    상기 범프패드를 형성하는 단계 이전에
    상기 절연층의 표면에 상기 범프패드에 상응하는 부분이 노출되도록 솔더레지스트를 형성하는 단계를 더 수행하는 것을 특징으로 하는 플립칩 접속용 기판 제조방법.
  7. 제1항에 있어서,
    상기 범프패드에 솔더범프를 형성하는 단계를 더 포함하는 플립칩 접속용 기판 제조방법.
  8. 제7항에 있어서,
    상기 솔더범프를 형성하는 단계는,
    상기 범프패드에 솔더페이스트를 제공하는 단계;
    상기 솔더페이스트를 용융시키는 단계를 포함하는 것을 특징으로 하는 플립칩 접속용 기판 제조방법.
  9. 절연층;
    절연층에 함몰된 회로패턴; 및
    상기 회로패턴의 일부가 오목하게 홈 형상으로 제거되어 형성된 범프패드를 포함하는 플립칩 접속용 기판.
  10. 제9항에 있어서,
    상기 범프패드는 만곡 된 홈의 형상으로 식각된 것을 특징으로 하는 플립칩 접속용 기판
  11. 제9항에 있어서,
    상기 범프패드의 표면에 적층되는 금속층을 더 포함하는 플립칩 접속용 기판.
  12. 제11항에 있어서,
    상기 금속층은 주석(Sn), 티탄(Ti), 금(Au) 가운데 적어도 하나를 포함하는 것을 특징으로 하는 플립칩 접속용 기판.
  13. 제9항에 있어서,
    상기 범프패드에 형성된 솔더범프를 더 포함하는 플립칩 접속용 기판.
KR1020060107907A 2006-11-02 2006-11-02 플립칩 접속용 기판 및 그 제조방법 KR100764668B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060107907A KR100764668B1 (ko) 2006-11-02 2006-11-02 플립칩 접속용 기판 및 그 제조방법
DE102007046329A DE102007046329A1 (de) 2006-11-02 2007-09-27 Substrat zum Befestigen eines Flip-Chips und Herstellungsverfahren desselben
JP2007271069A JP2008118129A (ja) 2006-11-02 2007-10-18 フリップチップ接続用基板及びその製造方法
CNA2007101673028A CN101174570A (zh) 2006-11-02 2007-10-22 用于安装倒装芯片的衬底及其制造方法
US11/976,762 US20080105458A1 (en) 2006-11-02 2007-10-26 Substrate for mounting flip chip and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107907A KR100764668B1 (ko) 2006-11-02 2006-11-02 플립칩 접속용 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100764668B1 true KR100764668B1 (ko) 2007-10-08

Family

ID=39265091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107907A KR100764668B1 (ko) 2006-11-02 2006-11-02 플립칩 접속용 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080105458A1 (ko)
JP (1) JP2008118129A (ko)
KR (1) KR100764668B1 (ko)
CN (1) CN101174570A (ko)
DE (1) DE102007046329A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
JP2009289868A (ja) * 2008-05-28 2009-12-10 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2012015198A (ja) * 2010-06-29 2012-01-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5846407B2 (ja) * 2011-03-31 2016-01-20 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5897637B2 (ja) 2014-04-30 2016-03-30 ファナック株式会社 耐食性を向上させたプリント基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034732A (ko) * 1997-10-30 1999-05-15 윤종용 금속 입자를 이용한 플립칩 접속 방법
KR20030016773A (ko) * 2001-08-21 2003-03-03 주식회사 씨큐브디지탈 솔더 터미널 및 그 제조방법
KR20050039230A (ko) * 2003-10-24 2005-04-29 삼성전자주식회사 초박형 플립칩 패키지의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152114A (ja) * 1992-10-30 1994-05-31 Sony Corp 電気回路配線基板及びその製造方法並びに電気回路装置
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
TW437030B (en) * 2000-02-03 2001-05-28 Taiwan Semiconductor Mfg Bonding pad structure and method for making the same
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP3581111B2 (ja) * 2001-05-01 2004-10-27 新光電気工業株式会社 半導体素子の実装基板及び実装構造
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034732A (ko) * 1997-10-30 1999-05-15 윤종용 금속 입자를 이용한 플립칩 접속 방법
KR20030016773A (ko) * 2001-08-21 2003-03-03 주식회사 씨큐브디지탈 솔더 터미널 및 그 제조방법
KR20050039230A (ko) * 2003-10-24 2005-04-29 삼성전자주식회사 초박형 플립칩 패키지의 제조방법

Also Published As

Publication number Publication date
CN101174570A (zh) 2008-05-07
US20080105458A1 (en) 2008-05-08
JP2008118129A (ja) 2008-05-22
DE102007046329A1 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
US7294532B2 (en) Method for manufacturing semiconductor device
KR100239198B1 (ko) 반도체 장치
JP2000077471A (ja) フリップチップ実装基板及びフリップチップ実装構造
JP2011142185A (ja) 半導体装置
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JP2005117036A (ja) テープ配線基板とそれを利用した半導体チップパッケージ
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
JP3639272B2 (ja) 半導体装置、半導体装置の製造方法
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP5685807B2 (ja) 電子装置
JP2005183868A (ja) 半導体装置およびその実装構造
JP3897250B2 (ja) 半導体パッケージ用基板とその製造方法
JP2008060159A (ja) 半導体装置およびその製造方法
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP2006237367A (ja) プリント配線板
JP2000332042A (ja) 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
JPH0982759A (ja) 突起電極を有する基板の接続方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JPS58157147A (ja) 混成集積回路基板
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
KR100775121B1 (ko) 범프구조 및 범프를 이용한 칩 연결방법
JP2006269712A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee