KR100239198B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100239198B1
KR100239198B1 KR1019970005911A KR19970005911A KR100239198B1 KR 100239198 B1 KR100239198 B1 KR 100239198B1 KR 1019970005911 A KR1019970005911 A KR 1019970005911A KR 19970005911 A KR19970005911 A KR 19970005911A KR 100239198 B1 KR100239198 B1 KR 100239198B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin
solder
substrate
solder bumps
Prior art date
Application number
KR1019970005911A
Other languages
English (en)
Other versions
KR970063508A (ko
Inventor
가즈따까 쇼지
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970063508A publication Critical patent/KR970063508A/ko
Application granted granted Critical
Publication of KR100239198B1 publication Critical patent/KR100239198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

땜납 범프 (3) 는 근원부에서는 두껍게 그리고 선단부 쪽으로 점차 얇게 범프를 둘러싸도록 수지를 도포하여 형성된 보강 수지 (4) 를 구비한다. 따라서, 땜납 접속부의 장기간의 신뢰성이 향상됨과 동시에, 수리성도 향상된다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 고밀도 장착에 적합한 플립 칩, 볼 그리드 어레이 (BGA) 등을 포함하는 패키지를 갖는 반도체 장치에 관한 것이다.
소형이고 경량이며, 고속 및 고성능의 전자 장비에 대한 요구를 만족시키기 위해, 여러 신규한 형태의 반도체 장치가 개발되어 왔다. 칩의 고집적에 의한 다핀화와, 장치의 소형화 및 박형화의 요구가 점차 강해짐에 따라, 이들 요구에 부함하도록 피치를 미세화하는 것이 필수적이다. 따라서, 현재의 동향으로는 반도체 장치에 플립 칩, BAG 등을 장착하고 있다.
BGA 는 전극에 대해 피치를 미세화하지 않고도 다핀화에 대처할 수 있는데, 그 이유는 반도체 장치의 일측 전체면에 장착된 전극이 어레이 형태로, 즉 면적 어레이로 배치되어 있고, 일측의 전체면이 사용될 수 있기 때문이다. 또한, 피치는 플립 칩 장착 전극의 피치에 비해 대체로 넓고 땜납 범프도 크기 때문에, 장착후의 신뢰성이 용이하게 보장된다. 그러나, 반도체 장치의 크기가 플립 칩에 비해 크므로, 고밀도 장착에는 적합하지 않다.
플립 칩 접속 기술은 실리콘 칩상의 다수의 I/O (입력/출력) 땜납 범프와 반도체 칩 캐리어, 예컨대 알루미나 캐리어를 상호접속하도록 과거 20 년이상 성공적으로 이용되어 왔다.
이 기술에 따르면, 반도체 장치와 세라믹 등으로 제조된 하드 캐리어 (지지 기판) 사이의 납땜 개소를, 용융 납땜이 행해질 때 젖지않는 배리어로 둘러쌈으로써, 반도체 장치의 접속부가 용융될 때 용융 땜납에 의한 표면 장력이 결합부가 파괴되는 것을 방지하고, 따라서 이 반도체 장치는 캐리어의 표면 보다 상승된다.
통상적으로, 집적회로 반도체 장치는 반도체 장치의 재료인 실리콘의 열팽창 계수와 다른 열팽창 계수를 갖는 재료로 형성된 하드 캐리어인 지지 기판상에 장착된다. 통상적으로, 반도체 장치는 2.5 x 10-6/℃ 의 열팽창 계수를 갖는 단결정 실리콘으로 형성되는 반면, 지지 기판은 5.8 x 10-6/℃ 의 열팽창 계수를 갖는 세라믹 재료, 대표적으로 알루미나로 형성된다. 반도체 장치의 동작중에, 땜납 범프를 통해 열이 전달되므로, 집적회로 장치내의 능동 소자 및 수동 소자는 반도체 장치 및 지지 기판 양방의 온도 변동의 결과로서 열을 발생시킨다.
따라서, 반도체 장치 및 지지 기판은 온도 변화의 결과로서 상이한 열팽창 계수에 기인하여 상이한 크기로 팽창되어 함께 접속되고, 이 응력은 냉각후에 고화한 납땜 접속부에 변형을 일으킨다.
전술한 기술은 하드 세라믹 지지 기판상에 반도체 장치를 장착하는데는 적합하다. 그러나, 이것은 유기재료가 기판상에 장착될 때는 적합하지 않다. 그 이유는 예컨대, 반도체 장치의 재료인 실리콘과 기판의 유기 재료 사이의 열팽창 계수들의 차이가 세라믹 기판에 대해 경험되는 차이보다 매우 크기 때문이다.
유기 재료로 제조된 기판상에 반도체 칩이 장착되었을 때의 손상된 땜납 범프의 예를 나타내는 도 1 을 참조하면, 기판과 반도체 칩간의 열팽창 계수들에 상당한 차이가 있으므로, 땜납 범프들은 온도 사이클 시험중 (B) 로 나타낸 바와같이 손상된다.
최근에 발행된 미국 특허 제 4604644 호 공보 (문헌 1) 는 종래의 제 1 반도체 장치의 피로 수명을 향상시킨 개선된 형태의 땜납 상호접속 구조를 개시한다. 이것은 다수의 납땜 지점을 갖는 지지 기판에 반도체 장치를 전기적으로 접속하기 위한 구조이다. 이 구조에서, 각각의 납땜 접속 지점은 장치상의 땜납에 의해 젖은 패드 구조를 하드 지지 기판상의 땜납에 의해 젖은 대응 패드에 접합하고, 장치의 주변 영역과 기판 반대편의 표면 영역 사이에 유전체 재료를 배치한다. 유전체 재료는 납땜 접속 지점의 하나이상의 외측의 행과 열을 둘러싼다.
일본 특개평 4-219944 호 공보 (문헌 2) 에 개시된 종래의 제 2 반도체 장치의 예를 나타내는 도 2 를 참조하면, 이 종래의 제 2 반도체 장치에서는, 반도체 장치 (칩) 가 유기 재료로된 기판상에 장착되었을 때 땜납 접속 지점의 피로 수명을 연장시키기 위해 칩과 기판 사이에 열경화성 수지를 주입하는 방법을 이용하여 장착 신뢰성을 향상시킬 수 있다.
또한, 1992 년 요꼬하마에서 개최된 제 7 회 국제 마이크로일렉트로닉스 회의의 회보 제 252 내지 258 면 (문헌 3) 에 기재된 종래의 제 3 반도체 장치에는, 플립 칩이 장착되어 있고, 에폭시 수지 재료가 기판용으로 사용되며, 칩과 기판 사이의 간격은 에폭시 수지에 의해 밀봉되어 있다. 여기에서, 납땜 접속부상에 가해진 응력은 밀봉 수지의 응력 분산효과의 결과로서 감소되고, 따라서 종래의 세라믹 기판을 사용하던 것 보다 접속부의 수명을 향상시킨다 (도시 않됨).
수지를 주입하는 대표적인 방법의 일 예를 나타내는 도 3 을 참조하면, 반도체 장치는 기판상에 장착된 후에 약간 기울어지고, 그다음 반도체 장치와 기판 사이에 배치된 수지 주입노즐에 의해 수지가 주입된다. 이 경우에, 수지는 모세관 현상을 이용하여 주입되므로, 일반적으로 저점도 수지가 사용된다.
고밀도 장착에 대한 BGA 의 비적합성의 문제를 해결하기 위해, 예컨대 일본 특개평 6-510396 호 공보 (미국 특허 제 5293067 호 공보) (문헌 4) 에 개시된 유용한 방법이 있다. 문헌 4 에 기재된 종래의 제 4 반도체 장치에서는, BGA 의 문제를 해결하기 위해 장착될 전극에 대한 피치를 작게하고 이들을 BGA 에 대한 것 처럼 면적 어레이 (매트릭스) 형태로 배치함으로써, 장착이 용이해지고 고밀도 장착을 가능케 한다 (도시 않됨).
그러나, 피치가 작아짐에 따라, 범프들간의 좁은 간격으로 인해 장착중 브릿지 등의 문제가 발생할 가능성이 있다. 따라서, 미국 특허 제 5147084 호 공보 (문헌 5) 에 개시된 종래의 제 5 반도체 장치가 고안되었다. 이 종래의 제 5 반도체 장치를 나타내는 도 4 를 참조하면, 에폭시 수지를 그의 패키지의 고온 땜납 접속부상에 도포함으로써 땜납 브릿지가 발생되는 것을 방지한다.
전술한 바와같이, 플립 칩 등을 포함하는 소형 반도체 장치는 반도체 장치의 소형화 및 전기적 성능의 향상을 실현한다고 하는 이점을 갖는다. 그러나, 이러한 유형의 반도체 장치에는 후술하는 문제를 본질적으로 갖는다.
반도체 장치에 있어서도, 장래에 반도체 칩상의 전극 패드의 수를 증가시킴으로써 핀의 수를 증가시키고자 하는 노력이 행해진다. 이와같은 전극 패드의 수의 증가에 대처하기 위해, 범프의 수를 증가시키고 그의 크기를 감소시킬 필요가 있다. 범프와 랜드 사이의 접합 강도는 접합부의 면적에 비례한다. 이러한 이유로, 핀수의 증가로 인해 반도체 장치상의 랜드가 작아지면, 반도체 장치의 랜드와 범프간의 접합 강도가 감소되고, 열충격이 가해지면 크랙이 발생한다.
실제로, 플립 칩이 장착되었을 때, 주변 배열이 일반적이면, 칩상의 전극 패드에 대한 피치는 부득이 미세해져야 하고, 또한 땜납 범프의 크기를 감소시킨다. 따라서, 예컨대, 인쇄 기판 등의 큰 열팽창 계수 차이를 갖는 기판상에 플립 칩만이 직접 장착되어 있으면, 땜납 범프상에 강한 응력이 인가되고 따라서 장착후에 신뢰성이 감소된다.
다른 종류의 반도체 장치가 인쇄 기판상에 장착되어 있으면, 범프들의 크기가 작아짐에 따라, 반도체 장치의 랜드와 범프 사이의 접합부는, 장착후 행해지는 온도 사이클 시험 및 실제로 이들이 제품으로서 사용되는 도중에 기판과 반도체 장치 사이의 열팽창 계수의 차이로 인해 파괴된다.
장착후의 신뢰성을 증가시키도록 땜납 범프의 크기가 확대되면, 기판상에의 장치의 장착시 및 땜납 범프의 형성시에 브릿지의 발생 등을 포함하는 문제가 야기된다.
돌출된 범프를 갖는 반도체 장치가 기판상에 장착되어 있을 때, 장착후의 반도체 장치와 기판 사이의 접합강도를 증가시키기 위해, 장착된 반도체 장치와 기판 사이에 접착제 수지를 주입하여 반도체 장치를 기판에 고정하고, 범프들의 주변은 접착 수지에 의해 고화된다. 그러나, 이 방법은 수지를 주입하는 공정의 부가가 필요하고 또한, 장착후에 충분한 플럭스 세정을 필요로 한다. 또한, 접착 수지 주입후 반도체 칩 불량 및 이상과, 전기 접속부의 이상이 검출되더라도, 불량 및 이상이 검출된 반도체 칩만을 대체하여 간단히 수리를 할 수는 없다.
땜납 접속 등의 저융점을 갖는 금속에 의해 반도체 장치와 기판이 함께 접속되었을 때, 수리시 통상적으로 불량 반도체 장치는 땜납 융점 근처의 온도 또는 그보다 높은 온도로 기판을 가열함으로써 기판으로 부터 분리된다. 그러나, 땜납이 반도체 장치 또는 기판중 어디에 잔류하여야 하는 가를 결정하는 제어를 행할 수 없다.
따라서, 상기 문제점을 해결하고자 하는 노력이 행해졌다. 예를 들면, 문헌 5 에 기재된 종래의 제 5 반도체 장치는 반도체 장치측의 범프에 대해서는 고융점 땜납을 사용하고 기판측에는 공정 땜납을 사용함으로써 문제를 해결하고 있다. 그러나, 이 방법에서는 고온 땜납 성분이 최초의 장착중 공정 땜납안으로 용융되므로, 기판측에서의 땜납 성분의 변화로 인해 두번째와 그후의 장착 부터는 재유동 조건이 변경되어야 한다.
땜납 브릿지의 발생을 방지하기 위해 고안된 종래의 제 5 반도체 장치의 구조에서는, 땜납 범프를 갖는 측의 면 (기판에 장착되는 측의 면) 전체에 수지가 균일하게 도포된다. 그러나, 수지가 균일하게 도포되어 있기 때문에, 장착후에 온도차가 발생하는 경우에는 기판과 패키지간의 열팽창 계수의 차이로 인해, 땜납 범프와 이 땜납 범프 근원부의 에폭시 수지 사이의 경계부에는 높은 전단 응력이 발생한다. 결과적으로, 도 5 에 도시된 바와같이, 땜납 범프에 크랙이 발생하여 장착후의 신뢰성을 감소시킨다.
땜납 범프의 근원부의 전단 응력은 수지의 두께에 관계없이 발생한다.
도 6 에 도시된 바와같이, 반도체 장치와 패키지에 수지가 균일하게 도포되어 있으면, 이 패키지와 도포 에폭시 수지 사이에는 열팽창 계수의 차이가 초래된다. 따라서, 패키지에 온도 변화가 발생할 때, 열팽창 계수의 차이로 의해 발생하는 응력으로 인해 패키지가 변형된다. 이러한 변형은 기판과 패키지 사이의 전기 접속부에 인장응력의 발생을 초래한다. 즉, 반도에 장치에 수지를 균일하게 도포하면 장착후의 신뢰성을 감소시킨다.
반도체 장치의 변형이 장착후의 신뢰성에 악영향을 미치지 않도록 도포 수지 두께를 충분히 얇게 하면, 브릿지 방지 효과가 제거된다.
따라서, 전술한 반도체 장치의 결점은 다음과 같이 요약된다.
핀수의 증가로 인한 반도체 칩상의 전극의 수의 증가에 대처하기 위해서는 범프의 수를 증가시키고 그의 크기를 감소시킬 필요가 있다. 그러나, 범프와 랜드간의 접합강도가 접합부의 면적에 비례하므로, 랜드가 작아지면 접합강도가 감소되고 열충격 등으로 인해 크랙이 발생하고, 이 크랙은 신뢰성을 감소시킨다.
기판과 반도체 장치간의 열팽창 계수의 차이로 인해, 장착후의 온도 사이클 시험중 및 실제로 제품으로서 사용되는 동안에 범프가 반도체 장치상의 랜드와의 접속부에서 파단된다.
장착후의 신뢰성을 증가시키도록 땜납 범프의 크기가 확대되면, 기판상에의 장착 및 땜납 범프의 형성중에 브릿지가 발생된다.
종래의 제 2 및 제 3 반도체 장치 모두에 사용되는 것처럼, 장착후의 접합강도를 증가시키도록 반도체 장치와 기판 사이에 접착제를 주입한후에 반도체 장치를 기판에 고정하는 방법은 수지 주입 공정의 추가 뿐만아니라 장착후의 충분한 플럭스 세정을 필요로 한다. 또한, 접착 수지 주입후에 반도체 칩 불량과 이상 및 전기 접속부의 이상이 검출되더라도, 불량과 이상이 검출된 반도체 칩만을 교체함으로써 간단히 수리를 행할 수는 없다.
수리중에 땜납 융점 근처 또는 그보다 높은 온도로 기판을 가열함으로써 통상적으로 불량 반도체 장치가 기판으로부터 분리되었을 때, 어디에 땜납이 잔류하여야 하는 가를 결정하는 제어를 행할 수 없다.
종래의 제 5 반도체 장치는 반도체 장치측의 범프에 고융점 땜납을 사용하고 기판측에 공정 땜납을 사용함으로써 전술한 문제를 해결하도록 고안되었다. 그러나, 이 방법은 최초의 장착중에 고온 땜납이 공정 땜납안으로 용융되어 그의 성분의 변화를 초래하므로, 두번째 및 그 이후의 장착부터는 재유동 조건을 변경할 필요가 있다.
종래의 제 5 반도체 장치에서, 수지는 전체 장착면에 균일하게 도포된다. 따라서, 기판과 패키지간의 열팽창 계수의 차이로 인해, 장착후에 온도차가 발생하는 경우에는 땜납 범프와 그의 근원부의 에폭시 수지 사이의 경계부에 높은 전단 응력이 발생하여, 땜납 범프에 크랙이 발생하고, 따라서 장착후의 신뢰성을 감소시킨다. 또한, 반도체 패키지와 균일하게 도포된 수지 사이의 열팽창 계수의 차이로 인해 패키지에 온도 변화가 있을때 발생하는 응력으로 인해 패키지가 변형되므로, 기판과 패키지 사이의 전기 접속부에 인장응력이 발생하고, 이것은 장착후의 신뢰성을 감소시킨다.
또한, 반도체 장치의 변형이 장착후의 신뢰성에 악영향을 미치지 않도록 도포 수지 두께를 충분히 얇게 하면, 그의 브릿지 방지 효과가 제거된다.
본 발명의 목적은 장착후의 신뢰성과 수리성 모두를 동시에 만족시키는 장착구조 및 제조방법의 반도체 장치를 제공하는 것이다.
도 1 은 유기 재료로 형성된 기판상에 반도체 칩이 장착되었을 때의 파손된 땜납 범프의 예를 나타내는 도면.
도 2 는 종래의 제 2 반도체 장치의 예를 나타내는 측면도.
도 3 은 종래의 반도체 장치의 일반적인 제조방법을 설명하는 도면.
도 4 는 종래의 제 5 반도체 장치의 예를 나타내는 단면도.
도 5 는 종래의 제 5 반도체 장치의 땜납 범프의 파손 원인을 설명하는 도면.
도 6 은 종래의 제 5 반도체 장치의 패키지에 온도변화가 발생할 때 패키지의 변형 상태를 설명하는 도면.
도 7(a), 7(b) 및 7(c) 는 본 발명의 반도체 장치의 실시예 1 을 각각 나타내는 사시도 및 단면도.
도 8(a), 8(b) 및 8(c) 는 본 실시예의 반도체 장치에 있어서의 땜납 범프를 각각 상세히 나타내는 단면도 및 평면도.
도 9 는 본 실시예의 반도체 장치의 제조방법을 나타내는 흐름도.
도 10 은 본 실시예의 반도체 장치가 인쇄 기판상에 장착되었을 때의 상태를 나타내는 측면도.
도 11(a), 11(b) 및 11(c) 는 본 발명의 반도체 장치의 실시예 2 를 특징으로 하는 땜납 범프를 각각 상세히 나타내는 단면도 및 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 칩 2 : 인터포저
3, 3A : 땜납 범프 4 : 수지
5, 5A : 수지 패턴 6 : 기재 필름
7 : 커버 코트
본 발명에 따르면, 일방향으로 돌출된 저융점 합금으로 형성된 접속 단자로서의 땜납 범프를 가지며, 땜납 범프를 기판상의 대응 접속단자 패드와 접촉시킴으로써 장착을 행하는 반도체 장치를 제공한다.
땜납 범프는 이 땜납 범프를 근원부에서는 두껍게 둘러싸고 선단부 쪽으로 점차 얇게 둘러싸도록 수지를 도포하여 형성된 수지 보강부재를 구비한다.
첨부도면과 관련하여 이하의 상세한 설명을 참조함으로써 본 발명 및 그의 이점들을 더욱 완전히 이해할 수 있다.
본 발명의 실시예 1 의 반도체 장치의 배면과 정면을 사시도로 각각 나타내는 도 7(a) 및 7(b) 와, 도 7(b) 의 A - A 선을 따라 취한 단면도인 도 7(c) 를 참조하면, 도면에 도시된 실시예의 반도체는 표면상에 전극 패드를 갖는 반도체 칩 (1), 절연 필름의 한쪽의 주면에 형성된 배선 패턴을 갖는 캐리어 필름으로 구성된 인터포저 (interposer) (2), 반도체 칩 (1) 과 인터포저 (2) 의 표면 전체에 제공된 땜납 범프 (3), 및 땜납 범프 (3) 의 근원부에 도포된 열경화성 또는 열가소성 보강수지 (4) 를 포함한다.
본 실시예의 땜납 범프 (3)를 나타내는 확대 단면도인 도 8(a) 를 참조하면, 땜납 범프 (3) 는 캐리어 필름의 기재 필름 (6) 의 배선층의 전극 패드의 배선 패턴 (5) 에 부착된다. 배선 패턴 (5)을 상세히 나타내는 평면도 및 C - C 선 단면도인 도 8(b) 및 8(c)를 참조하면, 커버 코트 (또는 솔더 레지스트) (7) 가 배선 패턴 (5)을 덮도록 배치되어 있다.
땜납 범프 (4) 의 근원부에 도포된 수지 (4) 의 구조적 특징은, 이들 수지가 땜납 범프 (3) 의 근원부에는 특히 두껍게 도포되어 있고 상부 쪽으로 점차 얇게 도포되어 있다는 것이다. 즉, 이들은 필릿 (fillet) 방식으로 도포되어 있다. 다수의 땜납 범프 (3) 사이의 공간부분에는 수지 (4) 가 도포되어 있지 않다. 그렇지 않고, 수지가 도포되어 있더라도 두께는 매우 얇아야 한다.
다음에, 본 실시예의 반도체 장치의 제조방법을 나타내는 흐름도인 도 9 를 참조하여, 전술한 구조를 실현하는 방법을 설명한다. 이러한 목적을 위한 대상으로서는, 열경화성 수지 또는 열가소성 수지가 유용하다. 그러나, 이 수지의 도포시에는 그의 점성을 다소 낮게 유지할 필요가 있다. 또한, 열경화성 수지가 사용되더라도, 고온에서 그의 점성을 일시적으로 저하시키는 수지를 선택하는 것이 바람직하다. 본 실시예에서, 상기 조건을 만족시키는 수지 (4) 의 예로서, 열경화성 에폭시 수지와 폴리이미드 수지 및 열가소성 플루오르화 수지를 이용한 예를 각각 나타내었다.
보강 수지의 제조방법은 다음의 방식으로 행해진다. 땜납 범프 (3)를 갖는 반도체 장치 (A) 가 마스크에 의해 각각의 땜납 범프 (3)를 분할하도록 먼저 커버되고 (B), 스퀴저 등을 이용하여 마스크내에 수지를 도포함과 동시에, 땜납 범프 (3) 상의 여분의 수지를 닦아서 제거한다 (C). 그다음, 마스크를 제거하고 (D), 열경화성 수지의 경우에는 가열에 의해 용매를 증발시키고 수지를 가열 경화시킨다. 열가소성 수지의 경우에는 용매를 증발시켜 수지를 건조, 고화시킨다 (E).
수지의 도포시에, 즉 마스크를 제거한 후에, 수지는 땜납 범프 둘레에 필릿 형태로 존재하고, 가열 공정중 용매가 증발함에 따라, 땜납 범프 (3) 둘레에는 수지가 더 모인다. 경화가 종료되는 시간까지는, 땜납 범프들 (3) 사이에 수지층이 더 이상 전혀 존재하지 않게 되거나, 또는 매우 얇아진다.
상기 구조를 실현하기 위해, 사용되는 수지를 용매로 사전에 어느정도 희석시킬 필요가 있다.
본 실시예의 반도체 장치가 인쇄 기판에 장착되었을 때의 상태를 나타내는 측면도인 도 10을 참조하면, 본 실시예의 반도체 장치는 BGA, QFP 등의 통상의 패키지의 경우에서 처럼, 임의의 특별한 공정을 추가하지 않고 장착 및 재유동 공정에 의해서만 장착될 수 있다.
전술한 바와같이, 본 실시예의 구조에서, 땜납 범프 (3) 의 근원부에 도포된 수지 (4) 는 두껍고, 이 수지 (4) 는 땜납 범프 (3) 의 선단부 쪽으로 점차 얇아진다. 이것은 땜납 범프 (3) 상에 인가되는 열응력이 한점에 집중되지 않고 분산되도록 하여, 높은 장착 신뢰성을 얻을 수 있게 한다. 또한, 다수의 땜납 범프 (3) 사이에는 수지층이 전혀 존재하지 않으며, 수지층이 존재하더라도 상당히 얇다. 이것은 도포된 수지의 영향으로 인해 발생하는 패키지의 굴곡을 제거하고, 따라서 땜납 범프 (3) 에 응력이 발생하지 않는다. 결과적으로, 장착후의 신뢰성이 향상될 수 있다.
본 실시예에서, 땜납 범프 측면의 상당히 높은 곳까지 수지가 도포되어 있으므로, 수리시 반도체 장치측의 각각의 패드에는 일정량의 땜납이 유지될 수 있다. 따라서, 반도체 장치측과 기판측 모두에는, 공정 땜납이 사용되더라도 수리성이 상당히 향상될 수 있다.
다음에, 구체예에 대해서 설명한다. 도 10 에 도시된 조건에 기초하여 행해진 제 1 예에서는, 에폭시 액상 수지 (영율 1000㎏f/㎟, 열팽창 계수 15.0 ppm/℃) 를 반도체 장치의 땜납 범프 (3) 상에 도포하여 경화시킨다.
본 예에서는, 패키지 크기가 각도상 7.5 mm, 패드 크기가 180 내지 250 ㎛, 땜납 범프 크기가 200 내지 250 ㎛, 그리고 땜납 범프 둘레의 수지의 높이가 100 내지 150 ㎛ 이었다.
이 반도체 장치를 인쇄 기판상에 장착하고 후술하는 바와같이 신뢰성 시험을 행하였다. 그리하여, 내열 사이클링에 상당한 향상이 있음을 확인하였다.
온도 사이클 조건: -40 내지 125 ℃
보강 수지 없음: 250 사이클
보강 수지 있음 (액상 수지): 600 사이클
제 2 예로서, 도 9 에 도시된 제조방법에 따라, 열경화성 폴리이미드 수지 (영율 250 ㎏f/㎟, 열팽창 계수 50.0 ppm/℃) 를 이용하여 보강수지를 형성한다.
본 예에 사용된 패키지 샘플은 제 1 예의 경우와 동일하고 땜납 범프 둘레의 수지 두께는 80 내지 150 ㎛ 로 설정한다. 제 1 예의 경우와 동일한 신뢰성 시험을 행하여, 다음과 같이 내온도 사이클링에 상당한 향상이 있음을 확인하였다.
T/C: -40 내지 125 ℃
보강 수지 없음: 250 사이클
보강 수지 있음 (폴리이미드): 800 사이클
본 발명의 실시예 2 를 특징으로 하는 땜납 범프 (3A)를 나타내는 확대 단면도인 도 11(a) 와, 배선 패턴 (5)을 상세히 나타내는 평면도인 도 11(b), 및 C - C 선을 따라 취한 단면도인 도 11(c)를 참조하면, 땜납 범프 (3A) 및 배선 패턴 (5A) 와 실시예 1 의 것들간의 차이점은 커버 코트 (7) 가 배선 패턴 (5A) 의 일부만을 덮도록 배치되어 있다는 것이다.
이것은 실시예 1 의 구조와 비교하더라도 내 T/C 를 더 향상시킨다.
실시예 2 의 반도체 장치를 이용하여, 실시예 1 의 제 2 예의 경우에서 처럼 열경화성 폴리이미드 수지를 보강수지로 사용하였을 때의 신뢰성 시험을 행하였다. 결과적으로, 내온도 사이클링에 큰 향상이 있음을 확인하였다.
T/C: -40 내지 125 ℃
보강 수지 없음: 250 사이클
보강 수지 있음 (폴리이미드): 1000 사이클
상기로부터 명백한 바와같이, 땜납 범프의 근원부상에 보강수지를 도포함으로써, 상기 수지를 도포하지 않는 경우에 비하여 장착후의 신뢰성 (내온도 사이클링) 을 현저히 향상시킬 수 있다.
장착후에 몇회의 수리를 행할 수 있는지에 대해 시험을 행하여, 3 회이상의 수리가 허용됨을 확인하였다. 패키지의 불량율을 고려하여, 실제 장착시에 2 회의 수리능력이면 만족스럽다. 따라서, 3 회이상의 수리능력이면 전혀 문제는 없다.
종래의 반도체 장치에 대한 본 발명의 반도체 장치의 구조적 이점은 다음과 같이 요약된다.
(1) 땜납 범프 근원부에서의 접합강도의 증가.
(2) 수지가 없는 경우에 비하여 땜납 범프 근원부에 집중되는 응력의 상당한 감소.
(3) 균일한 두께로 수지가 도포되어 있는 경우는 땜납 범프 근원부와 수지 사이의 경계에 강한 응력이 발생하는 반면, 본 발명의 구조에서는 수지 두께가 점차 감소하기 때문에 땜납 범프의 어느 한 지점에 강한 응력이 발생하는 것을 방지함.
(4) 다수의 땜납 범프의 중간 영역에 수지가 도포되어 있지 않으므로, 반도체 장치 전체에 무리한 굽힘 응력이 발생하는 것을 방지함.
(5) 상기의 결과로부터 내온도 사이클링이 향상됨.
(6) 수리성이 향상됨.
이상 설명한 바와같이, 본 발명의 반도체 장치는 패키지와 기판간의 열팽창 계수의 차이로 인해 발생하여 땜납 범프 접속부에 집중되는 전단응력을 땜납 범프 전체에 분산시키는 동시에, 땜납 범프 접속부에 발생하는 회전응력을 억제하는데 효과적이다.
본 장치는 또한, 땜납 범프의 표면에 발생하는 인장응력을 감소시키는데 효과적인다. 그 이유는 땜납 범프 표면의 대부분이 수지로 피복되어 있기 때문이다.
더욱이, 반도체 장치가 인쇄 기판상에 장착되었을 때의 땜납 범프의 파손을 방지하고, 장착후의 신뢰성을 향상시킬 수 있으며, 또한 장착후에 불량 반도체 장치를 수리할 수 있게 하는 땜납 범프 구조를 제공한다.
비록 본 발명의 바람직한 실시예들을 상세히 설명하였지만, 첨부된 청구범위에 정의된 바와같은 본 발명의 사상과 범위를 벗어나지 않고 여러 가지 변경, 대체 및 개조가 행해질 수 있다.

Claims (4)

  1. 일방향으로 돌출된 저융점 합금으로 형성된 접속 단자로서의 땜납 범프를 가지며, 이 땜납 범프를 장착대상 기판상의 대응 접속단자 패드와 접촉시킴으로써 장착을 행하는 반도체 장치에 있어서,
    상기 땜납 범프는 이 땜납 범프를 이들의 근원부에서는 두껍게 둘러싸고 이들의 선단부 쪽으로 점차 얇게 둘러싸도록 수지를 도포하여 형성된 수지 보강부재를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 수지가 열경화성 수지인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 수지가 열가소성 수지인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 땜납 범프의 접속 배선의 배선 패드의 일부 또는 전부가 절연막을 피복하지 않는 것을 특징으로 하는 반도체 장치.
KR1019970005911A 1996-02-28 1997-02-26 반도체 장치 KR100239198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-41165 1996-02-28
JP8041165A JP2842361B2 (ja) 1996-02-28 1996-02-28 半導体装置

Publications (2)

Publication Number Publication Date
KR970063508A KR970063508A (ko) 1997-09-12
KR100239198B1 true KR100239198B1 (ko) 2000-01-15

Family

ID=12600821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005911A KR100239198B1 (ko) 1996-02-28 1997-02-26 반도체 장치

Country Status (3)

Country Link
US (1) US5847456A (ko)
JP (1) JP2842361B2 (ko)
KR (1) KR100239198B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
JPH11148068A (ja) * 1997-11-18 1999-06-02 Shinko Electric Ind Co Ltd 異方性応力緩衝体及びそれを用いた半導体装置
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP3299193B2 (ja) 1998-08-21 2002-07-08 日本電気株式会社 バンプ検査方法／装置、情報記憶媒体
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
US6319851B1 (en) 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Method for packaging semiconductor device having bump electrodes
EP1085564A1 (en) * 1999-09-14 2001-03-21 Casio Computer Co., Ltd. Method for packaging semiconductor device having bump electrodes
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
JP3629178B2 (ja) 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6400033B1 (en) * 2000-06-01 2002-06-04 Amkor Technology, Inc. Reinforcing solder connections of electronic devices
US6333253B1 (en) * 2000-08-24 2001-12-25 Advanced Micro Devices, Inc. Pattern-block flux deposition
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP4977937B2 (ja) * 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
JP4731574B2 (ja) * 2006-01-27 2011-07-27 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
JP4909823B2 (ja) * 2007-06-29 2012-04-04 株式会社東芝 プリント回路板、電子部品の実装方法および電子機器
FR2957748B1 (fr) * 2010-03-16 2012-09-07 St Microelectronics Grenoble 2 Composant electronique a montage en surface
JP5068362B2 (ja) * 2010-11-10 2012-11-07 ラピスセミコンダクタ株式会社 実装構造体
JP2012164965A (ja) 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
JP2017204619A (ja) 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JP2590450B2 (ja) * 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
WO1992021150A1 (en) * 1991-05-23 1992-11-26 Motorola, Inc. Integrated circuit chip carrier
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法

Also Published As

Publication number Publication date
JP2842361B2 (ja) 1999-01-06
JPH09232373A (ja) 1997-09-05
KR970063508A (ko) 1997-09-12
US5847456A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
KR100239198B1 (ko) 반도체 장치
KR100297313B1 (ko) 돌출전극을갖는반도체장치
KR100294958B1 (ko) 반도체소자의장착구조
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US6177731B1 (en) Semiconductor package
KR0161365B1 (ko) 전자 부품 및 전자 부품 접속 구조체
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
KR20000023449A (ko) 반도체 부품 및 그 제조 방법, 반도체 부품의 실장 구조및 그 실장 방법
JP2001094003A (ja) 半導体装置及びその製造方法
US6259155B1 (en) Polymer enhanced column grid array
GB2345191A (en) Mounting semiconductor packages on substrates
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JPH10135276A (ja) エリアアレイ半導体装置、プリント基板及びスクリーンマスク
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
US6492715B1 (en) Integrated semiconductor package
KR100324479B1 (ko) 두개의 전자부품을 접속하는 장치와 방법
JP2004047758A (ja) 半導体装置
JP3183278B2 (ja) ボールグリッドアレイ型半導体パッケージおよびその実装構造
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH05243331A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 18

EXPY Expiration of term