JP3183278B2 - ボールグリッドアレイ型半導体パッケージおよびその実装構造 - Google Patents
ボールグリッドアレイ型半導体パッケージおよびその実装構造Info
- Publication number
- JP3183278B2 JP3183278B2 JP03025699A JP3025699A JP3183278B2 JP 3183278 B2 JP3183278 B2 JP 3183278B2 JP 03025699 A JP03025699 A JP 03025699A JP 3025699 A JP3025699 A JP 3025699A JP 3183278 B2 JP3183278 B2 JP 3183278B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- type semiconductor
- mounting
- bga
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ（Ball Grid Array 、以下、ＢＧＡという）型半
導体パッケージまたはランドグリッドアレイ（Land Gr
id Array 、以下、ＬＧＡという）型半導体パッケージ
およびその実装構造に関するものである。
レイ（Ball Grid Array 、以下、ＢＧＡという）型半
導体パッケージまたはランドグリッドアレイ（Land Gr
id Array 、以下、ＬＧＡという）型半導体パッケージ
およびその実装構造に関するものである。
【０００２】
【従来の技術】近年、携帯可能な電子機器類、例えば携
帯電話、各種モバイルツール、ノート型パソコン等の普
及に伴い、装置の小形軽量化が求められている。このよ
うな情勢を踏まえて、ＬＳＩチップの高密度化・高集積
化が必要となり、これに応えるべくＬＳＩチップの大形
化・多ピン化が進み、対応する実装構造への要請が強ま
っている。
帯電話、各種モバイルツール、ノート型パソコン等の普
及に伴い、装置の小形軽量化が求められている。このよ
うな情勢を踏まえて、ＬＳＩチップの高密度化・高集積
化が必要となり、これに応えるべくＬＳＩチップの大形
化・多ピン化が進み、対応する実装構造への要請が強ま
っている。
【０００３】従来、携帯機器において、ＣＳＰ（チップ
サイズパッケージ）あるいはＦＰＢＧＡ（ファインピッ
チＢＧＡ）と呼ばれる小形のパッケージも含めてＢＧＡ
型半導体パッケージは、実装後の強度や信頼性を向上す
る目的として、実装基板とパッケージの間あるいはパッ
ケージの周囲に樹脂を塗布し、硬化するという方法が採
用されている。しかし、この従来技術には、次のような
問題点があった。
サイズパッケージ）あるいはＦＰＢＧＡ（ファインピッ
チＢＧＡ）と呼ばれる小形のパッケージも含めてＢＧＡ
型半導体パッケージは、実装後の強度や信頼性を向上す
る目的として、実装基板とパッケージの間あるいはパッ
ケージの周囲に樹脂を塗布し、硬化するという方法が採
用されている。しかし、この従来技術には、次のような
問題点があった。
【０００４】第一の問題点は、作業工程が増え、製造リ
ードタイムおよび加工コストが増加することである。自
動搭載工程の後、ＢＧＡ型半導体パッケージの周囲ある
いはＢＧＡ型半導体パッケージと実装基板との間に樹脂
を塗布する作業を行い、塗布完了後、硬化炉に入れ樹脂
を硬化し、一定時間後取り出すといった作業が必要とな
るためである。
ードタイムおよび加工コストが増加することである。自
動搭載工程の後、ＢＧＡ型半導体パッケージの周囲ある
いはＢＧＡ型半導体パッケージと実装基板との間に樹脂
を塗布する作業を行い、塗布完了後、硬化炉に入れ樹脂
を硬化し、一定時間後取り出すといった作業が必要とな
るためである。
【０００５】第二の問題点は、前述の通り樹脂の硬化工
程が必要であるため、実装基板および実装済み部品に、
余分な熱ストレスや機械的ストレスが加わることであ
る。通常であれば、自動搭載工程のリフローによる加熱
のみであるものが、樹脂硬化のための加熱が加わること
になり、実装基板の反りあるいは実装基板や実装済み部
品の熱ストレスによる品質劣化といった問題を引き起こ
す危険性がある。
程が必要であるため、実装基板および実装済み部品に、
余分な熱ストレスや機械的ストレスが加わることであ
る。通常であれば、自動搭載工程のリフローによる加熱
のみであるものが、樹脂硬化のための加熱が加わること
になり、実装基板の反りあるいは実装基板や実装済み部
品の熱ストレスによる品質劣化といった問題を引き起こ
す危険性がある。
【０００６】第三の問題点は、樹脂の塗布および硬化に
より、ＢＧＡ型半導体パッケージの部分修理（リペア）
が不可能となることである。樹脂は一般に、エポキシ系
などの熱硬化型樹脂が用いられるため、一旦硬化してし
まうと取り除くことかできない。したがって、実装した
ＢＧＡ型半導体パッケージのごく一部にでも不良が発生
すると修理不能となり、実装基板全体を廃棄しなければ
ならないことになってしまう。
より、ＢＧＡ型半導体パッケージの部分修理（リペア）
が不可能となることである。樹脂は一般に、エポキシ系
などの熱硬化型樹脂が用いられるため、一旦硬化してし
まうと取り除くことかできない。したがって、実装した
ＢＧＡ型半導体パッケージのごく一部にでも不良が発生
すると修理不能となり、実装基板全体を廃棄しなければ
ならないことになってしまう。
【０００７】その他の従来技術、例えば特開平９−３０
７０２２号公報には、ＢＧＡ型半導体パッケージのマト
リクス状に配置されたはんだボールのうち、最外周に位
置する部分のはんだボールを、内側部分のはんだボール
よりも大きな径に形成することではんだ付け不良を防止
できるとある。しかし、この従来技術では、最外周のは
んだボールの径が大きいため、他のはんだボールよりも
高さが高くなる。したがって、他部分のはんだボールが
実装基板に印刷されているはんだペーストに対して均一
に接触せず、未接続による不良が発生する危険性が高い
という問題点がある。また、特開平９−１６２２４１号
公報も同様に半導体パッケージの四隅に補強用突起を設
ける従来技術を開示している。
７０２２号公報には、ＢＧＡ型半導体パッケージのマト
リクス状に配置されたはんだボールのうち、最外周に位
置する部分のはんだボールを、内側部分のはんだボール
よりも大きな径に形成することではんだ付け不良を防止
できるとある。しかし、この従来技術では、最外周のは
んだボールの径が大きいため、他のはんだボールよりも
高さが高くなる。したがって、他部分のはんだボールが
実装基板に印刷されているはんだペーストに対して均一
に接触せず、未接続による不良が発生する危険性が高い
という問題点がある。また、特開平９−１６２２４１号
公報も同様に半導体パッケージの四隅に補強用突起を設
ける従来技術を開示している。
【０００８】これらの従来技術と類似の思想に基づく従
来技術として特開平９−２０５１１３号公報は、プリン
ト配線板の下面辺縁部に一体状のはんだによる補強膜を
形成しておき、実装基板との間の溶着を確実に行う構成
を開示している。この技術では、補強膜のはんだ量がは
んだバンプのそれよりも十分に多いことから疲労破壊が
防止でき、かつ溶着時の表面張力の影響により最適のフ
ィレット形状が得られるとしている。しかし、はんだバ
ンプと補強膜とのはんだ量が圧倒的に異なるため、特に
はんだボール部分において溶着時の接続ムラが生ずる事
態も否定できない。
来技術として特開平９−２０５１１３号公報は、プリン
ト配線板の下面辺縁部に一体状のはんだによる補強膜を
形成しておき、実装基板との間の溶着を確実に行う構成
を開示している。この技術では、補強膜のはんだ量がは
んだバンプのそれよりも十分に多いことから疲労破壊が
防止でき、かつ溶着時の表面張力の影響により最適のフ
ィレット形状が得られるとしている。しかし、はんだバ
ンプと補強膜とのはんだ量が圧倒的に異なるため、特に
はんだボール部分において溶着時の接続ムラが生ずる事
態も否定できない。
【０００９】また、ＢＧＡ型半導体パッケージの実装構
造に関する従来技術としては、はんだボールの溶着部に
含まれるボイドを防止するための構造に関する技術（特
開平１０- ２７０８５６号公報）があるが、これは多層
配線基板のパッドの構造を改善したものである。ＢＧＡ
型の電子部品を実装する際の位置ずれを防止するため
に、電子部品側にスルーホールを、そしてプリント配線
板側にパッドを設けて、両者の整合を図る技術も知られ
ている（特開平９−２０５１１３号公報）。しかし、こ
の場合は単なる位置合わせマークとして機能するに過ぎ
ず、電気的または物理的な接合状態には役立っていな
い。
造に関する従来技術としては、はんだボールの溶着部に
含まれるボイドを防止するための構造に関する技術（特
開平１０- ２７０８５６号公報）があるが、これは多層
配線基板のパッドの構造を改善したものである。ＢＧＡ
型の電子部品を実装する際の位置ずれを防止するため
に、電子部品側にスルーホールを、そしてプリント配線
板側にパッドを設けて、両者の整合を図る技術も知られ
ている（特開平９−２０５１１３号公報）。しかし、こ
の場合は単なる位置合わせマークとして機能するに過ぎ
ず、電気的または物理的な接合状態には役立っていな
い。
【００１０】
【発明が解決しようとする課題】本発明は、上述のよう
な従来技術の問題点を解決し、電気的または物理的な接
合状態をも改善することができるＢＧＡ型半導体パッケ
ージまたはＬＧＡ型半導体パッケージとその実装構造を
提供することを課題とする。
な従来技術の問題点を解決し、電気的または物理的な接
合状態をも改善することができるＢＧＡ型半導体パッケ
ージまたはＬＧＡ型半導体パッケージとその実装構造を
提供することを課題とする。
【００１１】
【課題を解決する為の手段】前記の課題は、半導体パッ
ケージのサブストレートの少なくとも二隅部に形成され
たスルーホールと、 前記半導体パッケージが実装基板に
搭載された後、前記半導体パッケージのスルーホール及
び前記実装基板のスルーホールに挿入され、前記半導体
パッケージと前記実装基板との間の固定を確実にする補
強リードとを備えることを特徴とするＢＧＡ型半導体パ
ッケージあるいはＬＧＡ型半導体パッケージによって解
決される。又、前記半導体パッケージサブストレートの
全ての隅部に前記補強リードを備えることを特徴とす
る。
ケージのサブストレートの少なくとも二隅部に形成され
たスルーホールと、 前記半導体パッケージが実装基板に
搭載された後、前記半導体パッケージのスルーホール及
び前記実装基板のスルーホールに挿入され、前記半導体
パッケージと前記実装基板との間の固定を確実にする補
強リードとを備えることを特徴とするＢＧＡ型半導体パ
ッケージあるいはＬＧＡ型半導体パッケージによって解
決される。又、前記半導体パッケージサブストレートの
全ての隅部に前記補強リードを備えることを特徴とす
る。
【００１２】又、前記の課題は、ＢＧＡ型半導体パッケ
ージあるいはＬＧＡ型半導体パッケージが実装基板に搭
載された後、前記半導体パッケージのスルーホール及び
前記実装基板のスルーホールに挿入された補強リードが
はんだ接合されてなることを特徴とするＢＧＡ型半導体
パッケージあるいはＬＧＡ型半導体パッケージの実装構
造によって解決される。又、前記半導体パッケージの補
強リードが、機械的補強に加えて電気的接続部材の機能
を兼ねてなることを特徴とする。
ージあるいはＬＧＡ型半導体パッケージが実装基板に搭
載された後、前記半導体パッケージのスルーホール及び
前記実装基板のスルーホールに挿入された補強リードが
はんだ接合されてなることを特徴とするＢＧＡ型半導体
パッケージあるいはＬＧＡ型半導体パッケージの実装構
造によって解決される。又、前記半導体パッケージの補
強リードが、機械的補強に加えて電気的接続部材の機能
を兼ねてなることを特徴とする。
【００１３】本発明によるＢＧＡ型半導体パッケージま
たはＬＧＡ型半導体パッケージは、半導体パッケージ側
の少なくとも二隅にに実装後に補強機能を発揮する補強
リード端子を有している。そして、これらを実装基板の
スルーホールまたはその表面にはんだ接合して固定する
ことにより、外部の機械的ストレスあるいは熱的ストレ
スに対する補強として、ＢＧＡ接合されている端子を保
護するものである。
たはＬＧＡ型半導体パッケージは、半導体パッケージ側
の少なくとも二隅にに実装後に補強機能を発揮する補強
リード端子を有している。そして、これらを実装基板の
スルーホールまたはその表面にはんだ接合して固定する
ことにより、外部の機械的ストレスあるいは熱的ストレ
スに対する補強として、ＢＧＡ接合されている端子を保
護するものである。
【００１４】
【発明の実施の形態】以下、添付図を参照しつつ本発明
の好適な実施例を開示する。しかし、この実施例によっ
て本発明を限定するものではない。図１に示す通り、本
発明のＢＧＡ型半導体パッケージ１は、サブストレート
２の少なくとも対角隅部、望ましくは四隅部に補強リー
ド取り付け穴３を有しており、この穴３には図２の側面
図に示す通り予め補強リード６が接合されている。な
お、符号４は半導体封止部、符号５ははんだボールであ
る。補強リード６の取り付け方法は、高融点はんだ、接
着などいずれの手段であってもかまわないが、補強目的
の他に、実装基板との間で電源やグランドなど電気的機
能も併せて持たせる場合は、補強リード取り付け穴３を
スルーホールにしておき、接合方法も電気的接続が取れ
る方法にすればよい。
の好適な実施例を開示する。しかし、この実施例によっ
て本発明を限定するものではない。図１に示す通り、本
発明のＢＧＡ型半導体パッケージ１は、サブストレート
２の少なくとも対角隅部、望ましくは四隅部に補強リー
ド取り付け穴３を有しており、この穴３には図２の側面
図に示す通り予め補強リード６が接合されている。な
お、符号４は半導体封止部、符号５ははんだボールであ
る。補強リード６の取り付け方法は、高融点はんだ、接
着などいずれの手段であってもかまわないが、補強目的
の他に、実装基板との間で電源やグランドなど電気的機
能も併せて持たせる場合は、補強リード取り付け穴３を
スルーホールにしておき、接合方法も電気的接続が取れ
る方法にすればよい。
【００１５】次に、図３は、本発明にかかるＢＧＡ型半
導体パッケージ１を実装基板７に実装する状態を示す側
断面図である。この図に示すように、実装基板７との電
気的接続は従来通りはんだボール５によってなされ、補
強リード６は実装基板７の所定の位置に設けられた貫通
スルーホール８に対してはんだ接合される。なお、補強
リード６のような挿入端子が付いていても、スルーホー
ルランド部にはんだペーストを印刷した後に、従来通り
の自動搭載は可能である。これによって、補強リード６
が実装後の外的ストレスからはんだボール接合部を保護
し、耐久性、信頼性が大幅に向上する。
導体パッケージ１を実装基板７に実装する状態を示す側
断面図である。この図に示すように、実装基板７との電
気的接続は従来通りはんだボール５によってなされ、補
強リード６は実装基板７の所定の位置に設けられた貫通
スルーホール８に対してはんだ接合される。なお、補強
リード６のような挿入端子が付いていても、スルーホー
ルランド部にはんだペーストを印刷した後に、従来通り
の自動搭載は可能である。これによって、補強リード６
が実装後の外的ストレスからはんだボール接合部を保護
し、耐久性、信頼性が大幅に向上する。
【００１６】また、ここでは、あらかじめ補強リード６
がＢＧＡ型半導体パッケージ１に取り付けてあるものと
して説明しているが、半導体パッケージ１に予め形成さ
れたスルーホールを実装基板７側のスルーホールに合わ
せて自動搭載し、搭載完了後にパッケージと実装基板７
の双方のスルーホールに補強リード６を挿入して、両者
に対してはんだ付けを行っても同じ効果が得られる。
がＢＧＡ型半導体パッケージ１に取り付けてあるものと
して説明しているが、半導体パッケージ１に予め形成さ
れたスルーホールを実装基板７側のスルーホールに合わ
せて自動搭載し、搭載完了後にパッケージと実装基板７
の双方のスルーホールに補強リード６を挿入して、両者
に対してはんだ付けを行っても同じ効果が得られる。
【００１７】次に、図１、及び図２のＢＧＡ型半導体パ
ッケージの実装方法について、図を参照して説明する。
図４を参照すると、実装基板７に対して、ＢＧＡランド
部だけでなく、貫通スルーホール８に対してもスクリー
ン印刷法あるいはディスペンス法等により、はんだペー
スト９を供給する。次に、よく知られている搭載機によ
り所定の位置に合わせて本発明のＢＧＡ型半導体パッケ
ージ１を搭載する。
ッケージの実装方法について、図を参照して説明する。
図４を参照すると、実装基板７に対して、ＢＧＡランド
部だけでなく、貫通スルーホール８に対してもスクリー
ン印刷法あるいはディスペンス法等により、はんだペー
スト９を供給する。次に、よく知られている搭載機によ
り所定の位置に合わせて本発明のＢＧＡ型半導体パッケ
ージ１を搭載する。
【００１８】貫通スルーホール８部に供給されたはんだ
ペースト９は、補強リード６が貫通スルーホール８に挿
入されることにより押し込まれ、実装基板７の裏側にも
回り込む。最後にリフロー加熱されることにより、図３
のように、はんだボール５および補強リード６がそれぞ
れはんだ付けがなされ実装が完了する。
ペースト９は、補強リード６が貫通スルーホール８に挿
入されることにより押し込まれ、実装基板７の裏側にも
回り込む。最後にリフロー加熱されることにより、図３
のように、はんだボール５および補強リード６がそれぞ
れはんだ付けがなされ実装が完了する。
【００１９】これによって、補強リード６のはんだ付け
部が、ＢＧＡ型半導体パッケージ１と実装基板７とを確
実に固定することになる。したがって、これら補強リー
ド６に包囲された内側部のはんだボール５のはんだ付け
部は、機械的あるいは熱的な外部ストレスから保護され
ることになり、実装後の強度、信頼性を大幅に向上せし
めることができる。
部が、ＢＧＡ型半導体パッケージ１と実装基板７とを確
実に固定することになる。したがって、これら補強リー
ド６に包囲された内側部のはんだボール５のはんだ付け
部は、機械的あるいは熱的な外部ストレスから保護され
ることになり、実装後の強度、信頼性を大幅に向上せし
めることができる。
【００２０】次に、本発明の他の実施例を示す図５を参
照すると、サブストレート２には補強リード取り付け穴
が無く、補強リード６はサブストレート２の表面所定位
置に接合固定されている。この実施例では、サブストレ
ート２に取り付け穴が不要であるため、図１の実施例の
場合に比べ、ＢＧＡ型半導体パッケージを小型化できる
という新たな効果を有する。
照すると、サブストレート２には補強リード取り付け穴
が無く、補強リード６はサブストレート２の表面所定位
置に接合固定されている。この実施例では、サブストレ
ート２に取り付け穴が不要であるため、図１の実施例の
場合に比べ、ＢＧＡ型半導体パッケージを小型化できる
という新たな効果を有する。
【００２１】さらに他の実施例を示す図６を参照する
と、補強リード６下方の開放端において実装基板との接
続側も面実装型になっている。この実施例では、実装基
板に貫通スルーホールが不要となるという新たな効果を
有する。また、本実施例では、補強リード６は、主とし
てＢＧＡ型半導体パッケージに予め固定されているもの
として述べてきたが、ＢＧＡ型半導体パッケージを実装
後に、同様の補強リードをはんだ付けあるいはそれに類
する方法で固定する場合でも同様の効果が得られる。
と、補強リード６下方の開放端において実装基板との接
続側も面実装型になっている。この実施例では、実装基
板に貫通スルーホールが不要となるという新たな効果を
有する。また、本実施例では、補強リード６は、主とし
てＢＧＡ型半導体パッケージに予め固定されているもの
として述べてきたが、ＢＧＡ型半導体パッケージを実装
後に、同様の補強リードをはんだ付けあるいはそれに類
する方法で固定する場合でも同様の効果が得られる。
【００２２】さらに、これまでの実施例では全てＢＧＡ
型半導体パッケージについて言及しているが、ＬＧＡ
（ランドグリッドアレイ）型半導体パッケージにおいて
も全く同様の効果が得られる。
型半導体パッケージについて言及しているが、ＬＧＡ
（ランドグリッドアレイ）型半導体パッケージにおいて
も全く同様の効果が得られる。
【００２３】
【効果】本発明にかかるボールグリッドアレイ型半導体
パッケージおよびその実装構造によれば、以下のような
効果が得られる。第一の効果は、実装後の接続強度およ
び信頼性が極めて大きく向上するということである。こ
のため、装置設計において、実装位置の制約や機構的補
強部品が不要となる。
パッケージおよびその実装構造によれば、以下のような
効果が得られる。第一の効果は、実装後の接続強度およ
び信頼性が極めて大きく向上するということである。こ
のため、装置設計において、実装位置の制約や機構的補
強部品が不要となる。
【００２４】第二の効果は、搭載後工程での作業が不要
となることである。従来、高い信頼性が求められる装置
や、外部ストレスにさらされやすい携帯機器において
は、搭載の後工程で、ＢＧＡパッケージの周囲や裏面の
隙間に樹脂を塗布、硬化することで、強度や寿命を向上
させていたが、これらの作業を削減できる。これによっ
て、製造リードタイムの短縮や加工コストの削減といっ
た効果が期待できる。さらに、樹脂硬化の際の加熱が不
要となることで、実装基板や実装済み部品の品質劣化を
防ぐ効果も期待できる。
となることである。従来、高い信頼性が求められる装置
や、外部ストレスにさらされやすい携帯機器において
は、搭載の後工程で、ＢＧＡパッケージの周囲や裏面の
隙間に樹脂を塗布、硬化することで、強度や寿命を向上
させていたが、これらの作業を削減できる。これによっ
て、製造リードタイムの短縮や加工コストの削減といっ
た効果が期待できる。さらに、樹脂硬化の際の加熱が不
要となることで、実装基板や実装済み部品の品質劣化を
防ぐ効果も期待できる。
【図１】本発明にかかるＢＧＡ型半導体パッケージの平
面図である。
面図である。
【図２】本発明にかかるＢＧＡ型半導体パッケージの側
断面図である。
断面図である。
【図３】本発明にかかるＢＧＡ型半導体パッケージを実
装基板に実装した状態を示す側断面図である。
装基板に実装した状態を示す側断面図である。
【図４】本発明にかかるＢＧＡ型半導体パッケージを実
装基板に実装する前段階の状態を示す側断面図である。
装基板に実装する前段階の状態を示す側断面図である。
【図５】本発明にかかるＢＧＡ型半導体パッケージのそ
の他の実施例を示す側断面図である。
の他の実施例を示す側断面図である。
【図６】本発明にかかるＢＧＡ型半導体パッケージのさ
らに他の実施例を示す側断面図である。
らに他の実施例を示す側断面図である。
１：ＢＧＡ型半導体パッケージ ２：サブストレート ３：補強リード取り付け穴 ４：半導体封止部 ５：はんだボール ６：補強リード ７：実装基板 ８：貫通スルーホール ９：はんだペースト
Claims (4)
- 【請求項１】 半導体パッケージのサブストレートの少
なくとも二隅部に形成されたスルーホールと、 前記半導体パッケージが実装基板に搭載された後、前記
半導体パッケージのスルーホール及び前記実装基板のス
ルーホールに挿入され、前記半導体パッケージと前記 実
装基板との間の固定を確実にする補強リードとを備える
ことを特徴とするＢＧＡ型半導体パッケージあるいはＬ
ＧＡ型半導体パッケージ。 - 【請求項２】 前記半導体パッケージサブストレートの
全ての隅部に前記補強リードを備えることを特徴とする
請求項１に記載のＢＧＡ型半導体パッケージあるいはＬ
ＧＡ型半導体パッケージ。 - 【請求項３】 ＢＧＡ型半導体パッケージあるいはＬＧ
Ａ型半導体パッケージが実装基板に搭載された後、前記
半導体パッケージのスルーホール及び前記実装基板のス
ルーホールに挿入された補強リードがはんだ接合されて
なることを特徴とするＢＧＡ型半導体パッケージあるい
はＬＧＡ型半導体パッケージの実装構造。 - 【請求項４】 前記半導体パッケージの補強リードが、
機械的補強に加えて電気的接続部材の機能を兼ねてなる
ことを特徴とする請求項３に記載のＢＧＡ型半導体パッ
ケージあるいはＬＧＡ型半導体パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03025699A JP3183278B2 (ja) | 1999-02-08 | 1999-02-08 | ボールグリッドアレイ型半導体パッケージおよびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03025699A JP3183278B2 (ja) | 1999-02-08 | 1999-02-08 | ボールグリッドアレイ型半導体パッケージおよびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228458A JP2000228458A (ja) | 2000-08-15 |
| JP3183278B2 true JP3183278B2 (ja) | 2001-07-09 |
Family
ID=12298639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03025699A Expired - Fee Related JP3183278B2 (ja) | 1999-02-08 | 1999-02-08 | ボールグリッドアレイ型半導体パッケージおよびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183278B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224072B2 (en) | 2003-01-23 | 2007-05-29 | Funai Electric Co., Ltd. | Mounting structure for ball grid array type IC |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110072335B (zh) * | 2019-05-30 | 2021-03-02 | 环维电子(上海)有限公司 | 一种印刷电路板、电子设备以及制造方法 |
-
1999
- 1999-02-08 JP JP03025699A patent/JP3183278B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224072B2 (en) | 2003-01-23 | 2007-05-29 | Funai Electric Co., Ltd. | Mounting structure for ball grid array type IC |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000228458A (ja) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842361B2 (ja) | 半導体装置 | |
| US6084781A (en) | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards | |
| US6046910A (en) | Microelectronic assembly having slidable contacts and method for manufacturing the assembly | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| US6133064A (en) | Flip chip ball grid array package with laminated substrate | |
| JPH0888245A (ja) | 半導体装置 | |
| US20080245554A1 (en) | Fabrication method and structure of pcb assembly, and tool for assembly thereof | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| KR101521485B1 (ko) | Ｐｇａ형 배선 기판 및 그 제조 방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
| US6229222B1 (en) | Semiconductor device and method of fabricating the same | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3742732B2 (ja) | 実装基板及び実装構造体 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH1187907A (ja) | 実装部品の半田付け実装方法 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2017022190A (ja) | 実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |