JP4977937B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4977937B2
JP4977937B2 JP2001292042A JP2001292042A JP4977937B2 JP 4977937 B2 JP4977937 B2 JP 4977937B2 JP 2001292042 A JP2001292042 A JP 2001292042A JP 2001292042 A JP2001292042 A JP 2001292042A JP 4977937 B2 JP4977937 B2 JP 4977937B2
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
epoxy resin
thermosetting epoxy
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001292042A
Other languages
English (en)
Other versions
JP2003100948A (ja
Inventor
雅子 渡辺
睦 升本
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2001292042A priority Critical patent/JP4977937B2/ja
Priority to US10/253,339 priority patent/US6887778B2/en
Publication of JP2003100948A publication Critical patent/JP2003100948A/ja
Application granted granted Critical
Publication of JP4977937B2 publication Critical patent/JP4977937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の多機能化や高性能化に伴い、半導体パッケージの小型化が急速に進んでいる。このような小型化を達成するため、半導体パッケージの底面に外部接続端子としてのはんだボールを取り付けた、いわゆるＢＧＡ（Ball Grid Array）パッケージが開発されている。このようなＢＧＡパッケージでは、絶縁基板の主面に半導体チップを実装し、裏面にはんだボールを取り付けるようになっている。絶縁基板の主面には、半導体チップにワイヤ等を介して電気的に接続される導体パターンが形成されており、はんだボールは、絶縁基板のビアホールを介してその導体パターンに接合される。
【０００３】
【発明が解決しようとする課題】
ところで、半導体パッケージにおける電気的な接続の信頼性（以下、接続信頼性とする。）を向上するためには、はんだボールと導体パターンとの接合をより強固にする必要がある。そこで、半導体パッケージをマザーボード（プリント配線板等）に取り付けたのち、半導体パッケージとマザーボードとの間に、アンダーフィルと呼ばれる樹脂を供給することが考えられている。しかしながら、このような後工程でアンダーフィルを供給する方法では、製造工程が複雑になる上、はんだボールが密に配設されるほどアンダーフィルの供給が難しくなるという問題もある。
【０００４】
又、近年、半導体チップを直接マザーボードに実装するフリップチップと呼ばれる構造も提案されている。このようなフリップチップ構造では、半導体チップの表面に形成された電極パッド上に、外部接続端子としてのはんだバンプが形成される。このような半導体チップにおいても、接続信頼性を向上するためには、はんだバンプと電極パッドとの接合をより強固にする必要がある。そのため、製造工程を複雑にすることなく、接続信頼性を向上する技術の開発が強く望まれている。
【０００５】
従って本発明は、製造工程を複雑にすることなく、接続信頼性を向上することができる半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、複数の貫通孔と、主面側において上記貫通孔に接する複数の導体パターンとを有する絶縁性基板と、上記絶縁性基板の主面側に載置される半導体チップと、上記半導体チップの電極パッドと上記導体パターンとを電気的に接続する接続部材と、上記絶縁性基板の裏面側の上記貫通孔に対応する位置に形成され、上記導体パターンに電気的に接続される複数の外部接続端子と、上記外部接続端子の周囲部に形成され、熱硬化性エポキシ樹脂で構成される樹脂部と、を有する。
【０００７】
又、本発明の半導体装置は、主面上に電気回路及び電極パッドが形成された半導体チップと、上記半導体チップの主面側に形成された絶縁性樹脂層と、上記電極パッドに電気的に接続されており、上記絶縁性樹脂層に形成された外部接続端子と、上記外部接続端子の周囲部に形成され、熱硬化性エポキシ樹脂で構成される樹脂部と、を有する。
【０００８】
本発明の半導体装置の製造方法は、外部接続端子が配置されるための複数の貫通孔と、主面側において上記貫通孔に接する複数の導体パターンとを有する絶縁性基板を用意する工程と、上記絶縁性基板の主面側に半導体チップを載置し、上記半導体チップの電極パッドと上記導体パターンとを電気的に接続する工程と、上記貫通孔に熱硬化性エポキシ樹脂を含有する導電性ペーストを供給する工程と、上記導電性ペーストに含まれる熱硬化性エポキシ樹脂によって外部接続端子の周囲部に樹脂部を形成するための加熱工程と、を有する。
【０００９】
このように、外部接続端子形成のために熱硬化性エポキシ樹脂を含有する導電性ペーストを用い、熱処理によって熱硬化性エポキシ樹脂が外部接続端子の周囲部に樹脂部を形成するようにすれば、外部接続端子を絶縁性基板に確実に接続することができ、半導体装置における接続信頼性を向上させることができる。加えて、後工程におけるアンダーフィルの供給工程を省略できるため、製造工程も簡単になる。
【００１０】
尚、本発明においては、上記導電性ペースト上に上記外部接続端子としての導電性ボールを移載する工程を更に有し、上記導電性ボールの周囲に上記樹脂部が形成されることが好ましい。
【００１１】
又、本発明の半導体装置の製造方法は、主面上に電気回路及び電極パッドが形成された半導体チップを用意する工程と、上記半導体チップの主面上に絶縁性樹脂層を形成する工程と、上記電極パッドに電気的に接続され、熱硬化性エポキシ樹脂を含有する導電性ペーストを上記絶縁性樹脂層に供給する工程と、上記導電性ペーストに含まれる熱硬化性エポキシ樹脂によって外部接続端子の周囲部に樹脂部を形成するための加熱工程と、を有する。
【００１２】
本発明においては、上記導電性ペーストの熱硬化性エポキシ樹脂の含有量が１０重量％以上１５重量％以下であることが好ましい。
【００１３】
【発明の実施の形態】
以下、図示した一実施形態に基いて本発明を詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体パッケージ１００の構造を示す断面図である。この半導体パッケージ１００は、いわゆるＢＧＡパッケージであり、Ｓｉ（シリコン）基板の表面に集積回路を形成してなる半導体チップ１０２と、この半導体チップ１０２を実装する絶縁基板１０４と、これらを封止する封止材１０６とを備えている。半導体チップ１０２の表面には、その集積回路から引き出された電極パッド１０８が形成されている。半導体チップ１０２は、絶縁基板１０４の主面（図中上面）に、接着剤としてのダイペースト１１２を介して接着されている。絶縁基板１０４の主面には、Ｃｕ等よりなる導体パターン１１０が形成されており、導体ワイヤ１１４により電極パッド１０８と接続されている。
【００１４】
絶縁基板１０４は、各導体パターン１１０に対応する位置に、貫通孔であるビアホール１１６を有している。絶縁基板１０４の裏面においてビアホール１１６に対応する位置には、外部接続端子としてのはんだボール１１８が取り付けられる。はんだボール１１８は、ビアホール１１６内に充填されたはんだを介して、導体パターン１１０に接合されている。
【００１５】
はんだボール１１８の周囲には、熱硬化性エポキシ樹脂よりなる樹脂部１２０が形成されている。図２（Ａ）及び（Ｂ）に断面図及び斜視図で示したように、この樹脂部１２０は、はんだボール１１８の絶縁基板１０４側の外周を囲むように形成されている。この樹脂部１２０は、はんだボール１１８を絶縁基板１０４に確実に固定し、これによりはんだボール１１８と導体パターン１１０との接合を補強するためのものである。
【００１６】
次に、本実施の形態に係る半導体パッケージ１００の製造方法について説明する。まず、図３（Ａ）に示すように、ポリイミド又はセラミックス製の絶縁基板１０４に、打ち抜き加工又はフォトリソグラフィー技術により、ビアホール１１６を形成する。次いで、絶縁基板１０４の全面に銅箔をラミネートしたのち、フォトリソグラフィー技術を用いてエッチングし、図３（Ｂ）に示すような導体パターン１１０を形成する。続いて、図示しないディスペンサを用いて、絶縁基板１０４上にエポキシ系樹脂からなるダイペースト１１２を滴下したのち、図３（Ｃ）に示すように、別の工程で製造した半導体チップ１０２を上方から一定の圧力で押し付け、ヒータ等により雰囲気温度を上げてダイペースト１１２を硬化させ、絶縁基板１０４上に半導体チップ１０２を固定する。次に、図３（Ｄ）に示すように、半導体チップ１０２の電極パッド１０８と導体パターン１１０とを、導体ワイヤ１１４でボンディングする。ボンディングが完了した後、図３（Ｅ）に示すように、モールド樹脂よりなる封止材１０６で半導体チップ１０２を封止する。
【００１７】
次に、図４（Ａ）に拡大して示したように、絶縁基板１０４のビアホール１１６内に、例えばスクリーン印刷法を用いて、導電性ペースト４００を充填する。導電性ペースト４００は、Ｓｎ（錫）とＡｇ（銀）とＣｕ（銅）とからなる合金、又は、ＳｎとＰｂ（鉛）とＡｇとからなる合金を含んでいる。導電性ペースト４００は、更に、樹脂部１２０を形成するための熱硬化性エポキシ樹脂と、流動性を与えるためのフラックス（ロジン、溶剤、活性剤等）とを含んでいる。この導電性ペースト４００中の熱硬化性エポキシ樹脂の好ましい含有量は、１０重量％〜１５重量％である。又、この導電性ペースト４００の好ましい粘度は、１７３〜１９８Ｐａ・ｓである。
【００１８】
ビアホール１１６内に導電性ペースト４００を充填したのち、図４（Ｂ）に示したように、ビアホール１１６内の導電性ペースト４００上にはんだボール１１８を移載し、そののちパッケージ体をリフロー炉に投入し、リフロー（はんだを軟化させるための加熱処理）を行う。これにより、図４（Ｃ）に示したように、導電性ペースト４００に含まれた上記の合金成分は、はんだボール１１８と一体化して導体パターン１１０と接合される。一方、導電性ペースト４００内に含まれた熱硬化性エポキシ樹脂は、はんだボール１１８の周囲に流動して樹脂部１２０を形成する。このようにして、絶縁基板１０４の裏面にはんだボール１１８が取り付けられ、そのはんだボール１１８の周囲には樹脂部１２０が形成される。以上の工程を経て、半導体パッケージ１００が完成する。
【００１９】
図５は、完成した半導体パッケージ１００をマザーボードであるプリント配線板５００に実装する工程を示す図である。半導体パッケージ１００をプリント配線板５００に実装する際には、図５（Ａ）に示すように、プリント配線板５００の配線部５０２に、導電性ペースト５０４（熱硬化性エポキシ樹脂を含まないものでも良い）を印刷する。続いて、図５（Ｂ）に示すように、導電性ペースト５０４に半導体パッケージ１００のはんだボール１１８を接触させ、リフロー炉にてリフローを行う。このリフローの際、半導体パッケージ１００の樹脂部１２０の熱硬化性エポキシ樹脂の一部がプリント配線板５００側に広がり、はんだボール１１８のプリント配線板５００側に新たな樹脂部５０６を形成する。この樹脂部５０６により、はんだボール１１８とプリント配線板５００の配線部５０２との接合を補強し、接続信頼性を更に向上することができる。
【００２０】
以上説明したように、本実施の形態に係る半導体パッケージ１００では、導電性ペースト４００に熱硬化性エポキシ樹脂を含ませ、はんだボール１１８の周囲に樹脂部１２０が形成されるようにしたため、はんだボール１１８と導体パターン１１０との接合を補強し、接続信頼性を向上することが可能になる。
【００２１】
更に、半導体パッケージ１００をプリント配線板５００に実装した後のアンダーフィルの供給工程を省略できるため、製造プロセスが簡単になる。一般に、はんだボールが密に配設されるほど、後工程でのアンダーフィルの供給が困難になることが知られているが、本実施の形態では、後工程でのアンダーフィル供給が不要であるため、はんだボールの配設密度の大小に関わらず高い接続信頼性が得られる。
【００２２】
尚、上記の実施の形態では、導体ワイヤ１１４の代わりに導電性バンプを用いることもできる。この場合、半導体チップ１０２の電極パッド１０８側を絶縁基板１０４に向けて（いわゆるフェースダウンの姿勢で）実装し、電極パッド１０８と導体パターン１１０とを導電性バンプで接続するよう構成してもよい。この場合、熱硬化性エポキシ樹脂を含有した導電性ペーストを用いて導電性バンプを形成するようにすれば、接続信頼性を更に向上することできる。
【００２３】
次に、本発明の第２の実施の形態について説明する。図６は、本実施の形態に係るウェハレベルＣＳＰ（Chip Scale Package）と呼ばれる半導体パッケージ６００の基本構造を示す断面図である。半導体パッケージ６００は、Ｓｉよりなる半導体基板６０２を備えている。この半導体基板６０２の表面には、図示しない集積回路と、この集積回路から引き出された電極パッド６０４とが形成されている。又、この半導体基板６０２の表面は、集積回路等を外部の衝撃から保護するための絶縁膜６０６により覆われている。絶縁膜６０６の表面には、３層構造の配線６０８が形成されている。簡単のため、図では、配線６０８は１層構造として示している。配線６０８は、絶縁膜６０６に形成された開口部を介して、上記の電極パッド６０４に接続されている。この配線６０８の表面には、例えばＣｕ（銅）よりなる接続バンプ６１０が形成されている。半導体基板６０２の集積回路、絶縁膜６０６、配線６０８及び接続バンプ６１０は、封止材６１２によって封止されており、接続バンプ６１０の表面のみを露出させている。封止材６１２の表面には、はんだボール６１４が、接続バンプ６１０に接するように装着されている。
【００２４】
はんだボール６１４の周囲には、熱硬化性エポキシ樹脂よりなる樹脂部６１６が形成されている。この樹脂部６１６は、はんだボール６１４と接続バンプ６１０との接合を補強するためのものである。
【００２５】
次に、本実施の形態に係る半導体パッケージの製造方法について説明する。まず、図７（Ａ）に示したように、シリコンウェハ７００上に集積回路（図示せず）及び電極パッド６０４を形成し、その表面を絶縁膜６０６で覆うと共に、絶縁膜６０６上に３層構造の配線６０８を形成し、その配線６０８上に接続バンプ６１０を形成し、これらを封止材６１２で封止したものを用意する。配線６０８は、絶縁膜６０６に形成した開口部を介して電極パッド６０４に接しており、接続バンプ６１０の上面は封止材６１２の上面に露出している。
【００２６】
続いて、図７（Ｂ）に示したように、熱硬化性エポキシ樹脂を含有した導電性ペースト７０２を、スクリーン印刷法により、接続バンプ６１０の上面に供給する。次いで、図７（Ｃ）に示したように、はんだボール６１４を接続バンプ６１０上の導電性ペースト７０２上に移載し、リフロー炉にてリフローを行う。リフローにより、図７（Ｄ）に示したように、はんだボール６１４が接続バンプ６１０に接合される。更に、導電性ペースト７０２に含まれる熱硬化性エポキシ樹脂が、はんだボール６１４の周囲において樹脂部６１６を形成する。最後に、図中矢印Ｃで示した位置で、シリコンウェハ７００を切断することにより、半導体パッケージ６００が完成する。
【００２７】
このようにして形成した半導体パッケージ６００をマザーボードであるプリント配線板８００に実装する際には、図８に示したように、プリント配線板８００の配線８０２上に図示しない導電性ペースト（熱硬化性エポキシ樹脂を含まないものでもよい）を印刷し、その導電性ペースト上に、半導体パッケージ６００のはんだボール６１４を接触させ、リフロー炉にてリフローを行う。このとき、樹脂部６１６の熱硬化性エポキシ樹脂の一部がプリント配線板８００側に広がり、はんだボール６１４のプリント配線板８００側に新たな樹脂部８０４を形成する。この樹脂部８０４により、はんだボール６１４とプリント配線板８００の配線８０２との接合を補強することができ、接続信頼性を更に向上することができる。
【００２８】
本実施の形態に係る半導体パッケージ６００では、はんだボール６１４の周囲に樹脂部６１６が形成されるため、はんだボール６１４と接続バンプ６１０との接合を補強し、接続信頼性を向上することができる。更に、半導体パッケージ６００をプリント配線板８００に実装した後で両者の間にアンダーフィルを供給する工程を省略できるので、製造プロセスを簡単にすることもできる。
【００２９】
次に、本発明の第３の実施の形態について説明する。図９は、本実施の形態に係る半導体チップ９００の基本構造を示す断面図である。この半導体チップ９００は、フリップチップと呼ばれるものであり、チップの形態のままでプリント配線板に実装（いわゆるベアチップ実装）されるよう構成されたものである。この半導体チップ９００は、一面（図中上側の面）に集積回路が形成されたＳｉよりなる半導体基板９０２を備えている。半導体基板９０２の集積回路側の面には、集積回路から引き出された電極パッド９０４が形成されている。
【００３０】
電極パッド９０４の表面には、はんだバンプ９０６が接合されている。このはんだバンプ９０６の電極パッド９０４側の周囲には、熱硬化性エポキシ樹脂よりなる樹脂部９０８が形成されている。この樹脂部９０８は、はんだバンプ９０６と電極パッド９０４との接合を補強するためのものである。
【００３１】
次に、本実施の形態に係る半導体チップ９００の製造方法について説明する。図１０（Ａ）に示したように、Ｓｉよりなる半導体基板９０２上に集積回路を形成し、その集積回路から引き出した電極パッド９０４を形成したものを用意する。続いて、図１０（Ｂ）に示したように、熱硬化性エポキシ樹脂を含有した導電性ペースト９０５を、スクリーン印刷法により、電極パッド９０４の上面に供給する。導電性ペースト９０５の好ましい粘度や熱硬化性エポキシ樹脂の好ましい含有量は、第１の実施の形態で説明したものと同様である。次いで、リフロー炉においてリフローを行ない、図１０（Ｃ）に示したように、電極パッド９０４に接合されたはんだバンプ９０６を形成する。このとき、導電性ペースト９０５に含まれる熱硬化性エポキシ樹脂は、はんだバンプ９０６の基板側において樹脂部９０８を形成する。このようにして、半導体チップ９００が完成する。
【００３２】
図１１に示したように、この半導体チップ９００をマザーボードであるプリント配線板１１００に実装する際には、プリント配線板１１００の配線１１０２上に、図示しない導電性ペースト（熱硬化性エポキシ樹脂を含まないものでもよい）を供給する。そののち、半導体チップ９００を、電極パッド９０４側をプリント配線板１１００に向けた姿勢（いわゆるフェースダウンの姿勢）でプリント配線板１１００に取り付け、リフロー炉にてリフローを行う。このとき、樹脂部９０８の熱硬化性エポキシ樹脂の一部が、プリント配線板１１００側に広がり、はんだバンプ９０６のプリント配線板１１００側に新たな樹脂部１１０４を形成する。この樹脂部１１０４により、はんだバンプ９０６とプリント配線板１１００との接合を補強することができ、接続信頼性を更に向上することができる。
【００３３】
本実施の形態に係る半導体チップ９００では、はんだバンプ９０６の周囲に樹脂部９０８が形成されるため、はんだバンプ９０６と電極パッド９０４との接合を補強することができ、接続信頼性を向上することができる。更に、半導体チップ９００をプリント配線板１１００に実装した後でアンダーフィルを供給する工程を省略できるので、製造プロセスを簡単にすることができる。
【００３４】
尚、本実施の形態に係る半導体チップ９００は、第１の実施の形態で説明したような半導体パッケージの内部に設けることもできる。この場合、半導体チップ９００のはんだバンプ９０６は、半導体パッケージの内部接続のために利用することができる。
【００３５】
【実施例】
次に、上述した実施の形態のうち、第１の実施の形態についての実施例について説明する。ここでは、第１の実施の形態で説明した構造の半導体パッケージ１００（図１）を多数作成し、それぞれをマザーボードとしてのプリント配線板５００（図５）に実装したのち、温度サイクルテストを行った。温度サイクルテストは、各条件につき２４個の半導体パッケージ１００について行ない、接続不良の発生率（不良率）を調べた。サイクル数と不良率との関係を図１２に示す。
【００３６】
又、本実施例に対する比較例として、熱硬化性エポキシ樹脂を含まない導電性ペーストを用いてはんだボールを実装した点を除き、上述した実施例と同じように作成した半導体パッケージをプリント配線板に実装し、不良率を調べた。比較例についてのサイクル数と不良率との関係を図１２に併せて示す。
【００３７】
図１２より、本実施例では、比較例に比較して、接続不良の発生が大幅に低減していることが分かる。例えば、比較例では約６００サイクルのもとで２％の不良率となっているのに対し、本実施例では約１０００サイクルのもとで同じ２％の不良率となっている。このように、本実施例によれば、比較例と比較して、接続信頼性が大きく改善されていることが分かる。尚、他の評価方法に基づく信頼性（例えば、落下や曲げ等に対する機械的な接続信頼性）についても、同様の効果があるものと考えられる。
【００３８】
以上、本発明の一実施形態を図面に沿って説明した。しかしながら本発明は上記実施形態に示した事項に限定されず、特許請求の範囲の記載に基いてその変更、改良等が可能であることは明らかである。例えば、上述したはんだボールやはんだバンプの代わりに、他の導電性物質を用いてもよい。
【００３９】
【発明の効果】
以上の如く本発明によれば、外部接続端子形成のために熱硬化性エポキシ樹脂を含む導電性ペーストを用い、熱処理によって熱硬化性エポキシ樹脂が外部接続端子の周囲部に樹脂部を形成するようにしたので、外部接続端子と絶縁性基板との接合を補強し、接続信頼性を向上することができる。加えて、後工程におけるアンダーフィルの供給工程を省略できるため、製造工程が簡単になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図２】図１に示した半導体パッケージのはんだボール及び樹脂部の形状を示す断面図（Ａ）及び斜視図（Ｂ）である。
【図３】図１に示した半導体パッケージの製造方法を示す工程毎の断面図である。
【図４】図３に示した半導体パッケージの製造方法におけるはんだボールの実装工程を拡大して示す断面図である。
【図５】図１に示した半導体パッケージをプリント配線板に実装する工程を示す断面図である。
【図６】本発明の第２の実施の形態に係る半導体パッケージの構造を示す断面図である。
【図７】図６に示した半導体パッケージの製造方法を示す工程毎の断面図である。
【図８】図６に示した半導体パッケージをプリント配線板に実装する工程を示す断面図である。
【図９】本発明の第３の実施の形態に係る半導体チップの構造を示す断面図である。
【図１０】図９に示した半導体チップの導電性バンプ形成方法を示す工程毎の断面図である。
【図１１】図９に示した半導体チップをプリント配線板に実装する工程を示す断面図である。
【図１２】第１の実施の形態の実施例についての不良率の測定結果を示すグラフである。
【符号の説明】
１００ 半導体パッケージ
１０２ 半導体チップ
１０４ 絶縁基板
１０６ 封止材
１０８ 電極パッド
１１６ ビアホール
１１８ はんだボール
１２０ 樹脂部
６００ 半導体パッケージ
６０２ 半導体チップ
６０４ 電極パッド
６０６ 絶縁膜
６０８ 配線
６１０ バンプ
６１２ 封止材
６１４ はんだボール
６１６ 樹脂部
９００ 半導体チップ
９０２ 半導体基板
９０４ 電極パッド
９０６ はんだバンプ
９０８ 樹脂部

Claims (7)

  1. 複数の貫通孔と、主面側において上記貫通孔に接する複数の導体パターンとを有する絶縁性基板と、
    上記絶縁性基板の主面側に載置される半導体チップと、
    上記半導体チップの電極パッドと上記導体パターンとを電気的に接続する接続部材と、
    上記絶縁性基板の裏面側の上記貫通孔に対応する位置に形成され、上記導体パターンに電気的に接続される複数の外部接続端子と、
    上記外部接続端子と上記導体パターンとの接合を補強するために、上記外部接続端子と上記導体パターンとの接続部の周囲部に形成され、熱硬化性エポキシ樹脂で構成される樹脂部と、
    を有し、
    上記樹脂部は、上記外部接続端子を上記貫通孔に対応する位置に形成する際に、上記貫通孔に対して供給された導電性ペーストに含まれる熱硬化性エポキシ樹脂が熱処理により上記外部接続端子の周囲部に流動して形成されたものである、半導体装置。
  2. 上記外部接続端子が導電性ボールである、請求項１に記載の半導体装置。
  3. 主面上に電気回路及び電極パッドが形成された半導体チップと、
    上記半導体チップの主面側に形成された絶縁性樹脂層と、
    上記電極パッドに電気的に接続されており、上記絶縁性樹脂層に形成された外部接続端子と、
    上記外部接続端子の上記絶縁性樹脂層に対する接合を補強するために、上記外部接続端子と上記絶縁性樹脂層との接合部の周囲部に形成され、熱硬化性エポキシ樹脂で構成される樹脂部と、
    を有し、
    上記樹脂部は、上記外部接続端子を形成する際に、上記外部接続端子の接続部に供給された導電性ペーストに含まれる熱硬化性エポキシ樹脂が熱処理により上記外部接続端子の周囲部に流動して形成されたものである、半導体装置。
  4. 外部接続端子が配置されるための複数の貫通孔と、主面側において上記貫通孔に接する複数の導体パターンとを有する絶縁性基板を用意する工程と、
    上記絶縁性基板の主面側に半導体チップを載置し、上記半導体チップの電極パッドと上記導体パターンとを電気的に接続する工程と、
    上記貫通孔に熱硬化性エポキシ樹脂を含有する導電性ペーストを供給する工程と、
    上記導電性ペーストに含まれる熱硬化性エポキシ樹脂によって外部接続端子の周囲部に樹脂部を形成するための加熱工程と、
    を有する半導体装置の製造方法。
  5. 上記導電性ペースト上に上記外部接続端子としての導電性ボールを移載する工程を更に有し、上記導電性ボールの周囲に上記樹脂部が形成される、請求項４に記載の半導体装置の製造方法。
  6. 主面上に電気回路及び電極パッドが形成された半導体チップを用意する工程と、
    上記半導体チップの主面上に絶縁性樹脂層を形成する工程と、
    上記電極パッドに電気的に接続され、熱硬化性エポキシ樹脂を含有する導電性ペーストを上記絶縁性樹脂層に供給する工程と、
    上記導電性ペーストに含まれる熱硬化性エポキシ樹脂によって外部接続端子の周囲部に樹脂部を形成するための加熱工程と、
    を有する半導体装置の製造方法。
  7. 上記導電性ペーストの熱硬化性エポキシ樹脂の含有量が１０重量％以上１５重量％以下である、請求項４〜６のいずれかに記載の半導体装置の製造方法。
JP2001292042A 2001-09-25 2001-09-25 半導体装置及びその製造方法 Expired - Fee Related JP4977937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001292042A JP4977937B2 (ja) 2001-09-25 2001-09-25 半導体装置及びその製造方法
US10/253,339 US6887778B2 (en) 2001-09-25 2002-09-24 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292042A JP4977937B2 (ja) 2001-09-25 2001-09-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003100948A JP2003100948A (ja) 2003-04-04
JP4977937B2 true JP4977937B2 (ja) 2012-07-18

Family

ID=19114085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001292042A Expired - Fee Related JP4977937B2 (ja) 2001-09-25 2001-09-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6887778B2 (ja)
JP (1) JP4977937B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340449A (ja) 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置の製造方法
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
KR100826393B1 (ko) * 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
CN101965632B (zh) 2008-10-27 2012-09-26 松下电器产业株式会社 半导体的安装结构体及其制造方法
JP5548060B2 (ja) * 2010-07-28 2014-07-16 株式会社東芝 半導体装置
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP2017204619A (ja) 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP3676590B2 (ja) * 1998-10-16 2005-07-27 ローム株式会社 半導体装置
JP2001035869A (ja) * 1999-07-21 2001-02-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US6887778B2 (en) 2005-05-03
JP2003100948A (ja) 2003-04-04
US20030068847A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
JP4977937B2 (ja) 半導体装置及びその製造方法
US6791195B2 (en) Semiconductor device and manufacturing method of the same
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7319049B2 (en) Method of manufacturing an electronic parts packaging structure
US20070132107A1 (en) Chip package structure and process for fabricating the same
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
TWI280641B (en) Chip structure
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2004537841A (ja) ウェハレベルで形成される集積回路パッケージ
JP2002076589A (ja) 電子装置及びその製造方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US7276800B2 (en) Carrying structure of electronic components
JP4228457B2 (ja) 電子モジュール及び電子機器
JP2001077294A (ja) 半導体装置
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
EP1848029B1 (en) Carrying structure of electronic components
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
JP4626063B2 (ja) 半導体装置の製造方法
JP4525148B2 (ja) 半導体装置およびその製造方法
CN113257772A (zh) 半导体装置及其制造方法
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4977937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees