JP2001035869A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001035869A
JP2001035869A JP20673499A JP20673499A JP2001035869A JP 2001035869 A JP2001035869 A JP 2001035869A JP 20673499 A JP20673499 A JP 20673499A JP 20673499 A JP20673499 A JP 20673499A JP 2001035869 A JP2001035869 A JP 2001035869A
Authority
JP
Japan
Prior art keywords
ball
resin layer
shaped electrode
resin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20673499A
Other languages
English (en)
Inventor
Naoyuki Koizumi
直幸 小泉
Hajime Iizuka
肇 飯塚
Shoichi Kobayashi
象一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP20673499A priority Critical patent/JP2001035869A/ja
Publication of JP2001035869A publication Critical patent/JP2001035869A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの外部接続端子としてボール状
電極を備えた半導体装置の製造方法において、処理工程
の簡素化を図り、ボール状電極の接合強度を向上させる
と共に、実装時に接合部分近傍にクラックが生じたり或
いはチップ内部への浸水が生じるのを防止し、信頼性の
向上に寄与することを目的とする。 【解決手段】 半導体チップ11上の絶縁膜12に形成
された開口部から露出する電極パッド13にボール状電
極14を接合し、絶縁膜12とボール状電極14を覆う
ように、或いはボール状電極14の頂上部を除く他の部
分と絶縁膜12を覆うように樹脂層15を形成し、この
樹脂層15をボール状電極14の頂上部と接合部分との
間のほぼ中間の位置まで除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、高密度実装に対応するために半導体
チップの外部接続端子としてはんだボール等のボール状
電極を備えた半導体装置、例えばボール・グリッド・ア
レイ(BGA)型のパッケージ構造やチップ・サイズ・
パッケージ(CSP)構造或いはフリップチップ方式を
用いたパッケージ構造を有する半導体装置、においてボ
ール状電極の接合強度を向上させるのに有用な技術に関
する。
【0002】なお、以下の記述において「半導体チッ
プ」とは、特に定義していない限り、ウエハから切断分
離された後の個々の半導体素子を指すのはもちろんのこ
と、CSP構造の半導体装置のようにウエハに作り込ま
れていて未だ切断分離される前の状態にある個々の半導
体素子をも指すものとする。
【0003】
【従来の技術】上述したボール状電極を備えた半導体装
置として、例えばBGA型のパッケージ構造を有する半
導体装置を例にとり、図1を参照しながら説明する。図
1において、(a)はパッケージ(半導体装置)をプリ
ント基板等の実装基板に実装した時の側面から見た状
態、(b)及び(c)は実装時に発生する問題点を示し
ている。図中、1は半導体チップ、2は半導体チップ1
上に形成された絶縁性の保護膜、3は保護膜2の所要箇
所に形成された開口部から露出する電極パッド、4は電
極パッド3に接合された外部接続端子としてのはんだボ
ール、5は実装基板、6は実装基板5上に形成された絶
縁性の保護膜、7は半導体チップ1上のはんだボール4
が形成されている位置に対応して実装基板5の保護膜6
に形成された開口部から露出する電極パッドを示す。
【0004】パッケージの実装は、半導体チップ1上の
電極パッド3に接合されたはんだボール4を実装基板5
上の対応する電極パッド7に押し付けて、熱圧着により
行われる。この際、図1(a)に示すように半導体チッ
プ1の熱膨張率と実装基板5の熱膨張率が異なるため、
その相違に起因して熱ストレスが生じる。この熱ストレ
スは、はんだボール4の接合部分の近傍(矢印Pで示す
部分)に剪断応力として集中する。その結果、図1
(b)に示すようにはんだボール4の接合部分の近傍に
クラックCが生じる可能性がある。
【0005】このようなクラックCが生じると、はんだ
ボール4が部分的に破損したり、場合によっては破断し
たりして、半導体チップ1の外部接続端子としての機能
を果たすことができないといった問題が生じ、また、は
んだボール4の接合強度が低下するといった問題もひき
起こす。これは、結局は、半導体チップ1と実装基板5
の接続の信頼性を損なうこと(つまり接続信頼性の低
下)につながる。
【0006】従来、クラックの発生に対する対策とし
て、電極パッドに接合されるはんだボール又ははんだバ
ンプの基部(接合部分)を補強する技術が提案されてい
る。その一例は、例えば特開平9−232373号公報
に開示されている。この公報に開示された技術では、は
んだバンプを実装基板上の接続端子パッドに接合させる
ことで実装を行う半導体装置において、はんだバンプ
に、根元を厚く先端ほど薄くなるよう囲むように樹脂を
塗布して形成した樹脂補強部材が設けられている。ま
た、この樹脂補強部材は、先ずはんだバンプを有する半
導体装置にはんだバンプの各々を仕切るようにマスクを
かぶせ、次にスキーザなどを用いてマスクの中に熱硬化
性又は熱可塑性の樹脂を塗り込み、同時にはんだバンプ
上の余分な樹脂をこすり落とし、さらにマスクをはずし
た後、熱硬化性の樹脂の場合は熱で溶媒を蒸発させると
共に樹脂を硬化させ、熱可塑性の樹脂の場合は溶媒を蒸
発させて樹脂を乾固させることにより、作製されてい
る。
【0007】
【発明が解決しようとする課題】上述したように従来技
術の一例として挙げた特開平9−232373号公報に
開示された技術では、はんだバンプの根元部分(つまり
接合部分)の近傍にクラックが発生するのを防止するた
めに根元部分を樹脂補強部材で覆っているが、この樹脂
補強部材を作製するプロセスに関しては、各はんだバン
プを仕切るようにマスクをかぶせる処理、スキーザなど
を用いてマスクの中に樹脂を塗り込むと同時にはんだバ
ンプ上の余分な樹脂をこすり落とす処理、マスクをはず
す処理等を必要とするため、各工程の処理内容が比較的
複雑であり、また工程数も相対的に多いといった不利が
あった。
【0008】また、図1(b)に示したようなクラック
Cが生じないとしても、半導体チップ1を実装基板5に
実装した時に両者の熱膨張率の違いに起因して生じる熱
ストレスにより、例えば図1(c)に示すように半導体
チップ1上の電極パッド3に接合されたはんだボール4
と保護膜2の間にわずかな隙間ができ、その隙間から水
分が矢印で示すようにパッケージ(半導体チップ1)内
部に浸入する可能性がある。図中、破線で囲まれた部分
Wは、浸水が生じている部分を表している。このような
パッケージ内部への浸水は、上記のようにクラックCが
生じている場合には一層生じ易い。
【0009】このようなパッケージ内部への浸水が生じ
ると、マイグレーションが生じて保護膜2の絶縁劣化を
ひき起こしたり、或いは、浸入した水分が隙間などに局
所的に閉じ込められ、さらに加熱処理の際の熱により高
温に温められて瞬間的に飛散する現象、いわゆる「ポッ
プコーン」現象、をひき起こすといった問題が発生す
る。このような問題が生じると、パッケージとしての信
頼性が損なわれることになる。
【0010】しかし、上記公報に開示された技術では、
パッケージ内部への浸水とそれに関連する問題について
何ら考慮されていなかった。以上に説明した問題点は、
BGA型のパッケージ構造を有する半導体装置に特有な
ものではなく、同様のボール状電極を備えたCSP構造
の半導体装置やフリップチップ方式を用いた半導体装置
についても通常に起こり得ることである。
【0011】本発明は、上述した従来技術における課題
に鑑み創作されたもので、処理工程の簡素化を図り、半
導体チップのボール状電極の接合強度を向上させると共
に、実装時に接合部分近傍にクラックが生じたり或いは
チップ内部への浸水が生じるのを防止し、ひいては信頼
性の向上に寄与することができる半導体装置の製造方法
を提供することを目的とする。
【0012】
【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の一形態によれば、半導体チッ
プ上の絶縁膜に形成された開口部から露出する電極パッ
ドに外部接続端子としてのボール状電極を接合する工程
と、前記絶縁膜及び前記ボール状電極を覆うように、或
いは前記ボール状電極の頂上部を除く他の部分及び前記
絶縁膜を覆うように樹脂層を形成する工程と、前記ボー
ル状電極の頂上部と接合部分との間のほぼ中間の位置ま
で前記樹脂層を除去する工程とを含むことを特徴とする
半導体装置の製造方法が提供される。この形態は、BG
A等のパッケージ構造を有する半導体装置に適用され
る。
【0013】また、本発明の他の形態によれば、半導体
チップ上の絶縁膜に形成された開口部から露出する電極
パッドに接続されるように前記絶縁膜及び前記電極パッ
ドの上に所要形状にパターニングされた導体層を形成す
る工程と、前記導体層の端子形成部分に外部接続端子と
してのボール状電極を接合する工程と、前記絶縁膜、前
記導体層及び前記ボール状電極を覆うように、或いは前
記ボール状電極の頂上部を除く他の部分、前記絶縁膜及
び前記導体層を覆うように樹脂層を形成する工程と、前
記ボール状電極の頂上部と接合部分との間のほぼ中間の
位置まで前記樹脂層を除去する工程とを含むことを特徴
とする半導体装置の製造方法が提供される。この形態
は、CSP構造等の半導体装置に適用される。
【0014】本発明の上記各形態に係る半導体装置の製
造方法によれば、ボール状電極の頂上部と接合部分との
間のほぼ中間の位置(つまりボール状電極の側面の中間
の位置)から接合部分にかけて樹脂層により覆われてい
る(つまり補強されている)ので、電極パッド或いは電
極パッドに接続された導体層の端子形成部分に対するボ
ール状電極の接合強度を高めることができる。
【0015】これによって、実装時に半導体チップと実
装基板の熱膨張率の違いに起因して熱ストレスが生じて
も、上記補強用の樹脂層により、その熱ストレスによる
剪断応力が有効に吸収され或いはボール状電極全体に分
散されるので、従来のようにボール状電極の接合部分近
傍にクラックが生じたり或いはチップ内部への浸水が生
じるといった不都合を無くすことができる。これは、接
続信頼性と共にパッケージとしての信頼性の向上に大い
に寄与する。
【0016】また、前述した従来技術(特開平9−23
2373号公報)では、樹脂補強部材を作製するプロセ
スとして、各はんだバンプ間にマスクを形成し、マスク
の中に樹脂を塗り込むと同時にはんだバンプ上の余分な
樹脂をこすり落とし、マスクを除去する等の処理を必要
としたため、各処理工程が比較的複雑であったが、本発
明では、ボール状電極を少なくとも部分的に覆って全面
に樹脂層を形成し、この樹脂層を特定の位置まで除去す
ることで補強用の樹脂層を形成することができるので、
上記従来技術と比べて処理工程の簡素化を図ることがで
きる。
【0017】さらに、ボール状電極の頂上部と接合部分
のほぼ中間の位置で樹脂層の除去を止めているので、残
存する補強用の樹脂層とボール状電極が接触している角
度はほぼ90°を呈する。かかる構成により、熱ストレ
スがかかった時でもボール状電極が左右方向に振られ難
くなるので、上述した本発明の効果をより一層確実に奏
することができる。これについては、後で図3を参照し
ながら詳述する。
【0018】
【発明の実施の形態】以下、本発明の一実施形態に係る
ボール状電極を備えた半導体装置について、その製造工
程を示す図2を参照しながら説明する。なお、本実施形
態はBGA型のパッケージ構造を有する半導体装置を対
象としている。先ず最初の工程では(図2(a)参
照)、シリコン(Si)基板に周知の方法で集積回路が
作り込まれた半導体チップ11を作製する。すなわち、
Si基板の表面に二酸化シリコン(SiO2 )や窒化シ
リコン(SiN)等の絶縁性の保護膜としてのパッシベ
ーション膜12を形成した後、集積回路上に所要のパタ
ーンで多数形成されたアルミニウム(Al)や銅(C
u)等の電極パッド13に対応する領域のパッシベーシ
ョン膜12を除去する。これによって、図示のように電
極パッド13が露出し、且つ電極パッド13に対応する
領域(開口部)を除いて表面がパッシベーション膜(絶
縁膜)12で覆われた半導体チップ11が作製される。
【0019】次の工程では(図2(b)参照)、半導体
チップ11上の絶縁膜12に形成された開口部から露出
する電極パッド13に、外部接続端子として供されるは
んだボール14をリフローにより接合する。次の工程で
は(図2(c)参照)、はんだボール14の接合強度を
高めるための補強部材として供される樹脂層15を形成
する。この場合、形成される樹脂層15の膜厚は、図示
のように絶縁膜12とはんだボール14を覆いつくす程
度の厚さd1に選定してもよいし、或いは、はんだボー
ル14の頂上部が露出する程度の厚さd2(図中、破線
で示す位置)に選定してもよい。
【0020】本実施形態では、樹脂層15の材料として
感光性樹脂(例えば感光性のポリイミド系樹脂、エポキ
シ系樹脂、アクリル系樹脂等からなるソルダレジスト)
を用いており、特定的には、ソルダレジストをスピンコ
ート法により塗布してソルダレジスト層(樹脂層)15
を形成する。樹脂を塗布する方法としては、スピンコー
ト法以外に、当業者には周知の浸漬(ディップ)コート
法やスプレーコート法等を用いてもよい。また、塗布さ
れる樹脂は、下層との密着性や作業性等の観点から、可
及的に粘性の低い材料を選定するのが望ましい。
【0021】最後の工程では(図2(d)参照)、上記
のように形成した樹脂層15を露光し、はんだボール1
4の側面の中間の位置(はんだボール14の基部すなわ
ち接合部分と頂上部のほぼ中間の位置)まで樹脂層15
を除去する。つまり、樹脂層15に対する露光を途中の
段階で止めている。これによって、図示のように樹脂層
15の相応の厚さの樹脂部分(ハッチングで示される部
分)が、未露光部分15aとして残存する。
【0022】このように本実施形態に係る半導体装置の
製造方法によれば、はんだボール14の側面の中間の位
置から基部(接合部分)にかけて相応の厚さの樹脂層1
5aにより覆われている(つまり補強されている)の
で、電極パッド13に対するはんだボール14の接合強
度を高めることができる。従って、本パッケージ(半導
体装置)をプリント基板等の実装基板に実装した時に半
導体チップ11と実装基板の熱膨張率の違いに起因して
熱ストレスが生じても、補強用の樹脂層15aの存在に
より、その熱ストレスによる剪断応力が有効に吸収さ
れ、或いははんだボール14全体に効果的に分散され
る。これによって、従来技術に見られたような接合部分
近傍でのクラックやパッケージ内部への浸水といった問
題を解消することができ、ひいてはパッケージとしての
信頼性及び実装時の接続信頼性を共に向上させることが
可能となる。
【0023】また、本実施形態によれば、図2(c)及
び(d)に示すように全面にはんだボール14を覆って
樹脂層15を形成し、この樹脂層15を特定の位置まで
除去するだけで補強用の樹脂層15aを形成することが
できるので、前述した特開平9−232373号公報に
開示された技術と比較して、プロセスの簡略化を図るこ
とができる。
【0024】さらに、本実施形態では樹脂層15に対す
る露光を途中の段階で止めるようにしているが(図2
(d)参照)、上述した効果をより一層確実に奏すると
いう観点から、露光を止めるタイミングは、はんだボー
ル14の側面の中間の位置、或いはそれより頂上部側の
位置(但し、はんだボール14の頂上部は露出させる必
要がある)に選定するのが望ましい。この理由につい
て、図3を参照しながら説明する。
【0025】図3において、(a)は露光を止める位置
をはんだボール14の側面の中間の位置より下方(特に
はんだボール14の基部近傍の位置)とした場合、
(b)は露光を止める位置をはんだボール14の側面の
中間の位置とした場合の状態を示している。上述したよ
うに実装時に半導体チップ11と実装基板(図3には図
示せず)の熱膨張率の違いに起因して熱ストレス(すな
わち剪断応力)が発生するが、この剪断応力は、樹脂層
(未露光部分)15aとはんだボール14が接触してい
る部分(矢印Pで示す部分)に集中する。(a)の場
合、樹脂層15aがはんだボール14に接触している角
度θ1 は鋭角であるため、上記剪断応力によってはんだ
ボール14が左右方向に振られ易く、これによって当該
部分にクラックや浸水が生じる可能性がある。これに対
し(b)の場合、樹脂層15aがはんだボール14に接
触している角度θ2 (>θ1 )は90°に近いため、
(a)の場合に比べてはんだボール14が左右方向に振
られ難く、これによって当該部分にクラックや浸水が生
じる可能性を実質的に無くすことができる。
【0026】上述した実施形態では、ソルダレジスト層
(樹脂層)15の相応の厚さの部分が未露光部分15a
として残るように露光を途中の段階で止めるようにした
が、露光の仕方はこれに限定されないことはもちろんで
ある。その一例は図4に示される。図4は上述した実施
形態における図2(d)の工程の変形例を示したもので
ある。図示の例では、はんだボール14の基部の近傍に
存する樹脂部分のみが残存するようにパッシベーション
膜(絶縁膜)12の上端までソルダレジスト層(樹脂
層)15を露光して除去している。つまり、樹脂層15
の光が当たらなかった部分、すなわちはんだボール14
の側面の中間の位置から基部に至る部分の周囲に存する
樹脂部分(ハッチングで示される部分)が、未露光部分
15bとして残存する。
【0027】また、上述した実施形態ではBGA型のパ
ッケージ構造を有する半導体装置を例にとって説明した
が、はんだボール等のボール状電極を備えた半導体装置
の形態はこれに限定されないことはもちろんである。例
えば、フリップチップ方式を用いた半導体装置やCSP
構造の半導体装置にも同様に本発明を適用することが可
能である。その一例は図5に示される。
【0028】図5は本発明の他の実施形態に係るボール
状電極を備えた半導体装置の製造工程を示したものであ
り、CSP構造の半導体装置を対象としている。先ず最
初の工程では(図5(a)参照)、図2(a)の工程で
行った処理と同様にして、電極パッド23が露出し、且
つ電極パッド23に対応する領域を除いて表面がパッシ
ベーション膜22で覆われたウエハ21を作製する。こ
のウエハ21には周知の方法で複数の半導体チップが作
り込まれている。さらに、ウエハ21の表面に感光性の
ポリイミド系樹脂等からなるレジストを塗布し、電極パ
ッド23の形状に従うように露光及び現像(レジストの
パターニング)を行って、図示のように電極パッド23
に対応する領域に開口部をもつ絶縁膜24を形成する。
【0029】次の工程では(図5(b)参照)、ウエハ
21(各半導体チップ)上の絶縁膜24に形成された開
口部から露出する電極パッド23に接続されるように絶
縁膜24及び電極パッド23の上に所要形状にパターニ
ングされた導体層25を形成する。この導体層25は図
示のように金属薄膜26と配線層27の2層構造となっ
ており、本発明の主旨と直接関係しないので具体的に図
示はしていないが、例えば以下のように形成することが
できる。
【0030】先ず、全面にスパッタリングにより金属薄
膜26を形成する。この金属薄膜26は、好適には、下
層との密着性を高めるためのクロム(Cr)等からなる
金属層と給電層として供される銅(Cu)層の2層構造
を有している。次に、金属薄膜26からの給電による電
解めっきにより、金属薄膜26の上に所要形状にパター
ニングされたレジストをマスクにしてCuの配線パター
ンすなわち配線層27を形成する。この配線層27は
「再配線層」とも呼ばれる。さらに、露出している金属
薄膜26をエッチングにより除去して、図示のように2
層構造の導体層25を形成する。
【0031】次の工程では(図5(c)参照)、パター
ニングされた配線層27の端子形成部分に外部接続端子
としてのはんだボール28を接合する。はんだボール2
8の接合は、例えば以下のように行われる。先ず、絶縁
膜24とこの上に形成された配線層27を覆うように封
止用の樹脂層29をポッティング等により形成し、次い
で、樹脂層29において配線層27の端子形成部分に対
応する領域にレーザ加工によりビア・ホールを形成し、
さらに、ビア・ホール内にはんだボール28を配置し、
リフローを行ってはんだボール28を配線層27上に固
定する。
【0032】最後の工程では(図5(d)参照)、図2
(c)及び(d)の工程で行った処理と同様にして、は
んだボール28の接合強度を高めるための補強用の樹脂
層30を形成し、さらに、露光を行って、はんだボール
28の側面の中間の位置まで樹脂層30を除去する。こ
れによって、図示のように樹脂層30の相応の厚さの樹
脂部分が、未露光部分30aとして残存する。
【0033】この後、適当な段階で、ダイサー等によ
り、樹脂層(未露光部分)30aと共にウエハ21を切
断して個々の半導体チップに分離する。上述した各実施
形態でははんだボールの接合強度を高めるための補強用
樹脂として感光性樹脂を用いた場合について説明した
が、かかる感光性樹脂に代えて、非感光性樹脂を用いて
もよいし、或いは感熱性樹脂を用いることも可能であ
る。非感光性樹脂としては、例えば配線基板上に実装さ
れる半導体チップとその基板の間に充填されるアンダー
フィル材として多用されるエポキシ系樹脂や非感光性の
ポリイミド系樹脂等を用いることができ、感熱性樹脂と
しては、例えば熱硬化性又は熱可塑性のポリイミド系樹
脂等を用いることができる。
【0034】補強用樹脂として非感光性樹脂を用いた場
合には、樹脂の塗布量は上述した感光性樹脂の場合と同
様であるが、塗布した樹脂の一部を除去する方法として
は、例えば、O2 プラズマを用いたアッシング、アルゴ
ンイオン(Ar+ )等の正イオンの衝撃を利用したスパ
ッタエッチング、反応性イオンエッチング(RIE)等
が用いられる。このうち、エッチングレートが比較的高
いという点でアッシングが好適である。但し、非感光性
樹脂として有機物系の樹脂を用いた場合にはアッシング
を用いることができるが、有機物系以外の樹脂を用いた
場合にはアッシング以外のスパッタエッチング等が用い
られる。
【0035】なお、アッシングでははんだボールの表面
が酸化する可能性があるため、例えばCF4 等のガスを
プラズマ化したものをO2 プラズマに加えてエッチング
レートを更に高める処理(プラズマエッチング)を行う
ことで、酸化の可能性を排除するのが望ましい。また、
非感光性樹脂を用いた場合にそれを除去する方法として
は、上述したアッシング等以外にも、例えば、サンドブ
ラスト(シリカ粒子等の研磨剤を水などの液体或いは窒
素などの気体に混入させ、高圧で対象物に吹き付けてそ
の表層部分を除去する方法)を用いることも可能であ
る。
【0036】一方、補強用樹脂として感熱性樹脂を用い
た場合には、塗布した樹脂を除去する処理に代えて、加
熱処理により感熱性樹脂を厚さ方向に収縮させてはんだ
ボールの頂上部を露出させる処理を行う。この場合、使
用する感熱性樹脂の属性に依存してその収縮度にばらつ
きがあるため、最終段階ではんだボールの頂上部を確実
に露出させるためには、塗布する感熱性樹脂の膜厚は、
はんだボールの頂上部が露出する程度の厚さ(図2
(c)において破線で示す位置)に選定するのが望まし
い。
【0037】
【発明の効果】以上説明したように本発明によれば、は
んだボール等のボール状電極の少なくとも基部の周囲を
樹脂で覆って補強しているので、ボール状電極の接合強
度を高めることができ、これによって実装時に接合部分
近傍にクラックが生じたり或いはチップ内部への浸水が
生じるのを防止することができる。これは、パッケージ
としての信頼性と共に実装時の接続信頼性の向上に大い
に寄与する。また、上述したように従来技術と比べてプ
ロセスの簡略化を図ることが可能となる。
【図面の簡単な説明】
【図1】従来技術に係るボール状電極を備えた半導体装
置の問題点を説明するための図である。
【図2】本発明の一実施形態に係るボール状電極を備え
た半導体装置の製造工程を示す断面図である。
【図3】図2の実施形態による効果を説明するための図
である。
【図4】図2の実施形態における(d)の工程の変形例
を示す図である。
【図5】本発明の他の実施形態に係るボール状電極を備
えた半導体装置の製造工程を示す断面図である。
【符号の説明】
11…半導体チップ 12,22,24…絶縁膜 13,23…電極パッド 14,28…ボール状電極(はんだボール) 15,29,30…樹脂層 15a,15b,30a…未露光部分として残存する樹
脂部分 21…ウエハ 25…導体層 26…金属薄膜 27…配線層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ上の絶縁膜に形成された開
    口部から露出する電極パッドに外部接続端子としてのボ
    ール状電極を接合する工程と、 前記絶縁膜及び前記ボール状電極を覆うように、或いは
    前記ボール状電極の頂上部を除く他の部分及び前記絶縁
    膜を覆うように樹脂層を形成する工程と、 前記ボール状電極の頂上部と接合部分との間のほぼ中間
    の位置まで前記樹脂層を除去する工程とを含むことを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記ボール状電極の頂上部と接合部分と
    の間のほぼ中間の位置まで前記樹脂層を除去する工程に
    代えて、前記ボール状電極の接合部分の近傍のみに樹脂
    層部分が残存して前記絶縁膜が露出するように前記樹脂
    層を除去する工程を含むことを特徴とする請求項1に記
    載の半導体装置の製造方法。
  3. 【請求項3】 半導体チップ上の絶縁膜に形成された開
    口部から露出する電極パッドに接続されるように前記絶
    縁膜及び前記電極パッドの上に所要形状にパターニング
    された導体層を形成する工程と、 前記導体層の端子形成部分に外部接続端子としてのボー
    ル状電極を接合する工程と、 前記絶縁膜、前記導体層及び前記ボール状電極を覆うよ
    うに、或いは前記ボール状電極の頂上部を除く他の部
    分、前記絶縁膜及び前記導体層を覆うように樹脂層を形
    成する工程と、 前記ボール状電極の頂上部と接合部分との間のほぼ中間
    の位置まで前記樹脂層を除去する工程とを含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項4】 前記ボール状電極の頂上部と接合部分と
    の間のほぼ中間の位置まで前記樹脂層を除去する工程に
    代えて、前記ボール状電極の接合部分の近傍のみに樹脂
    層部分が残存して前記絶縁膜及び前記導体層が露出する
    ように前記樹脂層を除去する工程を含むことを特徴とす
    る請求項3に記載の半導体装置の製造方法。
  5. 【請求項5】 前記樹脂層を感光性樹脂により形成し、
    当該樹脂層を露光処理により除去することを特徴とする
    請求項1から4のいずれか一項に記載の半導体装置の製
    造方法。
  6. 【請求項6】 前記樹脂層を非感光性樹脂により形成
    し、当該樹脂層をアッシング処理、スパッタエッチング
    処理等により除去することを特徴とする請求項1から4
    のいずれか一項に記載の半導体装置の製造方法。
  7. 【請求項7】 前記樹脂層を感熱性樹脂により形成した
    場合に、前記樹脂層を除去する工程に代えて、加熱処理
    により前記感熱性樹脂を厚さ方向に収縮させて前記ボー
    ル状電極の頂上部を露出させる工程を含むことを特徴と
    する請求項1から4のいずれか一項に記載の半導体装置
    の製造方法。
JP20673499A 1999-07-21 1999-07-21 半導体装置の製造方法 Pending JP2001035869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20673499A JP2001035869A (ja) 1999-07-21 1999-07-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20673499A JP2001035869A (ja) 1999-07-21 1999-07-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001035869A true JP2001035869A (ja) 2001-02-09

Family

ID=16528229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20673499A Pending JP2001035869A (ja) 1999-07-21 1999-07-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001035869A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100948A (ja) * 2001-09-25 2003-04-04 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2005123649A (ja) * 2004-12-24 2005-05-12 Rohm Co Ltd 半導体装置およびその製造方法
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP2008060588A (ja) * 2007-09-21 2008-03-13 Fujitsu Ltd 半導体装置の製造方法
JP2009231422A (ja) * 2008-03-21 2009-10-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2011085591A (ja) * 2010-11-10 2011-04-28 Oki Semiconductor Co Ltd 実装構造体
WO2018088269A1 (ja) * 2016-11-08 2018-05-17 リンテック株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100948A (ja) * 2001-09-25 2003-04-04 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4702827B2 (ja) * 2004-12-24 2011-06-15 ローム株式会社 半導体装置およびその製造方法
JP2005123649A (ja) * 2004-12-24 2005-05-12 Rohm Co Ltd 半導体装置およびその製造方法
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP4697789B2 (ja) * 2005-10-26 2011-06-08 シチズン電子株式会社 半導体装置及びその製造方法
JP2008060588A (ja) * 2007-09-21 2008-03-13 Fujitsu Ltd 半導体装置の製造方法
JP4617339B2 (ja) * 2007-09-21 2011-01-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009231422A (ja) * 2008-03-21 2009-10-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2011085591A (ja) * 2010-11-10 2011-04-28 Oki Semiconductor Co Ltd 実装構造体
WO2018088269A1 (ja) * 2016-11-08 2018-05-17 リンテック株式会社 半導体装置の製造方法
JPWO2018088269A1 (ja) * 2016-11-08 2019-09-26 リンテック株式会社 半導体装置の製造方法
TWI739944B (zh) * 2016-11-08 2021-09-21 日商琳得科股份有限公司 半導體裝置之製造方法
JP7065035B2 (ja) 2016-11-08 2022-05-11 リンテック株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5118300B2 (ja) 半導体装置及びその製造方法
US7456090B2 (en) Method to reduce UBM undercut
JP3387083B2 (ja) 半導体装置及びその製造方法
US6510976B2 (en) Method for forming a flip chip semiconductor package
KR100708282B1 (ko) 반도체 장치 및 그 제조 방법
US6780673B2 (en) Method of forming a semiconductor device package using a plate layer surrounding contact pads
JP3386029B2 (ja) フリップチップ型半導体装置及びその製造方法
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US20040232562A1 (en) System and method for increasing bump pad height
US20050142835A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
JP2019535135A (ja) ウェーハレベルパッケージおよび方法
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2012204391A (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
EP0652590B1 (en) Method of fabricating a semiconductor device with a bump electrode
US7067350B1 (en) Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JP2001127095A (ja) 半導体装置及びその製造方法
JP2001035869A (ja) 半導体装置の製造方法
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US20040089946A1 (en) Chip size semiconductor package structure
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2002222898A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209