JP4697789B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4697789B2
JP4697789B2 JP2005310627A JP2005310627A JP4697789B2 JP 4697789 B2 JP4697789 B2 JP 4697789B2 JP 2005310627 A JP2005310627 A JP 2005310627A JP 2005310627 A JP2005310627 A JP 2005310627A JP 4697789 B2 JP4697789 B2 JP 4697789B2
Authority
JP
Japan
Prior art keywords
bump
resin
semiconductor chip
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005310627A
Other languages
English (en)
Other versions
JP2007123369A (ja
Inventor
将英 渡辺
剛 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2005310627A priority Critical patent/JP4697789B2/ja
Publication of JP2007123369A publication Critical patent/JP2007123369A/ja
Application granted granted Critical
Publication of JP4697789B2 publication Critical patent/JP4697789B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えばLEDチップのフリップチップ実装に好適な半導体装置及びその製造方法に関する。
近年、ICチップやLED(Light Emitting Diode:発光ダイオード)チップ等の半導体ベアチップを直接フェイスダウンで基板上に実装するフリップチップボンディング技術は、パッケージの小型化や高密度化に適しているため、種々の開発が行われている。
従来、フリップチップ実装は、図6に示すように、有機回路基板1上に半導体チップ2が電極面を下面にして半田やAu(金)のバンプ3を介して実装されている。この際、リフローや超音波によってバンプ3に半導体チップ2が接合され、電気的接続と固定とが行われる。そして、半導体チップ2と有機回路基板1との間には、アンダーフィル等の樹脂(図示略)が充填・固着される。
また、より改良されたフリップチップ実装としては、例えば、特許文献1において、有機回路基板上のICチップ実装領域で、ICチップの半田付け部の開口部を除きソルダーレジスト膜で全面を被覆してICチップをフリップチップ実装した構造が提案されている。
また、特許文献2においては、ICチップと有機回路基板との間に、ICチップを所定の高さに支持するドライフィルムの支柱を設けたフリップチップ実装構造が提案されている。
特開2001−68584号公報(特許請求の範囲、図1) 特開2001−68505号公報(特許請求の範囲、図1)
しかしながら、上記従来の半導体チップの実装技術には、以下の課題が残されている。すなわち、上記バンプ3によるフリップチップ実装では、バンプ3の数が少ないLEDチップやバンプ3が不均一に配置されたランダムロケーションの場合においては、実装時に半導体チップ2が傾き易く、半導体チップ2の平行出しが難しいという不都合があった。このため、電気的接続に寄与しない余分なバンプ3を設けて半導体チップ2の支持を行う場合があった。また、半導体チップ2の平行出しが困難なため、バンプ3の接着面積にばらつきが生じ易く、接着強度にばらつきが生じてしまうという不都合があった。
さらに、バンプ3の高さにもばらつきがあるため、半導体チップ2と有機回路基板1との間のクリアランス、すなわち接着した半導体チップ2の高さにも半導体チップ2毎にばらつきが生じてしまう。
また、半導体チップ2と有機回路基板1との隙間に樹脂を充填する際に、樹脂(アンダーフィル等)が入り難く、気泡を巻き込み易いという問題もある。気泡を巻き込むと、吸湿の影響を受け易く、耐リフロー性が悪くなるために、脱泡処理を施さなければならないという不都合があった。上記特許文献1では、ソルダーレジスト膜をICチップと有機回路基板との間に配設し、上記特許文献2では、ドライフィルムの支柱をICチップと有機回路基板との間に配設することにより、気泡の巻き込みを低減することができるが、いずれもチップと基板との間に樹脂を充填する工程を有するために、気泡を巻き込む可能性がまだ残っている。
本発明は、前述の課題に鑑みてなされたもので、少ないバンプ数やランダムロケーションのバンプ配置でも半導体チップの平行出しが容易であると共に、接着強度や半導体チップの高さのばらつきを低減することができる半導体装置及びその製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体装置は、基板と、前記基板上に形成された1つ又は複数のバンプと、前記バンプの上部が露出した状態で前記バンプの周囲に充填固化された樹脂部と、前記樹脂部上に載置され前記バンプの上部を潰した状態で前記バンプと接合された半導体チップと、を備えていることを特徴とする。
また、本発明の半導体装置の製造方法は、基板上に1つ又は複数のバンプを形成する工程と、前記バンプの上部が露出した状態で前記バンプの周囲に樹脂を充填固化して樹脂部を形成する工程と、前記樹脂部上に半導体チップを載置すると共に荷重を掛けて前記バンプの上部を押し潰して前記バンプに半導体チップを接合させる工程と、を備えていることを特徴とする。
これらの半導体装置及びその製造方法では、バンプの周囲に充填固化された樹脂部上に半導体チップを載置し、露出しているバンプの上部を押し潰して接合しているので、少ないバンプ数やランダムロケーションのバンプ配置の場合でも、半導体チップの下面が樹脂部上面で位置決めされて平行出しがなされる。また、樹脂部の厚さで半導体チップの高さが規定されるため、半導体チップの高さばらつきが抑制されると共に、バンプを樹脂部上面の高さまで押し潰して接合するため、バンプ高さのばらつきが無くなり接着強度のばらつきも抑制することができる。さらに、半導体チップを実装する前に樹脂をバンプの周囲に充填固化させるため、気泡の巻き込みも無くすことができる。
本発明の半導体装置では、前記半導体チップが、LEDチップであることを特徴とする。
また、本発明の半導体装置の製造方法では、前記半導体チップが、LEDチップであることを特徴とする。
すなわち、これらの半導体装置及びその製造方法では、半導体チップが、LEDチップであるので、発光方向、発光分布及び半値幅等のばらつきが低減された高品質のLED装置を得ることができる。
本発明の半導体装置では、前記基板上に形成され前記バンプよりも低いと共に前記バンプを囲って配された囲い部を備え、前記樹脂部が前記囲い部内に充填固化されて形成されていることを特徴とする。
また、本発明の半導体装置の製造方法は、前記基板上に前記バンプよりも低いと共に前記バンプを囲った囲い部を形成する工程を有し、前記樹脂部を形成する工程が、前記囲い部内に樹脂を充填固化することを特徴とする。
これらの半導体装置及びその製造方法では、バンプよりも低い囲い部内に樹脂部が充填固化されるので、樹脂部の高さが囲い部の高さで規定され、高さ寸法精度の高い樹脂部を容易に形成することができ、バンプの露出量を高精度に得ることができる。
さらに、本発明の半導体装置の製造方法は、前記囲い部を、レジスト又はドライフィルムで形成することを特徴とする。すなわち、この半導体装置の製造方法では、囲い部をレジスト又はドライフィルムで形成するので、高精度な囲い部の高さを得ることができ、樹脂部の高さをより正確に設定することが可能になる。
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体装置及びその製造方法によれば、バンプの周囲に充填固化された樹脂部上に半導体チップを載置し、露出しているバンプの上部を押し潰して半導体チップを接合しているので、半導体チップの平行出しが容易であると共に、半導体チップの高さばらつき及び接着強度のばらつきを低減でき、さらには気泡の巻き込みも無くすことができる。したがって、少ないバンプ数やランダムロケーションのバンプ配置の場合でも、良好なフリップチップ実装構造を得ることができる。特に、発光方向、発光分布及び半値幅等のばらつきを低減できるため、LEDチップをフリップチップ実装したLED装置に好適である。
以下、本発明に係る半導体装置及びその製造方法の一実施形態を、図1から図5に基づいて説明する。
本実施形態における半導体装置は、携帯電話やPDA(Personal Digital Assistant:携帯情報端末機)等の携帯電子機器の液晶用バックライトや照明用等として用いる白色LED装置であって、図1に示すように、基板10と、基板10上に形成された複数のバンプ3(本実施形態では2つのバンプ)と、バンプ3の上部が露出した状態でバンプ3の周囲に充填固化された樹脂部11と、樹脂部11上に載置されバンプ3の上部を潰した状態でバンプ3と接合された半導体チップ12と、基板10上で半導体チップ12を覆う樹脂封止部13と、を備えている。
また、本実施形態の半導体装置は、基板10上に矩形枠状に形成されバンプ3よりも低いと共にバンプ3を囲って配された囲い部14を備えている。そして、上記樹脂部11は、囲い部14内に充填固化されて形成されている。
上記基板10は、例えば略直方体形状のガラスエポキシ基板、BTレジン基板、セラミックス基板やメタルコア基板等の絶縁性基板であり、バンプ3との接合及び外部との接続のための電極パターン(図示略)が表面に形成されている。
上記半導体チップ12は、LEDチップであって、例えば発光波長帯域が470〜490nmであるInGaN系化合物半導体を用いた高効率の青色発光ダイオード素子や発光波長帯域が470nm未満の紫外域の発光ダイオード素子である。
この半導体チップ12では、一対の電極(p側電極及びn側電極:図示略)が下面に設けられ直接フェイスダウンで2つのバンプ3を介してフリップチップ実装されている。
なお、上記バンプ3は、ハンダバンプやAuバンプ等が用いられる。また、上記囲い部14は、矩形枠状に形成したレジストやドライフィルムで構成されている。また、樹脂部11は、粘度の低い透明樹脂が固化したものである。
上記樹脂封止部13は、YAG蛍光体入り樹脂であり、青色発光ダイオード素子又は紫外域発光ダイオード素子である半導体チップ12からの青色光又は紫外光をYAG蛍光体により白色光に変換させるものである。
次に、本実施形態の半導体装置の製造方法を、図2から図6を参照して説明する。
まず、図2に示すように、基板10の電極パターン上にバンプ3を形成する。なお、より高いバンプ3を得るために、バンプ3を2段重ねにしても構わない。次に、図3に示すように、バンプ3を囲むように囲い部14をレジスト又はドライフォルムで形成する。レジストで囲い部14を形成する場合は、フォトリソグラフィ技術により所定の矩形枠形状にレジストをパターン形成する。また、ドライフィルムで囲い部14を形成する場合は、予め所定の矩形枠形状に形成したドライフィルムを基板10上に貼り付けて囲い部14を形成する。
なお、上記囲い部14の高さは、バンプ3よりも低く設定しておく。さらに、図4に示すように、囲い部14内に樹脂を流し込み、固化させて樹脂部11を形成する。この際、バンプ3の上部が若干突出して露出するように樹脂の充填量をコントロールする。
本実施形態では、囲い部14の高さをバンプ3よりも低く設定しているので、樹脂を多めに充填しても樹脂部11が囲い部14と面一になり、バンプ3上部を覆わずに、バンプ3上部の露出量を精度良く設定することができる。また、囲い部14内に流し込む樹脂は、できるだけ粘度の低いものを採用することにより、流れ込み易く、固化時の良好な表面平坦度を得ることができる。
次に、樹脂部11が固化した後、図5に示すように、半導体チップ12を電極面を下にしてバンプ3上に載置すると共に荷重を掛ける。このとき、荷重によりバンプ3が変形して押し潰されるが、半導体チップ12の下面が樹脂部11の上面に当接することで、位置決めされる。さらに、この状態で、リフロー又は超音波によってバンプ3と半導体チップ12との接合を行い、電気的接続と固定とを行う。そして、最後に基板10上に半導体チップ12をYAG蛍光体入り樹脂で覆って樹脂封止部13を形成することで、本実施形態の半導体装置が作製される。
このように本実施形態では、バンプ3の周囲に充填固化された樹脂部11上に半導体チップ12を載置し、この半導体チップ12でバンプ3の上部を押し潰して接合を行っているので、半導体チップ12の下面が樹脂部11上面で位置決めされて平行出しがなされる。特に、本実施形態のように少ないバンプ数やランダムロケーションのバンプ配置の場合でも、容易に平行出しを行うことができる。したがって、平行出しだけのために、電気的接続以外の余計なバンプ3を設ける必要がない。
このように高精度に平行出しがなされたフリップチップ実装構造により、発光方向、発光分布及び半値幅等のばらつきが低減された良好なLED装置を得ることができる。
また、樹脂部11の厚さで半導体チップ12の高さが規定されるため、半導体チップ12の高さばらつきが抑制されると共に、バンプ3を樹脂部11上面の高さまで押し潰して接合するため、バンプ高さのばらつきが無くなり接着強度のばらつきも抑制することができる。
さらに、半導体チップ12を実装する前に樹脂をバンプ3の周囲に充填固化させるため、樹脂部11内の気泡の巻き込みも無くすことができる。
また、囲い部14をレジスト又はドライフィルムで形成するので、囲い部14の高さを高精度に得ることができ、樹脂部11の高さをより正確に設定することが可能になる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
上記実施形態では、青色又は紫外光の発光ダイオード素子を半導体チップ12として実装しているが、赤外光、赤色、緑色等の他の発光波長帯域の発光ダイオード素子を半導体チップ12として採用しても構わない。すなわち、一面に一対の電極が形成され、基材に透光性があると共に電極面を下にして実装する素子ならば、青色以外の種々の発光ダイオード素子を採用してもよい。また、樹脂封止部13においても、上述したように、白色光への変換が不要な場合、通常の発光ダイオード素子の封止に使用する樹脂であれば、特に蛍光剤入りでなくても構わない。例えば、半導体チップ12として緑色LEDを採用し、透明樹脂の樹脂封止部13で封止を行ったものでも構わない。
また、上記実施形態では良好な平行出しが可能なため、上述したようにLEDチップを半導体チップ12とする場合に好適だが、他の半導体チップとして、例えばICチップ等を実装してもよい。
また、上記実施形態では、2つのバンプ3により半導体チップ12との接合を行っているが、2以外のバンプ数で接合を行っても構わない。特に、本実施形態では、1つのバンプ3だけでも、実装時に半導体チップ12が樹脂部11に支持されて安定するので、半導体バンプ3の平行出しが容易である。
また、上記実施形態では、上述したようにレジストやドライフィルムによって囲い部14を形成することが寸法精度等の点で好ましいが、基板10自体を予め加工して囲い部14を形成しておいても構わない。
また、上記実施形態では、樹脂部11と樹脂封止部13とが異なる樹脂で形成されているが、両者を同じ樹脂で形成しても構わない。なお、本実施形態では、上述したように、樹脂部11と樹脂封止部13とでそれぞれ特性の異なる樹脂を使用することができる利点がある。
本発明に係る一実施形態の半導体装置を示す断面図である。 本実施形態の半導体装置の製造方法について、バンプ形成工程を示す平面図及び断面図である。 本実施形態の半導体装置の製造方法について、囲い部形成工程を示す平面図及び断面図である。 本実施形態の半導体装置の製造方法について、樹脂部の充填固化工程を示す平面図及び断面図である。 本実施形態の半導体装置の製造方法について、半導体チップ実装工程を示す平面図及び断面図である。 本発明に係る従来例の半導体装置を示す断面図である。
符号の説明
3…バンプ、10…基板、11…樹脂部、12…半導体チップ、13…樹脂封止部、14…囲い部

Claims (5)

  1. 基板と、
    前記基板上に形成された1つ又は複数のバンプと、
    前記基板上に形成され前記バンプよりも低いと共に前記バンプを囲って配された囲い部と
    前記バンプの上部が突出して露出した状態で前記囲い部内に充填固化され前記囲い部と面一になった樹脂部と、
    前記樹脂部上に載置され前記バンプの上部を前記樹脂部上面の高さまで押し潰した状態で前記バンプと接合された半導体チップと、を備えていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記半導体チップが、LEDチップであることを特徴とする半導体装置。
  3. 基板上に1つ又は複数のバンプを形成する工程と、
    前記基板上に前記バンプよりも低いと共に前記バンプを囲った囲い部を形成する工程と、
    前記バンプの上部が露出した状態で前記囲い部内に樹脂を充填固化して前記囲い部と面一に樹脂部を形成する工程と、
    前記樹脂部上に半導体チップを載置すると共に荷重を掛けて前記バンプの上部を前記樹脂部上面の高さまで押し潰して前記バンプに半導体チップを接合させる工程と、を備えていることを特徴とする半導体装置の製造方法。
  4. 請求項に記載の半導体装置の製造方法において、
    前記半導体チップが、LEDチップであることを特徴とする半導体装置の製造方法。
  5. 請求項3または4に記載の半導体装置の製造方法において、
    前記囲い部を、レジスト又はドライフィルムで形成することを特徴とする半導体装置の製造方法。
JP2005310627A 2005-10-26 2005-10-26 半導体装置及びその製造方法 Expired - Fee Related JP4697789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005310627A JP4697789B2 (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005310627A JP4697789B2 (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007123369A JP2007123369A (ja) 2007-05-17
JP4697789B2 true JP4697789B2 (ja) 2011-06-08

Family

ID=38146914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005310627A Expired - Fee Related JP4697789B2 (ja) 2005-10-26 2005-10-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4697789B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4986282B2 (ja) * 2007-01-10 2012-07-25 東芝ライテック株式会社 発光装置
JP2012009723A (ja) * 2010-06-28 2012-01-12 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP5835789B2 (ja) * 2010-11-24 2015-12-24 シチズン電子株式会社 発光装置

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846852B2 (ja) * 1975-07-17 1983-10-19 松下電器産業株式会社 半導体装置の製造方法
JPH0437148A (ja) * 1990-06-01 1992-02-07 Nec Corp Lsiモジュールの製造方法
JPH06204290A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JPH09260435A (ja) * 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JPH104121A (ja) * 1996-06-13 1998-01-06 Kyocera Corp 半導体装置の製造方法
JP2000188308A (ja) * 1998-12-22 2000-07-04 Fujitsu Ltd フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置
JP2000252320A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置およびその製造方法
JP2000286302A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001035869A (ja) * 1999-07-21 2001-02-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2001257240A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置および半導体装置用基板
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002198394A (ja) * 2000-11-28 2002-07-12 Polymer Flip Chip Corp 基板へのフリップチップ実装方法
JP2002232123A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
JP2002270647A (ja) * 2000-12-28 2002-09-20 Matsushita Electric Works Ltd 半導体チップ実装基板およびその製造方法
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2005123322A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体製造装置および製造方法
JP2005203494A (ja) * 2004-01-14 2005-07-28 Mitsubishi Gas Chem Co Inc フリップチップ搭載用プリント配線板の製造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846852B2 (ja) * 1975-07-17 1983-10-19 松下電器産業株式会社 半導体装置の製造方法
JPH0437148A (ja) * 1990-06-01 1992-02-07 Nec Corp Lsiモジュールの製造方法
JPH06204290A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JPH09260435A (ja) * 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JPH104121A (ja) * 1996-06-13 1998-01-06 Kyocera Corp 半導体装置の製造方法
JP2000188308A (ja) * 1998-12-22 2000-07-04 Fujitsu Ltd フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置
JP2000252320A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置およびその製造方法
JP2000286302A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001035869A (ja) * 1999-07-21 2001-02-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JP2001257240A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置および半導体装置用基板
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002198394A (ja) * 2000-11-28 2002-07-12 Polymer Flip Chip Corp 基板へのフリップチップ実装方法
JP2002270647A (ja) * 2000-12-28 2002-09-20 Matsushita Electric Works Ltd 半導体チップ実装基板およびその製造方法
JP2002232123A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2005123322A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体製造装置および製造方法
JP2005203494A (ja) * 2004-01-14 2005-07-28 Mitsubishi Gas Chem Co Inc フリップチップ搭載用プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2007123369A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
TWI357663B (en) Multiple chip package module having inverted packa
JP5368982B2 (ja) 半導体発光装置
US7230329B2 (en) Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device
US7279784B2 (en) Semiconductor package
US6919630B2 (en) Semiconductor package with heat spreader
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR100742177B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
US20060043556A1 (en) Stacked packaging methods and structures
US8981575B2 (en) Semiconductor package structure
JP2003163342A (ja) 固体撮像装置及びその製造方法
JP2011171357A (ja) 発光装置およびその製造方法
JP4697789B2 (ja) 半導体装置及びその製造方法
JP2006253576A (ja) 半導体装置およびその製造方法
US20100219524A1 (en) Chip scale package and method of fabricating the same
JP2003110080A (ja) 半導体装置
JP2005064118A (ja) 半導体装置およびその製造方法
JPH07273244A (ja) 半導体パッケージ
JP2005167072A (ja) 半導体装置およびその製造方法
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP2004063764A (ja) 光結合半導体装置、およびその製造方法
KR100444168B1 (ko) 반도체패키지
JP2005327967A (ja) 半導体装置
US20060170088A1 (en) Spacer Structures for Semiconductor Package Devices
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
TWI236748B (en) Flip chip on lead package and process thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110224

R150 Certificate of patent or registration of utility model

Ref document number: 4697789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees