JP2000188308A - フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置 - Google Patents

フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置

Info

Publication number
JP2000188308A
JP2000188308A JP11359949A JP35994999A JP2000188308A JP 2000188308 A JP2000188308 A JP 2000188308A JP 11359949 A JP11359949 A JP 11359949A JP 35994999 A JP35994999 A JP 35994999A JP 2000188308 A JP2000188308 A JP 2000188308A
Authority
JP
Japan
Prior art keywords
chip
solder
solder balls
substrate
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11359949A
Other languages
English (en)
Inventor
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
Michael G Peters
ジー ピーターズ マイケル
S Jou Dashun
エス ジョウ ダシュン
Yasuhito Takahashi
康仁 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2000188308A publication Critical patent/JP2000188308A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、多様な種類のアンダーフィル材料
が高歩留まりの封止処理に使用され得るアンダーフィル
処理の提供を目的とする。 【解決手段】 本発明によるチップを基板にフリップチ
ップボンディングする封止プロセスは、チップ上のはん
だボールを別個の封止プロセスで封止する。この封止プ
ロセスでは、チップが封止層で被覆され、次に、封止層
の一部がはんだボールの一部を露出させるため除去され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
装置パッケージングの分野に係わり、特に、チップを基
板にフリップチップボンディングするためのアンダーフ
ィル処理に関する。
【０００２】
【従来の技術】フリップチップボンディングは、接続が
半導体チップとヘッダとの間で行われる技術である。典
型的に、ビード状の突起（導電性バンプ）が端子として
チップの一方の面に堆積され、次に、これらの端子は、
基板モジュールの上に設けられたヘッダ端子と位置合わ
せされ、接合される。基板モジュールは、一般的に、セ
ラミック材料から作られ、プラスチックのような他の材
料から製作された基板への関心も高まっている。
【０００３】フリップチップボンディングは、ワイヤボ
ンディング技術を使用してセラミックヘッダへの接続を
行う場合よりも多数の利点がある。これらの利点の中に
は、従来のワイヤボンディング技術に対し、相互連結長
さが短縮し、パッケージのフットプリントが小型化し、
パッケージのプロファイルが低くなることが含まれる。
また、フリップチップボンディング技術は、チップ上の
パッドを接触させるため別々のはんだ接続を高い信頼性
で製作することができる密度によって主として制限され
る一定チップサイズに対し、可能な数の接続を用いて、
チップの面積全体に分布した接続を行う能力がある。こ
れに対し、従来のワイヤボンディングを用いて実現可能
な入出力接続の数は、どの程度接近させてワイヤ接合を
行うことができるかによって制限される。
【０００４】一般的なフリップチップボンディング技術
は、ボールグリッドアレイ実装技術と称され、密集して
配置されたはんだボールのパターンは、チップとセラミ
ック基板モジュールとの間でフリップチップ接続を行う
ため使用される。しかし、ボールグリッドアレイパッケ
ージに関する主要な関心事は、はんだ接合の信頼性であ
る。
【０００５】機械エンジニアリングの分野で公知の如
く、一様な等方性材料により構成され、（動きが拘束さ
れない）静力学的に確定した部材は、数学的な関係： δT ＝αΔＴＬ に従って温度の微小増加の結果として長さの微小増加が
生じる。式中、δT は部材の長さの微小増加を表し、α
は線形的な熱膨張率を表し、ΔＴは部材の温度の微小増
加を表し、Ｌは元の部材の長さを表わす。しかし、熱変
位が拘束された静力学的に不確定な部材は、長さが変化
せずに、熱的に歪み始める。よく知られるように、熱膨
張率（ＴＣＥ）が大きく異なる二つの材料が一つに堅く
接合されるとき、応力及び歪みが合成構造体に発生され
る。
【０００６】フリップチップボンディング処理の種々の
コンポーネントの熱膨張率は実質的に異なるので、この
事実は重要である。たとえば、半導体チップの熱膨張率
は、典型的に、２．５ｐｐｍ／°Ｃである。セラミック
基板モジュールの熱膨張率は、典型的に、１０〜３０ｐ
ｐｍ／°Ｃの範囲にある。一般的なはんだの熱膨張率
は、はんだ組成物に伴って多少変化するが、一般的なは
んだ材料の熱膨張率は、約２０〜２５ｐｐｍ／°Ｃの範
囲に収まる。異種コンポーネント間の熱膨張率の大きい
差は、実質的な熱応力を生じさせる。たとえば、取り付
けられていないセラミックモジュールの熱膨張率が２５
ｐｐｍ／°Ｃであり、長さが２ｃｍであるとき、セラミ
ックモジュールは、６０°Ｃの温度上昇に対し３０μｍ
だけ膨張する。これに対し、取り付けられていないチッ
プは同一温度上昇に対し３μｍしか膨張しない。しか
し、チップは、一般的に、はんだボールを用いてモジュ
ールに接合され、はんだボールは実質的に曲がらない。
その結果として、熱応力がはんだ接合部に発生され易く
なる。熱応力は、はんだ接続の信頼性を低下させる。特
に、はんだ接続の寿命は、正常なチップ動作中の熱サイ
クルによって生じた応力／歪みの変化の結果として実質
的に短縮される。
【０００７】繰り返し熱サイクルに晒されるはんだ接合
は、最終的に多数回の熱サイクルの累積的な影響から破
壊する。疲れ寿命は、一般的に、材料が破壊するまでの
間に耐えることができる反復的に加えられた応力サイク
ルの回数と関連した寿命として定義される。一般的に、
はんだ接合の疲れ寿命は、各熱サイクル中にはんだ接合
で熱応力が増加するの伴って減少する。そのため、チッ
プ寸法の拡大、及び／又は、温度変動の増加は、熱応力
を増加させるので、疲れ寿命はこれらの要因と共に減少
する。疲れ寿命は、かなり柔らかいはんだ接合が利用さ
れる場合に幾分増加する傾向がある。９５％の鉛と５％
のスズのようなかなり柔らかいはんだは、はんだ接合に
ある程度制限された撓みを許容するので、堅く可撓性の
ないはんだ接合よりもはんだ接合での熱応力が低下す
る。しかし、かなり柔らかいはんだ接続の場合、はんだ
接合は実質的に屈曲しない。大きい熱応力はチップの縁
付近のはんだ接合で発生する傾向がある。その結果とし
て、特に、チップがかなり大きい面積を有し、広い温度
範囲に亘って熱サイクルに晒される場合に、疲れ寿命は
期待される程に長くはない。
【０００８】フリップチップボンディング処理における
はんだ接続の疲れ寿命を改善する一つの方法は、低応力
エポキシ・アンダーフィル封止材を使用することであ
る。エポキシ・アンダーフィル封止材は、チップの表面
と、はんだボール接続周辺のモジュールとの間のボイド
（空隙）を充填する。アンダーフィル封止材は、応力及
び歪みをチップの隅のはんだ接合に集中させるのではな
く、応力及び歪みをチップ面積全体に再分布することが
できる。更に、アンダーフィル封止材の熱膨張率は、実
質的にはんだの熱膨張率と一致し、はんだ接合における
熱応力／歪みが低減される。アンダーフィル封止材は、
チップを湿気、機械的引っ張り力、機械的せん断力、及
び、衝撃／振動から保護するなどの他の利点を提供する
能力がある。
【０００９】フリップチップ接合されたウェーハをアン
ダーフィル処理するため一般的に使用される二つの主要
な処理がある。図１には、液体封止剤を基板に実装され
たチップのはんだ接合の間の空隙に流し込むため毛管現
象を利用する液体フロー封止処理の工程が示されてい
る。パッケージは、次に、封止材を硬化させるため熱処
理される。しかし、毛管現象を利用するアンダーフィル
処理は、液体封止材の粘性に制限を加え、封止材をボイ
ドに流入／注入する方法を制約する。特に、処理条件
は、有害なボイドが形成される可能性を最小限に抑える
ように選択する必要がある。ボイドはエンキャプシュレ
ーションが熱応力を効果的に再分布することを妨げるの
で、エンキャプシュレーションにボイドを生じさせるア
ンダーフィル処理は望ましくない。また、毛管現象を利
用する液体アンダーフィル処理と関連した重要な製造上
の問題がある。一つの欠点として、毛管現象を利用する
処理は、液体エンキャプシュレーションが適切に流入す
るために十分な時間が与えられることを保証するため、
２０〜３０分の時間を必要とする場合があり、高いスル
ープットの処理と相反する。別の欠点として、封止材と
して使用できる材料の種類に制限がある。たとえば、非
常に高い粘性の材料、又は、硬化中に著しく収縮する材
料は、液体フロー封止処理用の封止材として適当ではな
い。その理由は、これらの液体封止材が有害なボイドが
形成される可能性を高めるからである。たとえば、粘性
のある液体封止材は液体フローに対し高い抵抗性を有
し、ボイドが生成される可能性を高め、硬化中に著しく
収縮する封止材は、ボイドの寸法を拡大し、ボイド形成
の問題を悪化させる。
【００１０】別の普及しているアンダーフィル処理は、
「フロー無し」封止処理である。図２には、フロー無し
封止処理の工程が示されている。フロー無し封止処理の
場合に、軟性アンダーフィル用材料の薄層、典型的に、
厚い液体エポキシが最初に基板上に堆積させられ、予め
基板上にパターン形成された接点パッド領域をコーティ
ングする。はんだボールは、チップ上の接点パッド領域
でパターン化される。続いて、チップは、チップ上のは
んだボールが基板の接点パッドを圧迫するまで基板に押
しつけられる。次の加熱処理は、はんだ接続周辺のアン
ダーフィル・エポキシを硬化させると共にはんだ接合を
形成するため、はんだボールのリフローイングを行う。
典型的に、加熱処理は、はんだボールが第１の温度でリ
フローイング処理され、延長された硬化処理が第２の温
度で行われるよう選択される。
【００１１】
【発明が解決しようとする課題】しかし、上記の方法に
は幾つかの欠点がある。一つの問題点は、使用できるア
ンダーフィル用材料の種類が制限されることである。ア
ンダーフィル用材料は、はんだがリフロー温度まで加熱
された後に、正確な量の硬化が生じるように選択された
硬化特性をもつ必要がある。さらに、アンダーフィル用
材料は、硬化時に過度に収縮することが許されない。そ
の理由は、過度な収縮は、はんだリフロー温度付近、又
は、はんだリフロー温度以上である共通硬化温度ではん
だ接合に悪影響を与えるからである。別の問題点は、は
んだ接続の歩留まりが望ましい量に達しないことであ
る。チップ上のはんだボールは、対応した接合パッドと
巧く合うようにアンダーフィルを完全に突き抜ける必要
がある。しかし、はんだボールの高さには著しい変化が
ある。たとえば、公称値１００ミクロン径のはんだボー
ルの高さの１０％の変化は、はんだボールの高さの±１
０ミクロンの変化に対応する。径がより小さい一部のは
んだボールは、エポキシを打ち抜かない場合があり、処
理の歩留まりを制限する。図３に示されるように、チッ
プ１００上に配置されたはんだボール１１０の径は統計
的に変動する。通常、非平面性が最も大きい部品は基板
であるが、チップ１００又は基板１１２と関連した本来
的な非平面性が存在する。これは、チップ１００又は基
板１１２におけるステップ状の高さの変化１１４によっ
て表される。図４に示されるように、はんだボール１１
の径の変化とチップ１００又は基板１１２の非平面性１
１４との組合せによって、はんだボールがエポキシ層を
通り抜けようとするとき、一部のはんだボール１１０
は、基板１１２上の対応した接合パッド１１６と巧く合
わなくなる。
【００１２】従来のアンダーフィル技術は、使用できる
材料に関して制限されている。また、従来のアンダーフ
ィル処理は、歩留まりと信頼性とに関して重大な問題点
がある。さらに、許容可能な歩留まりを維持しながら処
理変数を変化させ得る能力、すなわち、いわゆる「プロ
セスウィンドウ」は期待される程大きくない。プロセス
ウィンドウは狭い。特性（たとえば、封止材粘性）に関
する許容範囲がかなり狭い制限された数の材料だけが高
歩留まり処理と整合するので、プロセスウィンドウは狭
い。
【００１３】したがって、本発明は、多様な種類のアン
ダーフィル材料が高歩留まりの封止処理に使用され得る
アンダーフィル処理の提供を目的とする。また、本発明
は、上記アンダーフィル処理を用いて製作された半導体
装置の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明は、一般的に、は
んだ接続のような導電性バンプを用いて基板に接合され
たチップを封止する方法を含む。請求項１に係る発明
は、第１のサンプルが別のサンプル上の接点パッドに接
続され、上記第１のサンプル上に封止されたはんだボー
ルのアレイを形成する方法であって、はんだボールの組
を上記第１のサンプル上にパターニングする工程と、上
記第１のサンプル上に配置された上記はんだボールの組
を実質的に覆う封止材層で上記はんだボールを被覆する
工程と、上記封止材層が硬化するのに十分な時間及び十
分な温度で上記サンプルを加熱する工程と、封止された
各はんだボールの導電性表面部を露出させるため上記封
止材層の一部を除去する工程とを有する。
【００１５】請求項１に係る発明に関しては、更に、以
下の項が開示される。 （１）請求項１に記載された方法において、上記封止材
はエポキシを含み、上記サンプルを加熱する工程は上記
エポキシがｂ−ステージに硬化するまで行われる。 （２）項１に記載された方法において、上記封止材の層
の一部を除去する工程は化学機械研磨プロセスによって
行われる。 （３）項２に記載された方法において、上記化学機械研
磨プロセスは上記封止されたはんだボールのおよそ半分
を除去する。 （４）項３に記載された方法において、化学機械研磨さ
れた上記はんだボール研磨された表面上にはんだパッド
をパターニングする工程を更に有する。 （５）項４に記載された方法において、上記パターニン
グされたはんだパッドは、はんだインクにより構成され
る。 （６）項４に記載された方法において、上記はんだパッ
ドは堆積されたはんだの層により構成される。
【００１６】本発明の第１の実施例によれば、チップは
エポキシを用いて封止される。エポキシは、各はんだボ
ールの導電性表面部を露出させるため化学機械研磨（Ｃ
ＭＰ）処理を用いてプレーナー化される。封止されたチ
ップは、チップ上のプレーナー化されたはんだボールを
基板上の対応したはんだボールと接触させ、はんだがは
んだ接合を形成するようにリフローするまでチップ及び
基板を加熱することにより、基板に配置されたはんだボ
ールのアレイに直接的に接合される。
【００１７】本発明の第２の実施例によれば、基板上の
はんだボールは、エポキシによって同様に封止され、化
学機械研磨を用いてプレーナー化される。好ましい一実
施例において、チップ及び基板の両方のエポキシ封止材
は、エポキシ封止材が固体の硬化されていないｂ−ステ
ージである間にプレーナー化される。基板とチップを一
体的に取り付ける後続の処理は、好ましくは、ｂ−ステ
ージ・エポキシ層が後続の硬化工程中に互いに粘着する
ように選択される。
【００１８】また、請求項２に係る発明によるチップと
基板の間に封止されたはんだ接合部のアレイを形成する
方法は、第１のはんだボールの組を上記チップ上で第１
の接触領域の組にパターニングする工程と、上記チップ
の上に設けられた上記第１のはんだボールの組を実質的
に覆うチップ封止材で上記チップを被覆する工程と、上
記第１のはんだボールの組毎に導電性表面部を露出させ
るため上記チップ封止材の一部を除去する工程と、第２
のはんだボールの組を上記基板上の第２の接触領域の組
にパターニングする工程と、上記チップ上の上記第１の
はんだボールの組を上記基板上の上記第２のはんだボー
ルの組と接触させる工程と、上記第１のはんだボールの
組及び上記第２のはんだボールの組を上記はんだ接合部
にリフローさせるため、上記チップ及び上記基板を十分
な温度で加熱する工程とを有する。
【００１９】請求項２に係る発明に関しては、更に、以
下の項が開示される。 （１）請求項２に記載された方法において、上記チップ
封止材の一部を除去する工程は、上記封止されたチップ
を上記第１のはんだボールの組の一部を通って延在する
共通平面まで研磨するため、化学機械研磨プロセスを用
いて上記封止されたチップをプレーナー化する工程を有
する。 （２）項１に記載された方法において、上記基板上の上
記第２のはんだボールの組を実質的に覆う基板封止材で
上記基板を被覆する工程と、上記第２のはんだボールの
組毎に導電性部を露出させるため上記基板封止材の一部
を除去する工程とを更に有する。 （３）項２に記載された方法において、上記基板封止材
の一部を除去する工程は、上記封止された基板を上記第
１のはんだボールの組の一部を通って延在する共通平面
まで化学機械研磨することにより、上記封止された基板
をプレーナー化する工程を有する。 （４）項３に記載された方法において、上記基板封止材
及び上記チップ封止材は、ｂ−ステージまで加熱された
エポキシにより構成され、上記チップ及び上記基板を加
熱する工程は、上記エポキシの上記基板封止材の層と上
記チップ封止材の層を一体的に接合するため、上記チッ
プと上記基板の間で十分な温度と十分な圧力で行われ
る。 （５）項３に記載された方法において、上記第２のはん
だボールの組がプレーナー化された後、上記プレーナー
化された第２のはんだボールの組毎にはんだパッドをパ
ターニングする工程を更に有する。
【００２０】更に、請求項３に係る発明によるチップを
基板に接合する方法は、上記チップの第１の接触領域の
組に第１のはんだボールの組をパターニングする工程
と、上記チップの上に設けられた上記第１のはんだボー
ルの組を実質的に覆う第１のエポキシの層で上記チップ
を被覆する工程と、上記第１のエポキシの層をｂ−ステ
ージのエポキシに変換するため十分な温度と十分な時間
で上記チップを加熱する工程と、上記第１のはんだボー
ルの組毎に導電性表面部を露出させるため、上記第１の
エポキシの層をプレーナー化する工程と、上記基板の第
２の接触領域の組に第２のはんだボールの組をパターニ
ングする工程と、上記基板の上に設けられた上記第２の
はんだボールの組を実質的に覆う第２のエポキシの層で
上記基板を被覆する工程と、上記第２のエポキシの層を
ｂ−ステージのエポキシに変換するため十分な温度と十
分な時間で上記基板を加熱する工程と、上記第２のはん
だボールの組毎に導電性表面部を露出させるため、上記
第２のエポキシの層をプレーナー化する工程と、上記チ
ップ上の上記第１のはんだボールの組を上記基板上の上
記第２のはんだボールの組と接触させる工程と、上記第
１のエポキシの層を上記第２のエポキシの層に接合する
ため十分な温度と十分な時間の下で上記チップと上記基
板の間に十分な圧力を加え、上記はんだボールをはんだ
接合部にリフローさせる工程とを有する。
【００２１】請求項３に係る発明に関しては、更に、以
下の項が開示される。 （１）請求項３に記載された方法において、上記チップ
上の上記第１のはんだボールの組を上記基板上の上記第
２のはんだボールの組と接触させる工程の前に、上記第
１のはんだボールの組と上記第２のはんだボールの組の
何れか一方の上に、フラックス、エポキシ、及び、はん
だを含有するはんだインクをパターニングする工程を更
に有する。 （２）請求項３に記載された方法において、上記第１の
エポキシの層をプレーナー化する工程の後に上記第１の
はんだボールの組の上にはんだパッドをパターニングす
る工程と、上記第２のエポキシの層をプレーナー化する
工程の後に上記第２のはんだボールの組の上にはんだパ
ッドをパターニングする工程の中の少なくとも何れか一
方の工程を更に有する。 （３）請求項３に記載された方法において、上記チップ
上の上記第１のはんだボールの組を上記基板上の上記第
２のはんだボールの組と接触させる工程の前に、上記第
１のエポキシの層及び上記第２のエポキシの層をクリー
ニングする工程を更に有する。 （４）項３に記載された方法において、上記クリーニン
グする工程でプラズマエッチングが行われる。 （５）項３に記載された方法において、上記クリーニン
グする工程で化学エッチングが行われる。
【００２２】さらに、請求項４に係る発明は、チップ
と、基板と、請求項１記載の方法を用いて上記チップと
上記基板との間に封止されたはんだボールのアレイとを
含む半導体装置である。請求項５に係る発明は、チップ
と、基板と、請求項２記載の方法を用いて上記チップと
上記基板の間に封止されたはんだ接合部のアレイとを含
む半導体装置である。
【００２３】請求項６に係る発明は、請求項３記載の方
法を用いて接合されたチップと基板を含む半導体装置で
ある。
【００２４】
【発明の実施の形態】本発明は、概略的に説明すると、
チップ上ではんだ接続部を別個に封止し、次に、上記チ
ップを基板上のはんだ接続部に接合する方法である。本
発明の方法によれば、チップ上の接点パッドを、基板上
の対応した接点パッドに電気的に連結するはんだ接合部
が得られる。本発明の好ましい一実施例では、基板上の
はんだ接続部は、チップを基板に接合する前に封止され
る。
【００２５】本発明の封止方法の第１実施例は図５の
（Ａ）、（Ｂ）及び（Ｃ）に示されている。図５の
（Ａ）に示されるように、チップ２００は、はんだボー
ル２０５のアレイを有し、はんだボール２０５はチップ
２００の接触領域の表面にパターン化されている。同図
の（Ａ）の側面図には略円筒状のはんだボール２０５が
示されているが、はんだボールのアレイをパターン化す
るため使用される処理は、好ましくは、はんだリフロー
工程又は等価的な工程を含むので、各はんだボールは、
チップ上の対応した接点パッドと電気的に連結される。
図５の（Ｂ）に示されるように、チップ２００及びパタ
ーン化されたはんだボール２０５は、封止材２１０で覆
われる。封止材２１０は、チップの表面にパッシベーシ
ョン層を成膜し、はんだボール２０５間で熱応力及び機
械的応力を再分布できる絶縁材であればよい。本実施例
で使用されるようなパッシベーション材は、化学的影響
に起因して接点の寿命を蝕み、短縮させるようなはんだ
接点の湿気又は汚染物への露出を実質的に減少させる材
料である。たとえば、封止材はポリイミド層により構成
される。スピンオン・ポリイミドは、剛性封止層を形成
するため硬化される。一部のポリイミド材料が封止材と
して使用される。
【００２６】殆どの一般的な封止材は、チップ２００上
に被覆された後に封止材を硬化させる処理工程を必要と
する。典型的に、封止材を塗布する処理は、封止材を乾
燥させるため、及び／又は、封止材に剛性表面を形成さ
せるような化学的変化を生じさせるため、延長された時
間、高い温度（たとえば、９０°Ｃから１７０°Ｃ）の
オーブン内で、被覆されたサンプルをベーキングする工
程を含む。しかし、特定の封止材を硬化させる他の方法
として、たとえば、赤外線照射又は紫外線照射処理は、
当業者に公知である。
【００２７】本発明の好ましい一実施例において、チッ
プ２００を被覆する封止材は、エポキシを含む。エポキ
シは、好ましくは、はんだ接合部の熱応力を減少させる
ため、はんだボール２０５を構成するはんだと同じ熱膨
張率を有する。はんだの熱膨張率は、はんだの組成に依
存するが、典型的には、約２０〜５０ｐｐｍ／°Ｃの範
囲に収まる。多数のエポキシがパッケージングの分野で
使用されるが、それらの材料特性は変化し得る。特に、
エポキシの組成は変えてもよいので、エポキシは、はん
だボール２０５の熱膨張率に非常に接近した熱膨張率を
とり得ることがよく知られている。エポキシは液体とし
て販売されている。しかし、一部のエポキシは固体接合
シートの形式で販売される。
【００２８】エポキシには、エポキシのポリマー分子が
架橋されている程度に対応した幾つかの別個の状態があ
る。架橋が生じる程度は、使用される触媒と、エポキシ
の熱的履歴とに依存する。殆どのエポキシは、ｂ−ステ
ージと、完全に硬化した状態とを有する。ｂ−ステージ
は、エポキシのポリマーがより長い分子鎖に部分的に架
橋し、最終的な硬化状態では架橋されていない状態であ
る。ｂ−ステージは、エポキシが室温で実質的に柔軟性
の無い固体に固められた状態であり、すなわち、ｂ−ス
テージのエポキシは、圧力下で容易に流れる液体ではな
く、充分に堅い。しかし、ｂ−ステージのエポキシは、
典型的に、エポキシの硬化膜のように堅固ではない。典
型的に、ｂ−ステージが形成される温度は、エポキシ中
のポリマーが硬化エポキシを形成するため架橋する温度
よりも非常に低い。
【００２９】好ましいエポキシは、信越化学によって製
造されたＥ３８接合シート材料である。Ｅ３８接合シー
ト材料のようなエポキシは、ｂ−ステージに達するまで
第１の温度でベーキングされる。しかし、エポキシは、
ｂ−ステージにある間に他の膜に接着させられる。たと
えば、１００×６８９５Ｐａ（但し、１Ｐａ＝１ＰＳＩ
として換算）の圧力下、５分間８０°Ｃでポリイミド膜
上の信越化学製のＥ３８接合シート材料をベーキングす
ることにより、ポリイミド膜に接着したｂ−ステージの
エポキシが生じる。ｂ−ステージのエポキシの露出面は
固体であり、粘着性は無い。しかし、エポキシは完全に
は硬化されないので、ｂ−ステージのエポキシは後で他
の表面に連結される。実験によって、上記のｂ−ステー
ジのＥ３８エポキシシートは、エポキシシートの露出面
をＫａｐｔｏｎ膜に押しつけ、Ｋａｐｔｏｎ／エポキシ
／ポリイミド構造体を１７０°Ｃの温度、５００×６８
９５Ｐａの圧力下、約６０分間に亘って硬化させること
により、Ｋａｐｔｏｎ膜に接合される。その結果とし
て、硬化したエポキシ層によってＫａｐｔｏｎ膜に付着
したポリイミド膜が得られる。また、ｂ−ステージエポ
キシは、後で他の面に接着されるべきｂ−ステージのエ
ポキシの能力を著しく低下させることなく、レーザーエ
ッチング及びプラズマプロセスのような一般的な処理工
程が施されても構わないことがわかった。さらに、粘着
性ラミネーション試験によって、ｂ−ステージのエポキ
シは、後で他の面に接着されるべきｂ−ステージのエポ
キシの能力を著しく低下させることなく、熱処理工程、
すなわち、硬化温度よりも実質的に低い熱プロセスを施
しても構わないことが示された。
【００３０】また、はんだボール２０５又はチップ２０
０の上に塗布されたエポキシにより構成される封止材２
１０は、次の処理工程の前に、ｂ−ステージ又は硬化状
態の何れかに熱処理される。エポキシ封止材２１０を硬
化状態まで加熱することは、エポキシが実質的に堅く、
次の高温処理工程中（たとえば、約１５０°Ｃ乃至２０
０°Ｃの温度で行われる処理工程中）に実質的に形状を
変えないという利点がある。しかし、エポキシ封止材２
１０をｂーステージまで加熱することは、封止材が後で
他の表面とエポキシ接合を形成し、チップ２００を基板
に実装するため役立つ点で有利である。
【００３１】図５の（Ｃ）に示されるように、封止され
たチップ２００及びはんだボール２０５は、各はんだボ
ール２０５の導電性表面部２０７を露出させるため処理
される。封止されたはんだボール２０５の表面を露出さ
せる好ましい方法は、封止されたチップを、化学機械研
磨（ＣＭＰ）プロセスを用いてプレーナー化することで
ある。ＣＭＰプレーナー化プロセスは、化学的反応性を
有し、シリコン又はアルミナのような研磨用粒子を含む
スラリーで湿潤させられた研磨用パッドを使用する。Ｃ
ＭＰプレーナー化プロセスは、一般的に、シリコンウェ
ーハ上の二酸化珪素層をプレーナー化するため使用され
る。
【００３２】ＣＭＰ研磨技術は多数の封止材をプレーナ
ー化するため利用できることが認められた。特に、ｂ−
ステージのエポキシは、十分に剛性がある（すなわち、
実質的に曲がらず、典型的なＣＭＰ研磨圧力下で流れな
い）ので、ＣＭＰプロセスを用いて研磨される。また、
ＣＭＰプレーナー化プロセスは、表面に異なる硬さで配
置された領域を有するウェーハが共通平面まで同時に研
磨されるポイントまで進められた。最新のＣＭＰプロセ
スでは、２乃至３種類の材料が共通平面まで同時に研磨
される。たとえば、本願発明者によって開発された銅の
領域及びポリイミドの領域を共に有するウェーハを研磨
するＣＭＰプレーナー化プロセスは、６０ＲＰＭのプラ
テン回転速度と、６０ＲＰＭのウェーハ搬送台回転速度
と、３．５×６８９５Ｐａの圧力と、シリカ又はアルミ
ナベースのＣＭＰスラリーとを備えた従来のＣＭＰ研磨
装置を利用する。ＣＭＰ分野の当業者は、異なる材料の
共通平面までの研磨を容易に行う研磨用パラメータの考
量に精通している。また多様なクリーニング方法によっ
て、ＣＭＰによりプレーナー化された表面からＣＭＰ残
留物が効果的に除去される。たとえば、好ましいＣＭＰ
後のクリーニングプロセスは、研磨されたウェーハを
０．７５％アンモニア（ＮＨ4 ＯＨ）溶液で洗浄し、次
に、高圧ウェーハ洗浄、メガソニック洗浄、ポリビニル
アルコール（ＰＶＡ）ブラシ及び水によるウェーハのブ
ラッシングを行う。しかし、本発明は、多様なはんだタ
イプ及び封止材を包含するので、上記のＣＭＰプロセス
は、特定のはんだ組成物及び封止材に対し調整される必
要がある。後続の処理工程よりも前に、付加的な化学ク
リーニング工程又はプラズマエッチング工程を使用して
もよい。
【００３３】プレーナー化処理は、はんだボールの高さ
の変動を取り除く利点がある。また、平面状表面は、は
んだボール２０５からの応力をプレーナー化された封止
材２１０を介してチップ２００の全域に均等に伝達する
ので望ましい。しかし、ＣＭＰプレーナー化プロセスは
チップ２１０上に封止されたはんだボール２０５の導電
性表面２０７を露出させるため好ましい方法であるとし
ても、他のプロセスを使用しても構わない。図６の
（Ａ）、（Ｂ）及び（Ｃ）に示されるように、プラズマ
エッチングプロセス又は化学エッチングプロセスのよう
な他のエッチングプロセスが封止されたはんだボールを
露出させるため使用される。図６の（Ａ）には、チップ
２００上にパターン化されたはんだボール２０５のアレ
イが示されている。図６の（Ｂ）に示されるように、封
止材２１０の薄層は、封止プロセス後にチップ２００上
のはんだボール２０５の上に残る。これは、エポキシが
比較的薄い液体層として塗布されたときに生じやすい。
図６の（Ｃ）に示されるように、封止材２１０は、各は
んだボールが凡そ半分ずつ露出されるように下方にエッ
チングされ、各はんだボールの導電性表面部２０７が露
出される。
【００３４】封止されたチップは数通りの方法で基板に
実装され得る。一つの方法では、図６及び７の実施例に
示されるように、封止されたチップは、対応したはんだ
ボールでパターン化された基板に実装される。はんだボ
ールは基板の接点パッド領域にパターン化される。チッ
プ２００上の封止されたはんだボール２０５は、最初
に、基板３００上の封止されていないはんだボール３０
５と物理的に接触させられる。はんだボール３０５がリ
フロー温度まで加熱された後、チップ２００上のはんだ
ボール２０５は、共通はんだ接合を形成するためはんだ
ボール３０５と一体的に流動する。好ましくは、はんだ
リフローを促進するため、共融又は高鉛はんだが使用さ
れる。必要に応じて、公知のプロセスが、チップ２００
と基板３００を一つに結合する前に、はんだボール２０
５及び３０５の表面を整えるため使用される。たとえ
ば、はんだ、フラックス及びエポキシを含むフラックス
又はインクは、はんだボール２０５と３０５の間ではん
だリフローを促進させるため、チップ２００上のはんだ
ボール２０５の露出部２０７にパターン化される。プラ
ズマ・アシスト・ドライはんだのようなはんだボールの
表面から酸化物を除去する別の技術は、はんだリフロー
を促進させるため使用される。たとえば、プラズマ・ア
シスト・ドライはんだプロセスは、表面スズ酸化物Ｓn
Ｏを、Ｓn ＯＦに変換するためフッ素Ｆ2 プラズマを使
用し、これにより、従来のはんだフラックスが必要では
なくなる。はんだリフローの必要性を完全に除去する別
のプロセスは、基板側はんだボール３０５の代わりに導
電性エポキシの領域を含む導電性バンプを利用すること
である。チップ側はんだボール２０５を基板に電気的に
結合するためパターン化された導電性エポキシを利用す
ると、チップ側はんだボール２０５を基板に電気的に結
合するためはんだボール３０５を使用する場合よりも僅
かに高い電気抵抗が生ずる。
【００３５】図６及び７に示された実施例は、比較的簡
単な製造プロセスにより製作される点が有利である。封
止材２１０は、はんだ接合からの応力をチップ全体に再
分布し、はんだ接合の疲れ寿命を延ばす。また、チップ
２００の境界側のはんだ接合はパッシベーション処理さ
れる。多様な封止材２１０を使用することができる。従
って、図７に示された実施例は、従来のアンダーフィル
プロセスと殆ど同じ利点を実現すると共に、より広範囲
の封止材を使用することができる。
【００３６】図６及び７に示された実施例は有効な実装
方法ではあるが、ある種の場合には、基板の境界側でも
はんだ接合の応力を再分布させる方が望ましい。はんだ
接合の疲れ寿命は、チップと基板の両方に信頼できる接
続を形成するはんだ接合に依存する。その結果として、
付加的な処理工程が必要であるとしても、基板に配置さ
れたはんだボール３０５を封止することが好ましい。
【００３７】好ましい一実施例において、チップと基板
は、共に、はんだ接続を封止する。図８の（Ａ）に示さ
れるように、基板３００上に設けられたはんだボール３
０５は、チップ２００を封止し、処理するため使用され
たプロセスと類似したプロセスによって封止され、プレ
ーナー化される。はんだボール３０５は、基板３００の
接点パッド領域上でパターン化される。好ましくは、パ
ターン化プロセスは、リフロー工程、又は、その等価的
な工程を含み、はんだボール３０５を基板３００上の接
点領域に電気的かつ機械的に結合する。図８の（Ｂ）に
示されるように、封止されたチップ２２０と封止された
基板３２０は、一体的に連結されたはんだボール２０５
及び３０５の対応した導電性表面部２０７及び３０７を
有し、はんだボール２０５及び３０５がはんだ接合を形
成するため一体的に流動するまで加熱される。
【００３８】図８の（Ａ）及び（Ｂ）に示された実施例
において、チップ２００と基板３００は共にプレーナー
化される。これは、応力を均等に再分布する点で好まし
い。しかし、より一般的には、チップ２００又は基板３
００の何れか一方は、はんだボールのおよそ半分を露出
させるため、図７に示された実施例と同様に処理され、
すなわち、化学的エッチング若しくはプラズマエッチン
グされる。
【００３９】チップ及び基板上の封止材２１０及び３１
０は、実装された組立体の機械的剛性を高め、応力を組
立体モジュールの全体により均等に分布させるため、実
質的な表面積で一体的に接合される。封止材２１０及び
３１０がエポキシにより構成される場合、エポキシは、
好ましくは、チップ２００と基板３００を互いに接触さ
せる前に、ｂ−ステージまで熱処理される。その結果と
して、二つのプレーナー化されたｂ−ステージのエポキ
シ封止材２１０及び３１０は、エポキシがその硬化温度
まで加熱される間に、チップ２００と基板３００の間で
圧力を加えることによって一つに接合される。一般的な
エポキシの硬化温度は約１７０°Ｃであるが、使用され
るエポキシ及び触媒の特定の化学的性質に依存する。は
んだリフロー温度も使用される特定のはんだに依存する
が、典型的には１７０°Ｃを上回る。好ましくは、チッ
プ／基板モジュールの時間的温度は、十分な温度及び十
分な時間に亘って上昇させられるので、はんだははんだ
接合を形成するようリフローし、エポキシは硬化する。
たとえば、はんだリフロー温度が２００°Ｃ、エポキシ
硬化温度が１７０°Ｃの場合に、温度は、始めにはんだ
をリフローさせるため２００°Ｃまで上げられ、次に、
エポキシを硬化させるため延長された時間的期間の間、
１６０°Ｃまで下げられる。しかし、はんだをリフロー
させ、エポキシを硬化させるために好ましい時間的温度
プロセスは、エポキシ及びはんだの両方の材料特性に依
存する。周知の通り、リフロー温度ははんだ中の鉛とス
ズの濃度に依存する。共融はんだ、又は、高スズ含有は
んだは、好ましくは、はんだリフローを促進する。好ま
しい時間的温度プロセスを決定する要因には、エポキシ
硬化温度、並びに、はんだとエポキシの相対的な熱膨張
率が含まれる。
【００４０】多種類のはんだ組成物及びエポキシ組成物
を使用することが望ましい。その理由は、使用されるは
んだ組成物及びエポキシ組成物の組合せが潜在的に歩留
まりを改良し、デバイスの寿命を延ばし、及び／又は、
製造コストを低下させ得るようになるからである。パッ
ケージング分野でよく知られているように、はんだがリ
フローする能力ははんだの組成と、リフロープロセスの
温度と、液体はんだの十分な領域が他の接触領域と物理
的に接触するかどうかとに依存する。図９の（Ａ）に示
されるように、付加的なはんだ層３５０がチップ２００
上のはんだボール２０５又は基板３００上のはんだボー
ル３０５にパターンニングされることがある。はんだ層
３５０は、はんだボール２０５と３０５の間の電気接続
を容易にさせる。たとえば、はんだ及び／又はフラック
スにより構成された厚さが数千オングストロームのオー
ダーの薄いはんだ層３５０は、封止されたチップ２２０
が封止された基板２２０と位置合わせされるときに、は
んだボール２０５及び３０５のリフローを促進させるた
めはんだボール３０５の上にスクリーン印刷される。一
般的に“インク”と称される多種類の液体製剤がはんだ
の流動を促進させるためウェーハの選択された領域内で
塗布される。インクは選択された領域上にステンシル処
理若しくはスクリーン印刷処理される。たとえば、ス
ズ、鉛、銅、エポキシ、及び、有機フラックス剤を含有
するインクの薄層３５０は、はんだリフローを促進させ
るためプレーナー化されたはんだボール３０５の上にパ
ターニングされる。付加的なはんだ層３５０を用いるこ
とによって、ある種の場合に、はんだ２０５と３０５の
間で湿潤及びはんだリフローが促進され、及び／又は、
より多種類のはんだ組成物をはんだボール２０５及び３
０５で使用することが促進される。
【００４１】エポキシ封止材は好ましい封止材である
が、プレーナー化されたチップ２００と基板３００を一
体的に接合させることができる特性を有する他の材料が
存在する。たとえば、一部のポリイミド材料は、（たと
えば、約９０°未満の温度で）ソフトベーク処理され、
続いて、溶剤は表面がかなり柔らかく、かつ、粘着性に
なるように処理される。二つの溶剤処理されたポリイミ
ド表面は、加熱及び加圧下で一つに接合される。一般的
に、はんだボール２０５及び３０５を封止するため被覆
され処理され、次に、表面が同様に処理された表面と接
合され得るように化学的に処理される多数の材料が存在
する。また、付加的な粘着性又はエポキシ層は、プレー
ナー化された封止層にパターニングされる。たとえば、
はんだボール２０５と３０５の間に設けられたパターニ
ングされた導電性エポキシは、リフロー工程を用いるこ
となく、封止されたチップ２２０に配置されたはんだボ
ール２０５と、封止された基板３２０に配置されたはん
だボール３２０とを電気的に結合させるため十分な導電
性を有する。さらに、一部の場合に、パターニングされ
た導電性エポキシの粘着性は、封止されたチップ２２０
と封止されたチップ３２０を一体的に接合するため十分
である。
【００４２】上記の通り、本発明の好ましい一実施例
と、その好ましい一実施例の変形例とを詳細に説明した
が、本発明はこれらの実施例及びその変形例だけに限定
されるものではなく、特許請求の範囲に記載された本発
明の精神及び範囲を逸脱することなく、当業者によって
その他の変形及び変更が行われ得ることに注意する必要
がある。
【００４３】
【発明の効果】本発明によるチップを基板にフリップチ
ップボンディングするためのアンダーフィル処理は、チ
ップ上ではんだ接続部を別個に封止し、次に、上記チッ
プを基板上のはんだ接続部に接合する。そのため、多様
な種類のアンダーフィル材料を使用することができ、ア
ンダーフィル処理の歩留まりと信頼性が改善される。
【図面の簡単な説明】
【図１】液体封止材が毛管現象の結果としてはんだ接合
の間を流れる従来技術による液体封止処理の説明図であ
る。
【図２】はんだボールが硬化及びはんだリフローの組み
合わされた処理中に軟性封止材を突き抜ける従来技術に
よるフロー無しの封止処理を説明する側面図である。
【図３】図２のフロー無し封止プロセスに対し、はんだ
ボール径の起こり得るばらつきと、ウェーハ非平面性と
を示す側面図である。
【図４】はんだボール径及びウェーハ非平面性のばらつ
きが図２のフロー無し封止処理で形成されたはんだ接合
の歩留まりを低下させる様子を示す側面図である。
【図５】本発明の封止方法の第１実施例において、
（Ａ）は、はんだボールのアレイがチップの表面にパタ
ーニングされる工程を示し、（Ｂ）は、はんだボールを
被覆する工程を示し、（Ｃ）は、化学機械研磨処理を用
いて封止材をプレーナー化する工程を示す側面図であ
る。
【図６】本発明の封止方法の第２実施例において、
（Ａ）は、はんだボールのアレイがチップの表面にパタ
ーニングされる工程を示し、（Ｂ）は、薄い液層として
堆積された封止材を用いてはんだボールを被覆する工程
を示し、（Ｃ）は、エッチング処理を用いてはんだボー
ルの上面を露出させる工程を示す側面図である。
【図７】（Ａ）は、封止されたチップと、基板上の対応
したはんだボールのアレイとを示し、（Ｂ）は、はんだ
ボールが基板上の対応した接合用接続部と接触させられ
た（Ａ）の封止されたチップを示す側面図である。
【図８】（Ａ）は、本発明の好ましい一実施例における
封止されたチップ及び封止された基板を示し、（Ｂ）
は、はんだボールが基板上の対応したはんだボールと接
触させられた（Ａ）の封止されたチップを示す側面図で
ある。
【図９】（Ａ）は、はんだリフローを促進するため付加
はんだパッドを備えた本発明による封止された基板を示
し、（Ｂ）は、チップと接触させられた（Ａ）の封止さ
れた基板を示す側面図である。
【符号の説明】
２００，２２０ チップ ２０５，３０５ はんだボール ２０７，３０７ 導電性表面部 ２１０，３１０ 封止材 ３００，３２０ 基板 ３５０ はんだ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジー ピーターズ アメリカ合衆国，カリフォルニア 95051, サンタ・クララ，ジャンニニ・ドライヴ 485番 (72)発明者 ダシュン エス ジョウ アメリカ合衆国，カリフォルニア 94086, サニーヴェイル，トヨン・アヴェニュ 691番 (72)発明者 高橋 康仁 アメリカ合衆国，カリフォルニア 95129, サンノゼ，クラレンドン・ドライヴ 4794 番

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１のサンプルが別のサンプル上の接点
    パッドに接続され、上記第１のサンプル上に封止された
    はんだボールのアレイを形成する方法であって、 はんだボールの組を上記第１のサンプル上にパターニン
    グする工程と、 上記はんだボールの組を実質的に覆う封止材の層で上記
    はんだボールを被覆する工程と、 上記封止材の層が実質的に曲がらない硬さまで硬化する
    のに十分な時間と十分な温度で上記サンプルを加熱する
    工程と、 上記封止されたはんだボール毎に導電性表面部を露出さ
    せるため上記封止材の層の一部を除去する工程とを有す
    る方法。
  2. 【請求項２】 チップと基板の間に封止されたはんだ接
    合部のアレイを形成する方法であって、 第１のはんだボールの組を上記チップ上で第１の接触領
    域の組にパターニングする工程と、 上記チップの上に設けられた上記第１のはんだボールの
    組を実質的に覆うチップ封止材で上記チップを被覆する
    工程と、 上記第１のはんだボールの組毎に導電性表面部を露出さ
    せるため上記チップ封止材の一部を除去する工程と、 第２のはんだボールの組を上記基板上の第２の接触領域
    の組にパターニングする工程と、 上記チップ上の上記第１のはんだボールの組を上記基板
    上の上記第２のはんだボールの組と接触させる工程と、 上記第１のはんだボールの組及び上記第２のはんだボー
    ルの組を上記はんだ接合部にリフローさせるため、上記
    チップ及び上記基板を十分な温度で加熱する工程とを有
    する方法。
  3. 【請求項３】 チップを基板に接合する方法であって、 上記チップの第１の接触領域の組に第１のはんだボール
    の組をパターニングする工程と、 上記チップの上に設けられた上記第１のはんだボールの
    組を実質的に覆う第１のエポキシの層で上記チップを被
    覆する工程と、 上記第１のエポキシの層をｂ−ステージのエポキシに変
    換するため十分な温度と十分な時間で上記チップを加熱
    する工程と、 上記第１のはんだボールの組毎に導電性表面部を露出さ
    せるため、上記第１のエポキシの層をプレーナー化する
    工程と、 上記基板の第２の接触領域の組に第２のはんだボールの
    組をパターニングする工程と、 上記基板の上に設けられた上記第２のはんだボールの組
    を実質的に覆う第２のエポキシの層で上記基板を被覆す
    る工程と、 上記第２のエポキシの層をｂ−ステージのエポキシに変
    換するため十分な温度と十分な時間で上記基板を加熱す
    る工程と、 上記第２のはんだボールの組毎に導電性表面部を露出さ
    せるため、上記第２のエポキシの層をプレーナー化する
    工程と、 上記チップ上の上記第１のはんだボールの組を上記基板
    上の上記第２のはんだボールの組と接触させる工程と、 上記第１のエポキシの層を上記第２のエポキシの層に接
    合するため十分な温度と十分な時間の下で上記チップと
    上記基板の間に十分な圧力を加え、上記はんだボールを
    はんだ接合部にリフローさせる工程とを有する方法。
  4. 【請求項４】 チップと、基板と、請求項１記載の方法
    を用いて上記チップと上記基板との間に封止されたはん
    だボールのアレイとを含む半導体装置。
  5. 【請求項５】 チップと、基板と、請求項２記載の方法
    を用いて上記チップと上記基板の間に封止されたはんだ
    接合部のアレイとを含む半導体装置。
  6. 【請求項６】 請求項３記載の方法を用いて接合された
    チップと基板を含む半導体装置。
JP11359949A 1998-12-22 1999-12-17 フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置 Withdrawn JP2000188308A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US218781 1998-12-22
US09/218,781 US6168972B1 (en) 1998-12-22 1998-12-22 Flip chip pre-assembly underfill process

Publications (1)

Publication Number Publication Date
JP2000188308A true JP2000188308A (ja) 2000-07-04

Family

ID=22816488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11359949A Withdrawn JP2000188308A (ja) 1998-12-22 1999-12-17 フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置

Country Status (2)

Country Link
US (1) US6168972B1 (ja)
JP (1) JP2000188308A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP2007214346A (ja) * 2006-02-09 2007-08-23 Sumitomo Bakelite Co Ltd 半導体装置、及び半導体装置の製造方法
JP2012178349A (ja) * 2000-08-04 2012-09-13 Sekisui Chem Co Ltd 導電性微粒子及び基板構成体
KR20150013448A (ko) * 2012-04-19 2015-02-05 에베 그룹 에. 탈너 게엠베하 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
JP2004523893A (ja) * 2000-11-14 2004-08-05 ヘンケル　ロックタイト　コーポレイション ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
US6574861B1 (en) 2001-04-11 2003-06-10 Applied Micro Circuits Corporation System and method for solder ball rework
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US6677179B2 (en) * 2001-11-16 2004-01-13 Indium Corporation Of America Method of applying no-flow underfill
JP2003188508A (ja) * 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
US6703299B2 (en) * 2001-12-21 2004-03-09 Intel Corporation Underfill process for flip-chip device
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6888257B2 (en) 2002-06-28 2005-05-03 Lord Corporation Interface adhesive
US6770510B1 (en) 2002-09-06 2004-08-03 Taiwan Semiconductor Manufacturing Company Flip chip process of flux-less no-flow underfill
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US20040099962A1 (en) * 2002-11-22 2004-05-27 Sarathy Rajagopalan Flip chip electrical test yields by countering substrate die area coplanarity
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US7166491B2 (en) * 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7247683B2 (en) * 2004-08-05 2007-07-24 Fry's Metals, Inc. Low voiding no flow fluxing underfill for electronic devices
JP4667094B2 (ja) * 2005-03-18 2011-04-06 富士通株式会社 電子装置の製造方法
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7847414B2 (en) * 2005-09-22 2010-12-07 Chipmos Technologies Inc. Chip package structure
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US7960214B2 (en) * 2005-09-22 2011-06-14 Chipmos Technologies Inc. Chip package
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US20080197493A1 (en) * 2007-02-16 2008-08-21 Stefan Geyer Integrated circuit including conductive bumps
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
CN101625987B (zh) * 2008-07-08 2012-02-29 南茂科技股份有限公司 芯片封装结构制程
US8159067B2 (en) 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US7989950B2 (en) 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
TWI443761B (zh) * 2011-09-14 2014-07-01 Manufacturing method for flip chip packaging
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9362143B2 (en) 2012-05-14 2016-06-07 Micron Technology, Inc. Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
US9508702B2 (en) 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate posts
US9515006B2 (en) 2013-09-27 2016-12-06 Freescale Semiconductor, Inc. 3D device packaging using through-substrate posts
US9508701B2 (en) 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate pillars
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US20180025965A1 (en) * 2016-07-19 2018-01-25 Dialog Semiconductor (Uk) Limited WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
CN113299591B (zh) * 2021-04-15 2022-09-13 山西高科华兴电子科技有限公司 一种微小芯片快速巨量转移方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848947A (ja) 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS62147735A (ja) 1985-12-23 1987-07-01 Matsushita Electric Works Ltd フリツプチツプの製法
US4676868A (en) 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
JPH02117196A (ja) 1988-10-26 1990-05-01 Canon Inc プリント基板
JP2897409B2 (ja) 1990-11-15 1999-05-31 凸版印刷株式会社 Ｉｃパッケージ
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
JPH06103707B2 (ja) 1991-12-26 1994-12-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップの交換方法
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5391397A (en) 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JPH0837190A (ja) 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH08316257A (ja) 1995-05-16 1996-11-29 Fujitsu Ltd 半導体素子の封止方法
US5659203A (en) 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
KR100192766B1 (ko) 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
KR0157899B1 (ko) 1995-09-22 1998-12-01 문정환 기판에 반도체 장치를 부착시키기 위한 연결구조
US5650667A (en) 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US5710071A (en) 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5621225A (en) 1996-01-18 1997-04-15 Motorola Light emitting diode display package
US5704116A (en) 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178349A (ja) * 2000-08-04 2012-09-13 Sekisui Chem Co Ltd 導電性微粒子及び基板構成体
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP4697789B2 (ja) * 2005-10-26 2011-06-08 シチズン電子株式会社 半導体装置及びその製造方法
JP2007214346A (ja) * 2006-02-09 2007-08-23 Sumitomo Bakelite Co Ltd 半導体装置、及び半導体装置の製造方法
KR20150013448A (ko) * 2012-04-19 2015-02-05 에베 그룹 에. 탈너 게엠베하 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법
JP2015515135A (ja) * 2012-04-19 2015-05-21 エーファウ・グループ・エー・タルナー・ゲーエムベーハー コンタクトエレメントを備えたチップを、チップコンタクトエレメントに対する開口を有する機能層を備えた基板に仮接合する方法
KR102121080B1 (ko) * 2012-04-19 2020-06-10 에베 그룹 에. 탈너 게엠베하 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법

Also Published As

Publication number Publication date
US6168972B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
JP2000188308A (ja) フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置
KR100559914B1 (ko) Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치
US6166434A (en) Die clip assembly for semiconductor package
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
US6100114A (en) Encapsulation of solder bumps and solder connections
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
US6861285B2 (en) Flip chip underfill process
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US20070102827A1 (en) Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
EP1327264A1 (en) Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
US6696319B2 (en) Method of attaching semiconductor devices on a switching device and such an attached device
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JP2731383B2 (ja) 部品実装構造及び部品実装方法
JP2009049115A (ja) 半導体装置及びその製造方法
JP2555994B2 (ja) フリップチップ実装方法
JPH0689914A (ja) 半導体装置の封止方法
WO2004073059A1 (en) Method for planarizing bumped die
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP3644678B2 (ja) 半導体装置及びその製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH08139138A (ja) 電子部品の接続方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306