JP2897409B2 - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JP2897409B2
JP2897409B2 JP2309411A JP30941190A JP2897409B2 JP 2897409 B2 JP2897409 B2 JP 2897409B2 JP 2309411 A JP2309411 A JP 2309411A JP 30941190 A JP30941190 A JP 30941190A JP 2897409 B2 JP2897409 B2 JP 2897409B2
Authority
JP
Japan
Prior art keywords
chip
resin
package
electrode
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2309411A
Other languages
English (en)
Other versions
JPH04180244A (ja
Inventor
俊雄 大房
荘太郎 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2309411A priority Critical patent/JP2897409B2/ja
Publication of JPH04180244A publication Critical patent/JPH04180244A/ja
Application granted granted Critical
Publication of JP2897409B2 publication Critical patent/JP2897409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路（以下単にICという）用の
パッケージに係わり、特にICチップからの導体回路パタ
ーンの引き出し構造に工夫をこらした高密度多ピン対応
のICパッケージに関する。
〔従来技術〕
従来、ICチップから導体回路パターンを引き出すに
は、まず、ICチップ上の周辺部に予め形成しておいた電
極から金あるいはアルミからなるワイヤーを通じて、鉄
あるいは銅を主成分とする合金からなるリードフレーム
の接続端子（インナーリード）に接続する。これは、DI
PタイプのICパッケージやQFPタイプのICパッケージ等に
共通して言える。PGAタイプのICパッケージではリード
フレームを用いないが、ICチップ上の電極から導体回路
を引き出すには、やはりワイヤーを使用する必要があ
る。
上記の如く、従来のICパッケージではICチップ上の電
極に金あるいはアルミからなるワイヤーを溶着させ、こ
のワイヤーをリードフレーム等の外部接続端子まで引き
出して、この外部接続端子にワイヤーを溶着させて余分
なワイヤーを切断する必要がある。そのため、ワイヤー
の両端２ケ所で接続を行うことになるので、接続の信頼
性を落とす原因の１つとなっている。さらに、接続部分
以外はワイヤーが浮いた状態になっているため、樹脂で
封止するまでの間にワイヤーの変形やこれによる回路の
短絡を生じやすい。
また、DIPタイプのICパッケージやQFPタイプのICパッ
ケージでは、外部接続端子としてリードフレームを用い
る。このリードフレームは厚みが約0.15mmの鉄あるいは
銅を主成分とする合金からなる板状の材料を使用し、エ
ッチング等の方法によって接続端子が作られるため、材
料の厚みの幅以下の幅でICチップとの接続端子（インナ
ーリード）を加工することは難しい。さらに、ワイヤー
溶着時の変形防止のため、あるいは、リードフレームが
ICパッケージとプリント配線板との接続端子を兼ねた
め、強度が不足すると変形を起こしやすくなるので厚み
を減らすことができない。これらの理由により、現状で
はICパッケージの多ピン対応と接続信頼性の確保は困難
である。
〔発明が解決しようとする課題〕
本発明は、ICチップからの導体回路パターンの引き出
し構造に工夫をこらし、接続信頼性を向上させるととも
に、ICチップ上の電極から引き出す導体回路を微細化し
て、ICパッケージの多ピン対応を実現しょうとするもの
である。
〔課題を解決するための手段〕
すなわち、本発明は、ICチップの電極形成面以外の部
分を樹脂で覆い、かつ、ICチップの電極面と樹脂面とが
略同一平面となるように形成するとともに、ICチップの
電極から接続用の導体パターンをICチップの電極面と略
同一平面の樹脂部分に設け、かつ、導体パターンの周辺
部を残し被覆樹脂で密封するとともに、周辺部にバンプ
を形成したことを特徴とするICパッケージである。
以下に本発明を、図面に基いて説明する。本発明では
ICチップ（１）の電極形成部を有する面以外の部分をあ
らかじめ樹脂（２）で覆い、ICチップ（１）の電極形成
面とそのまわりの樹脂（２）の面が略同一平面上になる
ようにする（第１図参照）。なお、この樹脂（２）は、
ICチップ（１）上の電極（３）形成面以外の部分全体を
覆うように金型内で加熱溶融させてから硬化させて形成
しても良いし、常温で液状の樹脂をICチップ（１）上の
電極（３）形成面以外の部分を覆うように滴下して加熱
・硬化させて形成しても良い。また、あらかじめ形成し
ておいた樹脂容器にICチップ（１）を嵌め込んで同様の
形態のものを形成しても良い。また、樹脂（２）の代わ
りにセラミックを使用して同様の形態のものを形成して
もよい。次に、真空蒸着、スパッタリング、イオンプレ
ーティング、めっきあるいは導電ペーストの印刷によっ
て、ICチップ上の電極から周囲に導体回路（４）を形成
する。さらに、周辺部を少し残して、露出した導体回路
（４）とICチップ（１）を被覆樹脂（５）で覆う。最後
に、周辺部に露出した導体回路（４）の端部にはんだ等
の金属あるいは導電性を有する物質でバンプ（６）を形
成し、多ピン対応のICパッケージを得る。
〔作用〕
本発明では、ICチップ（１）上の電極（３）から接続
用の導体回路（４）を直接形成するため、接続箇所が１
箇所になり、形成した導体回路（４）が支持基板となる
樹脂（２）およびICチップ上の電極（３）に密着してい
るため、ワイヤーで接続した場合と比較して、接続導体
回路の変形・短絡が発生しにくくなり、かつ、接続信頼
性が向上する。また、導体回路（４）の微細化が容易な
ため、ICパッケージの多ピン化に対応できるようにな
る。
〔実施例１〕 ICチップの電極形成面を残し、これと略同一平面とな
るように樹脂をモールドする。この面にレジスト（東京
応化工業（株）製；商品名「PMER」）を塗布し、露光・
現像することによって導体回路形成部のレジストを除去
し、無電解銅めっきを約0.2μｍの厚みで付け、レジス
トをすべて除去する。再び、無電解銅めっきを行い、さ
らに無電解ニッケルめっきを行って、最終的に導体回路
（４）の厚みを５〜10μｍとする。次に、この導体回路
（４）の周辺部を１〜3mm残して、トランスファーモー
ルド法により導体回路（４）と露出したICチップ（１）
上に約0.5mmの厚みで被覆樹脂（５）をモールドした。
その後、周辺部に露出した導体回路（４）上にはんだバ
ンプ（６）を形成した。
〔実施例２〕 ICチップにビームリードチップを使用してICチップ上
の電極（３）（ビームリード）上に樹脂（２）が被覆せ
ず、これと略同一平面となるように樹脂（２）をモール
ドする。この面にレジスト（東京応化工業（株）製；商
品名「PMER」）を塗布し、露光・現像することによって
回路形成部のレジストを除去し、無電解銅めっきを行
う。レジストを除去し、ロジウムめっきを行って厚みが
２〜５μｍの導体回路（４）を形成する。次に、この導
体回路（４）の周辺部の幅約0.5mm、長さ約１〜2mmの部
分を残して、保護用の樹脂（５）をスクリーン印刷す
る。このときの印刷した樹脂（５）の厚みは、および10
〜50μｍである。その後、周辺部に露出した導体回路上
に、はんだバンプ（６）を形成することによって多ピン
対応のICパッケージを得ることが出来た。
〔発明の効果〕 ICチップ上の電極から導体回路パターンを直接引き出
すため、断線や接続不良および短絡などの事故が無くな
り、接続信頼性が向上する。
ICチップ上の電極から引き出す導体回路が微細化でき
るため、ICパッケージの多ピン対応が容易になる。
バンプの部分では、電極間の距離を拡大できる。
【図面の簡単な説明】
図面は本発明の実施例を示すものであって、第１図は、
本発明によるICパッケージの構造を示す断面図であり、
第２図はICチップを埋め込み後、接続電極の形成を行っ
た状態を示す平面図である。 （１）……ICチップ、（２）……樹脂、（３）……電
極、（４）……導体回路、（５）……被覆樹脂、（６）
……バンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−11066（ＪＰ，Ａ) 特開 平２−87653（ＪＰ，Ａ) 特開 昭63−305543（ＪＰ，Ａ) 特開 平１−179334（ＪＰ，Ａ) 特開 平４−25038（ＪＰ，Ａ) 特開 平３−297152（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】ICチップの電極形成面以外の部分を樹脂で
    覆い、かつ、ICチップの電極面と樹脂面とが略同一平面
    となるように形成するとともに、ICチップの電極から接
    続用の導体パターンをICチップの電極面と略同一平面の
    樹脂部分に設け、かつ、導体パターンの周辺部を残し被
    覆樹脂で密封するとともに、周辺部にバンプを形成した
    ことを特徴とするICパッケージ。
  2. 【請求項２】接続用の導体パターンを真空蒸着、スパッ
    タリング、イオンプレーティング、めっきのいずれか、
    あるいは、これらの組み合わせにて形成したことを特徴
    とする請求項（１）記載のICパッケージ。
  3. 【請求項３】接続用の導体パターンを導電性ペーストに
    て形成したことを特徴とする請求項（１）記載のICパッ
    ケージ。
  4. 【請求項４】樹脂に代えて、セラミックを使用したこと
    を特徴とする請求項（１）記載のICパッケージ。
JP2309411A 1990-11-15 1990-11-15 Ｉｃパッケージ Expired - Fee Related JP2897409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2309411A JP2897409B2 (ja) 1990-11-15 1990-11-15 Ｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2309411A JP2897409B2 (ja) 1990-11-15 1990-11-15 Ｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPH04180244A JPH04180244A (ja) 1992-06-26
JP2897409B2 true JP2897409B2 (ja) 1999-05-31

Family

ID=17992687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2309411A Expired - Fee Related JP2897409B2 (ja) 1990-11-15 1990-11-15 Ｉｃパッケージ

Country Status (1)

Country Link
JP (1) JP2897409B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US6168972B1 (en) 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process

Also Published As

Publication number Publication date
JPH04180244A (ja) 1992-06-26

Similar Documents

Publication Publication Date Title
US6658734B2 (en) Method of manufacturing a circuit member for a resin-sealed semiconductor device
JP4549491B2 (ja) 樹脂封止型半導体装置
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6608374B1 (en) Semiconductor chip assembly with bumped conductive trace
US6586834B1 (en) Die-up tape ball grid array package
JP2001024135A (ja) 半導体装置の製造方法
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US7015591B2 (en) Exposed pad module integrating a passive device therein
JP2897409B2 (ja) Ｉｃパッケージ
JP5850347B2 (ja) 樹脂封止型半導体装置
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3499392B2 (ja) 半導体装置
JP4357728B2 (ja) 樹脂封止型半導体装置
JPH0666354B2 (ja) 半導体装置
JP3397181B2 (ja) 半導体装置及びその製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03257854A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JP3153185B2 (ja) 半導体装置
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JP2784209B2 (ja) 半導体装置
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH04119653A (ja) 集積回路素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees