JPS5848947A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS5848947A JPS5848947A JP56149098A JP14909881A JPS5848947A JP S5848947 A JPS5848947 A JP S5848947A JP 56149098 A JP56149098 A JP 56149098A JP 14909881 A JP14909881 A JP 14909881A JP S5848947 A JPS5848947 A JP S5848947A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- bumps
- substrate
- semiconductor device
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製法、特に半導体素子(主として
半導体集積回路素子)の実装に関するものるにある。
半導体集積回路素子)の実装に関するものるにある。
従来、例えば液晶セルを構成する、二枚のガラス板の少
なくとも一方を延長し、この延長部分にLsiチップを
実装したり、或いは各種の回路基板にLsi チップが
しばしば実装される。この場合、一般に従来の実装法は
Lsi チップに設けた複数個のパ゛ンプと基板上の配
線導体とを同時にボンディングし、しかる後、Lsiチ
ップを樹脂封止する方法が採られている。
なくとも一方を延長し、この延長部分にLsiチップを
実装したり、或いは各種の回路基板にLsi チップが
しばしば実装される。この場合、一般に従来の実装法は
Lsi チップに設けた複数個のパ゛ンプと基板上の配
線導体とを同時にボンディングし、しかる後、Lsiチ
ップを樹脂封止する方法が採られている。
しかし、特に1枚の基板上へ多数のLsiチンプを実装
する(マルチ・チップ化)場合、不良チップの交換が必
要となり、従来方法では封止樹脂と基板とが接着してい
る為、Lsiチップの取り換えに際して、ガラス等の基
板や基板上のパーツに対して損傷を与えることが多く、
かつ取換えに時間を要し、Lsiチップ取換え1後、破
損あるいは亀裂した基板や部品を再度使用することはで
きず、不良チップの場合、基板ごと捨てる結果となり、
基板の少滴りが著しく低下するなどの欠点があった0 本発明は上記の点に鑑みてなされたもので、特にボンデ
ィング前にバンプ部分を残して半導体素子を樹脂封止す
ることにより、封止樹脂と基板との接着を防止1〜、不
良品半導体素子の交換を容易に行えるようにした半導体
装置の製法を提供せんとするものである。
する(マルチ・チップ化)場合、不良チップの交換が必
要となり、従来方法では封止樹脂と基板とが接着してい
る為、Lsiチップの取り換えに際して、ガラス等の基
板や基板上のパーツに対して損傷を与えることが多く、
かつ取換えに時間を要し、Lsiチップ取換え1後、破
損あるいは亀裂した基板や部品を再度使用することはで
きず、不良チップの場合、基板ごと捨てる結果となり、
基板の少滴りが著しく低下するなどの欠点があった0 本発明は上記の点に鑑みてなされたもので、特にボンデ
ィング前にバンプ部分を残して半導体素子を樹脂封止す
ることにより、封止樹脂と基板との接着を防止1〜、不
良品半導体素子の交換を容易に行えるようにした半導体
装置の製法を提供せんとするものである。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第1図乃至第4図は本発明による製法に基づいて製造さ
れる半導体装置の一例の製造工程を示している。
れる半導体装置の一例の製造工程を示している。
第1図はバンプ形成後のLsiチップを示し、lはLs
i チップ、2はチップ上に突出した接続端子であるバ
ンプである。第2図において、上記LsiチップIに封
止樹脂4(例えば、エポキシ系等)をはじく物質3、例
えば/リコン系樹脂等をバンプ2の先端部に塗布する上
記Lsiチップ1を封止樹脂4中にディッピングし、引
きあげ、又はスプレー法により樹脂を塗布するとバンプ
2の先端部分には封止樹脂4は塗布されない(第39図
)。上記樹脂4に熱等を加えて硬化した後、上記封止樹
脂4をはじく物質3を除去し、基板5上の配線導体6と
バンプ2とを同時にボンディングし、半導体装置を製造
する。なお、物質3の膜が薄い場合は、とくに除去する
ことなくそのままボンディングすることができる(第4
図)。この前記方法はフラントパッケージ、フィルムキ
ャリア一方式等の実装法に比べ小型にでき且つ高密度実
装を可能にする、また通常の雰囲気中でボンディングが
行え、空調設備が不要である。なお、バンプ部分に形成
される封止樹脂と接着しないあるいはしにくい樹脂等の
コーテイング物質をバンプ全体に形成するかバンプの一
部分に形成するかは実験的或いは試験的に決められる。
i チップ、2はチップ上に突出した接続端子であるバ
ンプである。第2図において、上記LsiチップIに封
止樹脂4(例えば、エポキシ系等)をはじく物質3、例
えば/リコン系樹脂等をバンプ2の先端部に塗布する上
記Lsiチップ1を封止樹脂4中にディッピングし、引
きあげ、又はスプレー法により樹脂を塗布するとバンプ
2の先端部分には封止樹脂4は塗布されない(第39図
)。上記樹脂4に熱等を加えて硬化した後、上記封止樹
脂4をはじく物質3を除去し、基板5上の配線導体6と
バンプ2とを同時にボンディングし、半導体装置を製造
する。なお、物質3の膜が薄い場合は、とくに除去する
ことなくそのままボンディングすることができる(第4
図)。この前記方法はフラントパッケージ、フィルムキ
ャリア一方式等の実装法に比べ小型にでき且つ高密度実
装を可能にする、また通常の雰囲気中でボンディングが
行え、空調設備が不要である。なお、バンプ部分に形成
される封止樹脂と接着しないあるいはしにくい樹脂等の
コーテイング物質をバンプ全体に形成するかバンプの一
部分に形成するかは実験的或いは試験的に決められる。
以上説明したように本発明によれば、基板ヘボンディン
グされる不良半導体素子の交換が極めて容易で且つ基板
の少滴りが向上しコスト低下につながるなどの利点があ
る。
グされる不良半導体素子の交換が極めて容易で且つ基板
の少滴りが向上しコスト低下につながるなどの利点があ
る。
第1図乃至第4図は本発明に係わる半導体装置の一例の
製造工程を示す断面図である。 図中、■=半導体素子、2:バンプ、3:コーテイング
物質、4:封止樹脂、5:基板、6:配線導体、 代理人 弁理士 福 士 愛 彦
製造工程を示す断面図である。 図中、■=半導体素子、2:バンプ、3:コーテイング
物質、4:封止樹脂、5:基板、6:配線導体、 代理人 弁理士 福 士 愛 彦
Claims (1)
- 1、複数個の電極接続用のバンプを有する半導体素子を
、配線導体が形成された電極基板上に載置し、上記複数
個のバンプと配線導体とを同時にボンディングする半導
体装置の製法において、ポンディング前に上記バンプ部
分を残して上記半導体素子を樹脂封止することを特徴と
する半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149098A JPS5848947A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149098A JPS5848947A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5848947A true JPS5848947A (ja) | 1983-03-23 |
JPS6244851B2 JPS6244851B2 (ja) | 1987-09-22 |
Family
ID=15467647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56149098A Granted JPS5848947A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5848947A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02189926A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体集積回路装置 |
US5139969A (en) * | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
US5373190A (en) * | 1991-08-12 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
US6168972B1 (en) | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2618249B2 (ja) * | 1987-12-18 | 1997-06-11 | 三菱樹脂株式会社 | Smc材の皮剥裁断装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361277A (en) * | 1976-11-15 | 1978-06-01 | Hitachi Ltd | Semiconductor element |
-
1981
- 1981-09-18 JP JP56149098A patent/JPS5848947A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361277A (en) * | 1976-11-15 | 1978-06-01 | Hitachi Ltd | Semiconductor element |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02189926A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体集積回路装置 |
US5139969A (en) * | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
US5373190A (en) * | 1991-08-12 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
US6168972B1 (en) | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
Also Published As
Publication number | Publication date |
---|---|
JPS6244851B2 (ja) | 1987-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
US6066551A (en) | Method for forming bump of semiconductor device | |
JP3751587B2 (ja) | 半導体装置の製造方法 | |
JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JP3501360B2 (ja) | ポリマ補強カラム・グリッド・アレイ | |
US6686015B2 (en) | Transferable resilient element for packaging of a semiconductor chip and method therefor | |
JP2962385B2 (ja) | 半導体装置の製造方法 | |
JPS5848947A (ja) | 半導体装置の製法 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
JP2561943B2 (ja) | ペースト塗布用ノズル及びペースト塗布方法 | |
JP2006295186A (ja) | 無テープのダイアタッチ方式による集積回路パッケージプロセス | |
JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JPH0367337B2 (ja) | ||
JPH03157959A (ja) | 実装構造及び製造方法 | |
JPH0760881B2 (ja) | 半導体装置の半田塗布方法 | |
JPS5848932A (ja) | 半導体装置の製法 | |
US20040078966A1 (en) | Method of mounting electronic parts on wiring board | |
JP2000059011A (ja) | 電子回路基板 | |
JPH0917913A (ja) | 電子回路装置 | |
JP3711311B2 (ja) | 半導体装置の製造方法 | |
JP2003152134A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JPH0878608A (ja) | 半導体パッケ−ジ実装構造及び方法 | |
JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
JPS5979555A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH07326850A (ja) | 半導体素子の封止構造及び半導体素子の封止方法 |