JPH07326850A - 半導体素子の封止構造及び半導体素子の封止方法 - Google Patents
半導体素子の封止構造及び半導体素子の封止方法Info
- Publication number
- JPH07326850A JPH07326850A JP6118529A JP11852994A JPH07326850A JP H07326850 A JPH07326850 A JP H07326850A JP 6118529 A JP6118529 A JP 6118529A JP 11852994 A JP11852994 A JP 11852994A JP H07326850 A JPH07326850 A JP H07326850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- sealant
- layer
- encapsulant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 基板上に実装された半導体素子の封止構造及
び封止方法に関し、基板と半導体素子との接合部の寿命
を延ばすことができる半導体素子封止構造及び半導体素
子封止方法を提供することを目的とする。 【構成】 基板１の半導体素子２実装面に一体的に形成
された封止剤の層３のうち、半導体素子２の周りの封止
剤の層３の厚みを他の部分より薄くするように構成す
る。
び封止方法に関し、基板と半導体素子との接合部の寿命
を延ばすことができる半導体素子封止構造及び半導体素
子封止方法を提供することを目的とする。 【構成】 基板１の半導体素子２実装面に一体的に形成
された封止剤の層３のうち、半導体素子２の周りの封止
剤の層３の厚みを他の部分より薄くするように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に実装された半
導体素子の封止構造及び封止方法に関する。近年、基板
の高密度実装化に関しては、薄膜多層基板(セラミック
基板)や一般のガラスエポキシ基板において、パッケー
ジングされていない素子、所謂ベアチップの実装が要望
されている。
導体素子の封止構造及び封止方法に関する。近年、基板
の高密度実装化に関しては、薄膜多層基板(セラミック
基板)や一般のガラスエポキシ基板において、パッケー
ジングされていない素子、所謂ベアチップの実装が要望
されている。
【０００２】
【従来の技術】従来、ベアチップを基板に実装する方法
として、以下のような手法が採られている。
として、以下のような手法が採られている。
【０００３】(1) 個々のベアチップを蓋で覆い、蓋と基
板とを接着剤や半田で接合する。 (2) ベアチップを実装し、基板の実装面上にデスペンサ
によりエポキシ系の封止剤を塗布する。この場合、ベア
チップ下面迄封止剤が充填されない場合は、真空脱泡を
行う。
板とを接着剤や半田で接合する。 (2) ベアチップを実装し、基板の実装面上にデスペンサ
によりエポキシ系の封止剤を塗布する。この場合、ベア
チップ下面迄封止剤が充填されない場合は、真空脱泡を
行う。
【０００４】
【発明が解決しようとする課題】しかし、上記手法にお
いては、次のような問題点がある。 (1) 蓋と基板とを接合している接着剤あるいは半田材の
接合界面から水分が蓋の中に侵入(リーク)し、ベアチッ
プの寿命を短くするという問題点がある。
いては、次のような問題点がある。 (1) 蓋と基板とを接合している接着剤あるいは半田材の
接合界面から水分が蓋の中に侵入(リーク)し、ベアチッ
プの寿命を短くするという問題点がある。
【０００５】(2) 実装されたベアチップの高集積化に伴
う発熱量に対応するため、熱伝導率が高く、ベアチップ
と熱膨張率が近いセラミック系の基板を用いた場合、封
止剤自体の熱膨張係数がバンプ,ベアチップ,基板と比較
して大きいので、温度変化時に両者の伸びの量が異な
り、基板と封止剤はバイメタルのように反り、封止剤と
基板との間に発生するせん断力により、ベアチップとバ
ンプとの接合部の寿命が短くなるという問題点がある。
う発熱量に対応するため、熱伝導率が高く、ベアチップ
と熱膨張率が近いセラミック系の基板を用いた場合、封
止剤自体の熱膨張係数がバンプ,ベアチップ,基板と比較
して大きいので、温度変化時に両者の伸びの量が異な
り、基板と封止剤はバイメタルのように反り、封止剤と
基板との間に発生するせん断力により、ベアチップとバ
ンプとの接合部の寿命が短くなるという問題点がある。
【０００６】これを防止するために、ベアチップ間にテ
フロン等の仕切板を設け、エポキシ系の封止剤を塗布
し、硬化後この仕切板を取り除き、個々のベアチップ間
には封止剤が存在しないようにする。このようにするこ
とにより、個々のベアチップと基板との接合部に作用す
るせん断力が緩和され、接合部の寿命が短くなる問題点
は解消される。
フロン等の仕切板を設け、エポキシ系の封止剤を塗布
し、硬化後この仕切板を取り除き、個々のベアチップ間
には封止剤が存在しないようにする。このようにするこ
とにより、個々のベアチップと基板との接合部に作用す
るせん断力が緩和され、接合部の寿命が短くなる問題点
は解消される。
【０００７】しかし、仕切板を用いて封止剤層を分断す
ると、新たな問題点が発生する。図６に示すように、基
板５１上に形成された個々の半導体素子の封止剤層５２
は略一定な厚みt であるので、封止剤層５２の端面A に
おける基板５１との接合部Xは、中立軸から一番離れた
位置にある。よって、基板５１が反った場合、この接合
部Xには大きな曲げ応力が発生し、封止剤層５２は基板
５１より剥離しやすく、プレッシャークッカーテスト等
の高湿度のもとでは、封止剤層５２の接合部Xより水分
が入り込み、封止剤層５２が膨張し、封止剤層５２の基
板５１よりの界面剥離が発生し、接合部の寿命が短くな
る問題点がある。
ると、新たな問題点が発生する。図６に示すように、基
板５１上に形成された個々の半導体素子の封止剤層５２
は略一定な厚みt であるので、封止剤層５２の端面A に
おける基板５１との接合部Xは、中立軸から一番離れた
位置にある。よって、基板５１が反った場合、この接合
部Xには大きな曲げ応力が発生し、封止剤層５２は基板
５１より剥離しやすく、プレッシャークッカーテスト等
の高湿度のもとでは、封止剤層５２の接合部Xより水分
が入り込み、封止剤層５２が膨張し、封止剤層５２の基
板５１よりの界面剥離が発生し、接合部の寿命が短くな
る問題点がある。
【０００８】尚、この界面より水分が入り込むという問
題点を解決するためは、先ず、充填性のよい封止剤でベ
アチップ下面の封止を行い、更に、その上に耐湿性の高
い封止剤をコートする方法がある。このようにすること
により、封止剤の界面より水分が入り込むことは少なく
なる。しかし、手間がかかるうえに、大型素子を使用し
たい場合や、それらを使用してマルチプルパッケージに
した場合などは、封止剤の塗布面積が増えることによ
り、せん断力による接合部の破壊に関しては問題があ
る。
題点を解決するためは、先ず、充填性のよい封止剤でベ
アチップ下面の封止を行い、更に、その上に耐湿性の高
い封止剤をコートする方法がある。このようにすること
により、封止剤の界面より水分が入り込むことは少なく
なる。しかし、手間がかかるうえに、大型素子を使用し
たい場合や、それらを使用してマルチプルパッケージに
した場合などは、封止剤の塗布面積が増えることによ
り、せん断力による接合部の破壊に関しては問題があ
る。
【０００９】又、熱膨張率の異なる２種類の封止剤を用
いることにより、これら封止剤の熱伝導率が悪いと、窒
化アルミ基板等を使用した場合には、昇温時や降温時
に、２つの封止剤間に発生する熱応力によりクラックが
発生することもある。
いることにより、これら封止剤の熱伝導率が悪いと、窒
化アルミ基板等を使用した場合には、昇温時や降温時
に、２つの封止剤間に発生する熱応力によりクラックが
発生することもある。
【００１０】本発明は、上記問題点に鑑みてなされたも
ので、その目的は、基板と半導体素子との接合部の寿命
を延ばすことができる半導体素子封止構造及び半導体素
子封止方法を提供することにある。
ので、その目的は、基板と半導体素子との接合部の寿命
を延ばすことができる半導体素子封止構造及び半導体素
子封止方法を提供することにある。
【００１１】
【課題を解決するための手段】図１は本発明の半導体封
止構造の原理図である。図において、１は基板、２は基
板１上に実装された複数の半導体素子である。３は基板
１の半導体素子実装面全体に形成された封止剤層であ
る。この封止剤層３のうち、半導体素子２の周りの封止
剤の層の厚みは、他の部分より薄く形成されている。
止構造の原理図である。図において、１は基板、２は基
板１上に実装された複数の半導体素子である。３は基板
１の半導体素子実装面全体に形成された封止剤層であ
る。この封止剤層３のうち、半導体素子２の周りの封止
剤の層の厚みは、他の部分より薄く形成されている。
【００１２】又、本発明の半導体封止構造は、基板上に
実装された複数個の半導体素子を封止剤を用いて封止す
る半導体素子の封止構造において、前記半導体素子と前
記基板との間に隙間を形成したものである。
実装された複数個の半導体素子を封止剤を用いて封止す
る半導体素子の封止構造において、前記半導体素子と前
記基板との間に隙間を形成したものである。
【００１３】次に、本発明の半導体封止方法は、基板上
に実装された複数個の半導体素子を覆うように封止剤を
用いて封止剤層を形成する工程と、前記封止剤層を硬化
させる工程と、前記半導体素子の周りの封止剤層に溝を
形成する工程とからなるものである。
に実装された複数個の半導体素子を覆うように封止剤を
用いて封止剤層を形成する工程と、前記封止剤層を硬化
させる工程と、前記半導体素子の周りの封止剤層に溝を
形成する工程とからなるものである。
【００１４】尚、半導体素子の周りの封止剤層に溝を形
成する工程として、ブレード、レーザのうちどちらか一
方を用いることが好ましい。又、本発明の半導体封止構
造は、基板上に実装された複数個の半導体素子を覆うよ
うに封止剤を用いて封止剤層を形成する工程と、真空脱
泡する工程と、前記半導体素子が下になる状態で、前記
封止剤層を硬化させる工程とからなるものである。
成する工程として、ブレード、レーザのうちどちらか一
方を用いることが好ましい。又、本発明の半導体封止構
造は、基板上に実装された複数個の半導体素子を覆うよ
うに封止剤を用いて封止剤層を形成する工程と、真空脱
泡する工程と、前記半導体素子が下になる状態で、前記
封止剤層を硬化させる工程とからなるものである。
【００１５】更に、本発明の半導体封止構造は、基板上
に実装された素子にマスクをし、マスクをしていない部
分に封止剤を用いて封止剤層を形成する工程と、真空脱
泡してマスクをしていない部分の余剰封止剤を除去する
工程と、封止剤を硬化させる工程と、前記マスクを除去
する工程とからなるものである。
に実装された素子にマスクをし、マスクをしていない部
分に封止剤を用いて封止剤層を形成する工程と、真空脱
泡してマスクをしていない部分の余剰封止剤を除去する
工程と、封止剤を硬化させる工程と、前記マスクを除去
する工程とからなるものである。
【００１６】
【作用】図１に示す半導体素子の封止構造において、半
導体素子２の周りの封止剤層３の厚みを他の部分より薄
くしたことにより、薄くした部分は厚みが厚い他の部分
に比べて伸びやすくなっている。封止剤層は温度上昇し
た場合、基板方向に引張力を受けるが、封止剤層が一様
な厚さの場合と比較して、薄くした部分が多く伸びるの
で、半導体素子２と基板１との接合部分の封止剤層３の
伸び量は、封止剤層が一様な厚さの場合に比べて少な
い。よって、半導体素子２と基板１との接合部に作用す
るせん断力が減少する。
導体素子２の周りの封止剤層３の厚みを他の部分より薄
くしたことにより、薄くした部分は厚みが厚い他の部分
に比べて伸びやすくなっている。封止剤層は温度上昇し
た場合、基板方向に引張力を受けるが、封止剤層が一様
な厚さの場合と比較して、薄くした部分が多く伸びるの
で、半導体素子２と基板１との接合部分の封止剤層３の
伸び量は、封止剤層が一様な厚さの場合に比べて少な
い。よって、半導体素子２と基板１との接合部に作用す
るせん断力が減少する。
【００１７】又、本発明の他の半導体封止構造において
は、半導体素子と基板との間に隙間を形成したことによ
り、半導体素子と基板との接合部には、封止剤は存在し
ない。よって、基板と封止剤の熱膨張率の違いにより接
合部に作用するせん断力はない。
は、半導体素子と基板との間に隙間を形成したことによ
り、半導体素子と基板との接合部には、封止剤は存在し
ない。よって、基板と封止剤の熱膨張率の違いにより接
合部に作用するせん断力はない。
【００１８】次に、本発明の半導体素子の封止方法にお
いて、半導体素子の周りに溝を形成し、半導体素子の周
りの封止剤の厚みを他の部分より薄くしたことにより、
薄くした部分は厚みが厚い他の部分に比べて伸びやすく
なっている。封止剤層は温度上昇した場合、基板方向に
引張力を受けるが、封止剤層が一様な厚さの場合と比較
して、薄くした部分が多く伸び、半導体素子と基板との
接合部分の封止剤層の伸び量は、封止剤層が一様な厚さ
の場合に比べて少ない。よって、半導体素子と基板との
接合部に作用するせん断力が減少する。
いて、半導体素子の周りに溝を形成し、半導体素子の周
りの封止剤の厚みを他の部分より薄くしたことにより、
薄くした部分は厚みが厚い他の部分に比べて伸びやすく
なっている。封止剤層は温度上昇した場合、基板方向に
引張力を受けるが、封止剤層が一様な厚さの場合と比較
して、薄くした部分が多く伸び、半導体素子と基板との
接合部分の封止剤層の伸び量は、封止剤層が一様な厚さ
の場合に比べて少ない。よって、半導体素子と基板との
接合部に作用するせん断力が減少する。
【００１９】又、本発明の他の半導体封止方法において
は、封止剤を用いて封止剤層を形成した後に、半導体素
子が下になる状態で一定時間放置することにより、半導
体素子と基板との間に隙間が形成され、基板と封止剤と
の熱膨張率の違いにより発生する半導体素子と基板との
接合部に作用するせん断力はなくなる。
は、封止剤を用いて封止剤層を形成した後に、半導体素
子が下になる状態で一定時間放置することにより、半導
体素子と基板との間に隙間が形成され、基板と封止剤と
の熱膨張率の違いにより発生する半導体素子と基板との
接合部に作用するせん断力はなくなる。
【００２０】更に、本発明の他の半導体封止方法におい
ては、真空脱泡によりマスクしていない部分の余剰封止
剤を除去することにより、半導体素子の周りの封止剤が
除去され、封止剤の厚みが他の部分より薄くなり、薄く
した部分は厚みが厚い他の部分に比べて伸びやすくなっ
ている。封止剤層は温度上昇した場合、基板方向に引張
力を受けるが、封止剤層が一様な厚さの場合と比較し
て、薄くした部分が多く伸び、半導体素子と基板との接
合部分の封止剤層の伸び量は、封止剤層が一様な厚さの
場合に比べて少ない。よって、半導体素子と基板との接
合部に作用するせん断力が減少する。
ては、真空脱泡によりマスクしていない部分の余剰封止
剤を除去することにより、半導体素子の周りの封止剤が
除去され、封止剤の厚みが他の部分より薄くなり、薄く
した部分は厚みが厚い他の部分に比べて伸びやすくなっ
ている。封止剤層は温度上昇した場合、基板方向に引張
力を受けるが、封止剤層が一様な厚さの場合と比較し
て、薄くした部分が多く伸び、半導体素子と基板との接
合部分の封止剤層の伸び量は、封止剤層が一様な厚さの
場合に比べて少ない。よって、半導体素子と基板との接
合部に作用するせん断力が減少する。
【００２１】
【実施例】次に図面を用いて本発明の実施例を説明す
る。図２は本発明の第１の実施例を説明する断面構成
図、図３は図２における平面構成図である。
る。図２は本発明の第１の実施例を説明する断面構成
図、図３は図２における平面構成図である。
【００２２】図２(a)及び図３(a)において、１１は基
板、１２は基板１１上に還元雰囲気中又はフラックスを
使用した大気雰囲気(不活性雰囲気)中のリフロー炉で接
合される半導体素子(ベアチップ)である。１３は基板１
１上の全ての半導体素子１２を覆うように塗布され、硬
化した封止剤層である。
板、１２は基板１１上に還元雰囲気中又はフラックスを
使用した大気雰囲気(不活性雰囲気)中のリフロー炉で接
合される半導体素子(ベアチップ)である。１３は基板１
１上の全ての半導体素子１２を覆うように塗布され、硬
化した封止剤層である。
【００２３】次に、図２(b)及び図３(b)において、半導
体素子１２の周りの封止剤層１３の厚みを他の部分より
薄くするために、溝１４を形成した。この溝１４の形成
方法としては、次のような手法がある。
体素子１２の周りの封止剤層１３の厚みを他の部分より
薄くするために、溝１４を形成した。この溝１４の形成
方法としては、次のような手法がある。
【００２４】(1) 図２(b)に示すように、隣接する半導
体素子１２間の幅より狭いブレード１５を用い、スクラ
イブする。 (2) CO2レーザやエキシマレーザを用いて、溝１４を形
成する。
体素子１２間の幅より狭いブレード１５を用い、スクラ
イブする。 (2) CO2レーザやエキシマレーザを用いて、溝１４を形
成する。
【００２５】(3) 半導体素子１２部分は開口が形成さ
れ、半導体素子１２間には凹みが形成されたテフロンシ
ートを封止剤硬化前に配設し、硬化後このテフロンシー
トを除去する。
れ、半導体素子１２間には凹みが形成されたテフロンシ
ートを封止剤硬化前に配設し、硬化後このテフロンシー
トを除去する。
【００２６】上記構成によれば、溝１４を形成し、各半
導体素子１２の周りの封止剤層１３の厚さを薄くしたこ
とにより、溝１４は厚みが厚い他の部分に比べて伸びや
すくなっている。封止剤層１３は温度上昇した場合、基
板１１方向に引張力を受けるが、封止剤層１３が一様な
厚さの場合と比較して、薄くした部分が多く伸び、半導
体素子１２と基板１１との接合部分の封止剤層１３の伸
び量は、封止剤層が一様な厚さの場合に比べて少ない。
よって、半導体素子１２と基板１１との接合部に作用す
るせん断力が減少し、接合部の寿命を延ばすことができ
る。
導体素子１２の周りの封止剤層１３の厚さを薄くしたこ
とにより、溝１４は厚みが厚い他の部分に比べて伸びや
すくなっている。封止剤層１３は温度上昇した場合、基
板１１方向に引張力を受けるが、封止剤層１３が一様な
厚さの場合と比較して、薄くした部分が多く伸び、半導
体素子１２と基板１１との接合部分の封止剤層１３の伸
び量は、封止剤層が一様な厚さの場合に比べて少ない。
よって、半導体素子１２と基板１１との接合部に作用す
るせん断力が減少し、接合部の寿命を延ばすことができ
る。
【００２７】又、封止剤層１３の周縁部は、厚さが薄く
なっているので、基板１１が反っても、封止剤層１３の
周縁部に作用する曲げ応力は小さくなり、封止剤層１３
は剥離しにくく、水分の侵入を防止することができる。
なっているので、基板１１が反っても、封止剤層１３の
周縁部に作用する曲げ応力は小さくなり、封止剤層１３
は剥離しにくく、水分の侵入を防止することができる。
【００２８】従来の基板と、本実施例の構成を適用した
基板との比較を行った。20mm×20mmの大きさで、半田バ
ンプ径が10μm程度,バンプピッチが200μm,バンプ数が4
000程度のベアチップを基板にフリップチップ接合し、
封止剤層を形成した2枚の基板のうち1枚を本実施例の構
成のように、ベアチップの周りに溝を形成した。
基板との比較を行った。20mm×20mmの大きさで、半田バ
ンプ径が10μm程度,バンプピッチが200μm,バンプ数が4
000程度のベアチップを基板にフリップチップ接合し、
封止剤層を形成した2枚の基板のうち1枚を本実施例の構
成のように、ベアチップの周りに溝を形成した。
【００２９】尚、封止剤は、線膨張率を下げ、粘度の調
整のためにエポキシ樹脂にフィラーを混入した次の様な
特性のものを用いた。 (1) 線膨張係数 : 約2.0〜4.0×10-6 [in/in/℃] (2) ガラス転移温度 : 約100〜150 [℃] (3) 粘度 : 約30000〜50000 [cps] 2枚の基板の半田接合部の寿命を比較すると、溝を形成
した方は、溝を形成しないものに比べて約2倍の寿命が
あった。
整のためにエポキシ樹脂にフィラーを混入した次の様な
特性のものを用いた。 (1) 線膨張係数 : 約2.0〜4.0×10-6 [in/in/℃] (2) ガラス転移温度 : 約100〜150 [℃] (3) 粘度 : 約30000〜50000 [cps] 2枚の基板の半田接合部の寿命を比較すると、溝を形成
した方は、溝を形成しないものに比べて約2倍の寿命が
あった。
【００３０】次に、本発明の第２の実施例を説明する図
である図４を用いて本発明の第２の実施例を説明する。
図において、先ず、第１の実施例と同様な方法で半導体
素子２２が実装された基板２１上に半導体素子２２を覆
うように封止剤層２３を形成する(ステップ1)。
である図４を用いて本発明の第２の実施例を説明する。
図において、先ず、第１の実施例と同様な方法で半導体
素子２２が実装された基板２１上に半導体素子２２を覆
うように封止剤層２３を形成する(ステップ1)。
【００３１】次に、封止剤層２３に真空脱泡を行い、半
導体素子２３と基板２１との間にも封止剤が充填される
ようにする。次に、半導体素子２２が下になる状態て保
持する(ステップ2)。
導体素子２３と基板２１との間にも封止剤が充填される
ようにする。次に、半導体素子２２が下になる状態て保
持する(ステップ2)。
【００３２】すると、大多数の封止剤は落下し、半導体
素子２２の基板２１との対向面にのみ封止剤が残り、残
った封止剤は硬化する(ステップ3)。上記方法により形
成された半導体素子封止構造によれば、半導体素子２２
と基板２１との間に隙間が形成され、基板２１と封止剤
２３との熱膨張率の違いにより発生する半導体素子２３
と基板２１との接合部に作用するせん断力はなくなり、
接合部の寿命を延ばすことができる。
素子２２の基板２１との対向面にのみ封止剤が残り、残
った封止剤は硬化する(ステップ3)。上記方法により形
成された半導体素子封止構造によれば、半導体素子２２
と基板２１との間に隙間が形成され、基板２１と封止剤
２３との熱膨張率の違いにより発生する半導体素子２３
と基板２１との接合部に作用するせん断力はなくなり、
接合部の寿命を延ばすことができる。
【００３３】次に、本発明の第３の実施例を示す第５図
を用いて本発明の第３の実施例を説明する。図におい
て、先ず、第１の実施例と同様な方法で半導体素子３２
を基板３１上に実装する。基板３１の周縁及び半導体素
子３２上に、トリクロロエタン,キシレン等の特定溶液
に可溶性を有するフラックスやイエローワックス等の樹
脂材料３３を用いてメタルマスク３４を設ける。そし
て、マスクしていない部分に封止剤３５を塗布する(ス
テップ1)。
を用いて本発明の第３の実施例を説明する。図におい
て、先ず、第１の実施例と同様な方法で半導体素子３２
を基板３１上に実装する。基板３１の周縁及び半導体素
子３２上に、トリクロロエタン,キシレン等の特定溶液
に可溶性を有するフラックスやイエローワックス等の樹
脂材料３３を用いてメタルマスク３４を設ける。そし
て、マスクしていない部分に封止剤３５を塗布する(ス
テップ1)。
【００３４】次に、真空脱泡を行い、半導体素子３２と
基板３１との間にも封止剤３５が充填されるようにし
(ステップ2)、更に、非マスク部の余剰の封止剤３５を
除去する(ステップ3)。
基板３１との間にも封止剤３５が充填されるようにし
(ステップ2)、更に、非マスク部の余剰の封止剤３５を
除去する(ステップ3)。
【００３５】そして、封止剤３５を硬化させ、樹脂材料
３３を特定溶液で溶かし、メタルマスク３４を取り外す
(ステップ4)。上記方法により形成された半導体素子封
止構造によれば、非マスク部の封止剤３５を除去し、各
半導体素子の周りの封止剤３５の層の厚さを薄くしたこ
とにより、薄くした部分は厚みが厚い他の部分に比べて
伸びやすくなっている。封止剤層は温度上昇した場合、
基板方向に引張力を受けるが、封止剤層が一様な厚さの
場合と比較して、薄くした部分が多く伸び、半導体素３
２子と基板３１との接合部分の伸び量は、封止剤層が一
様な厚さの場合に比べて少ない。よって、半導体素子３
２と基板３１との接合部に作用するせん断力が減少し、
接合部の寿命を延ばすことができる。
３３を特定溶液で溶かし、メタルマスク３４を取り外す
(ステップ4)。上記方法により形成された半導体素子封
止構造によれば、非マスク部の封止剤３５を除去し、各
半導体素子の周りの封止剤３５の層の厚さを薄くしたこ
とにより、薄くした部分は厚みが厚い他の部分に比べて
伸びやすくなっている。封止剤層は温度上昇した場合、
基板方向に引張力を受けるが、封止剤層が一様な厚さの
場合と比較して、薄くした部分が多く伸び、半導体素３
２子と基板３１との接合部分の伸び量は、封止剤層が一
様な厚さの場合に比べて少ない。よって、半導体素子３
２と基板３１との接合部に作用するせん断力が減少し、
接合部の寿命を延ばすことができる。
【００３６】
【発明の効果】以上述べたように本発明によれば、半導
体素子の周りの封止剤の厚さを薄く、又は半導体素子と
基板都の間に隙間を形成するようにしたことにより、基
板と半導体素子との接合部の寿命を延ばすことができる
半導体素子封止構造を実現できる。
体素子の周りの封止剤の厚さを薄く、又は半導体素子と
基板都の間に隙間を形成するようにしたことにより、基
板と半導体素子との接合部の寿命を延ばすことができる
半導体素子封止構造を実現できる。
【００３７】又、半導体素子周りの封止層に溝を形成す
る工程、又は、半導体素子が下になる状態で封止層を硬
化させる工程、又は、基板上に実装された素子にマスク
をし、マスクをしていない部分に封止剤を用いて封止剤
層を形成する工程,真空脱泡してマスクをしていない部
分の余剰封止剤を除去する工程,封止剤を硬化させる工
程,前記マスクを除去する工程を用いることにより基板
と半導体素子との接合部の寿命を延ばすことができる半
導体素子封止方法を実現することができる。
る工程、又は、半導体素子が下になる状態で封止層を硬
化させる工程、又は、基板上に実装された素子にマスク
をし、マスクをしていない部分に封止剤を用いて封止剤
層を形成する工程,真空脱泡してマスクをしていない部
分の余剰封止剤を除去する工程,封止剤を硬化させる工
程,前記マスクを除去する工程を用いることにより基板
と半導体素子との接合部の寿命を延ばすことができる半
導体素子封止方法を実現することができる。
【図１】本発明の半導体封止構造の原理図である。
【図２】本発明の第１の実施例を説明する断面構成図で
ある。
ある。
【図３】図２における平面構成図である。
【図４】本発明の第２の実施例を説明する図である。
【図５】本発明の第３の実施例を説明する図である。
【図６】従来例の問題点を説明する図である。
１ 基板 ２ 半導体素子 ３ 封止剤層
Claims (6)
- 【請求項１】 基板（１）上に実装された複数個の半導
体素子（２）を封止剤を用いて封止する半導体素子の封
止構造において、 基板（１）の半導体素子（２）実装面全体に形成された
封止剤の層（３）のうち、前記半導体素子（２）の周り
の封止剤の層（３）の厚みを他の部分より薄くしたこと
を特徴とする半導体素子の封止構造。 - 【請求項２】 基板上に実装された複数個の半導体素子
を封止剤を用いて封止する半導体素子の封止構造におい
て、 前記半導体素子と前記基板との間に隙間を形成したこと
を特徴とする半導体素子の封止構造。 - 【請求項３】 基板上に実装された複数個の半導体素子
を覆うように封止剤を用いて封止剤層を形成する工程
と、 前記封止剤層を硬化させる工程と、 前記半導体素子の周りの封止剤層に溝を形成する工程
と、からなることを特徴とする半導体素子の封止方法。 - 【請求項４】 前記半導体素子の周りの封止剤層に溝を
形成する工程として、 ブレード、レーザのうちどちらか一方を用いたことを特
徴とする請求項３記載の半導体素子の封止方法。 - 【請求項５】 基板上に実装された複数個の半導体素子
を覆うように封止剤を用いて封止剤層を形成する工程
と、 真空脱泡する工程と、 前記半導体素子が下になる状態で、前記封止剤層を硬化
させる工程と、からなることを特徴とする半導体素子の
封止方法。 - 【請求項６】 基板上に実装された素子にマスクをし、
マスクをしていない部分に封止剤を用いて封止剤層を形
成する工程と、 真空脱泡してマスクをしていない部分の余剰封止剤を除
去する工程と、 封止剤を硬化させる工程と、 前記マスクを除去する工程と、からなることを特徴とす
る半導体素子の封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6118529A JPH07326850A (ja) | 1994-05-31 | 1994-05-31 | 半導体素子の封止構造及び半導体素子の封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6118529A JPH07326850A (ja) | 1994-05-31 | 1994-05-31 | 半導体素子の封止構造及び半導体素子の封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326850A true JPH07326850A (ja) | 1995-12-12 |
Family
ID=14738861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6118529A Pending JPH07326850A (ja) | 1994-05-31 | 1994-05-31 | 半導体素子の封止構造及び半導体素子の封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002919A1 (fr) * | 1996-07-12 | 1998-01-22 | Fujitsu Limited | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
-
1994
- 1994-05-31 JP JP6118529A patent/JPH07326850A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002919A1 (fr) * | 1996-07-12 | 1998-01-22 | Fujitsu Limited | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353267B1 (en) | Semiconductor device having first and second sealing resins | |
| US5567656A (en) | Process for packaging semiconductor device | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US7534652B2 (en) | Microelectronic elements with compliant terminal mountings and methods for making the same | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
| JPH07326850A (ja) | 半導体素子の封止構造及び半導体素子の封止方法 | |
| US7154185B2 (en) | Encapsulation method for SBGA | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8072085B2 (en) | Semiconductor device with plastic package molding compound, semiconductor chip and leadframe and method for producing the same | |
| JPH0691128B2 (ja) | 電子機器装置 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| US6673652B1 (en) | Underfilling method for a flip-chip packaging process | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPS62202544A (ja) | 半導体装置 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH09139404A (ja) | 半導体装置およびその製造方法 | |
| JP3286891B2 (ja) | 液体樹脂封止硬化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |