JP2000228424A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2000228424A
JP2000228424A JP2997399A JP2997399A JP2000228424A JP 2000228424 A JP2000228424 A JP 2000228424A JP 2997399 A JP2997399 A JP 2997399A JP 2997399 A JP2997399 A JP 2997399A JP 2000228424 A JP2000228424 A JP 2000228424A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
substrate
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2997399A
Other languages
English (en)
Inventor
Hidekazu Hosomi
英一 細美
Mitsuru Oida
充 大井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2997399A priority Critical patent/JP2000228424A/ja
Publication of JP2000228424A publication Critical patent/JP2000228424A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 充填樹脂内にフラックス成分が含まれている
ため、端子間の絶縁が不十分になり、バイアス試験等で
不良を発生するおそれがあった。また樹脂が接続界面に
残留し、接続信頼性を損なうおそれもあった。 【解決手段】 充填樹脂６にはフラックス成分を含まな
いものを採用している。半田接続を達成するためには、
フラックスが必要であるが、そのフラックスは樹脂とは
別個に供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続方式を採用した半導体装置および半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年、半導体技術において、大量生産、
コストダウンが求められてきており、半導体装置の製造
方法の工程削減などが課題となってきている。
【０００３】従来の半導体パッケージ技術においては、
半田を使用したフリップチップ接続方式を採用してお
り、半田接続と樹脂充填とを同時に行う方法が開発され
ている。
【０００４】前記の技術による半導体装置の部分断面図
を図１７から図２０に示した。
【０００５】図１７に示すように、フラックス成分を含
む樹脂１０３をあらかじめ電極パッド１０２を有する基
板１０１上に塗布しておく。
【０００６】次に同時に図１８に示すような、半田バン
プ１０５を有するチップ１０４を前記基板１０１に対し
て位置合わせし、荷重を加えて基板１０１上に搭載す
る。
【０００７】その後、図１９に示すように、熱を加える
ことにより、半田バンプ１０５と電極パッド１０２との
接続と樹脂１０３の硬化とを同時に行う。
【０００８】しかしながら、この技術には次のような問
題点があった。
【０００９】第１は、前記充填樹脂１０３内にフラック
ス成分が含まれているため、端子間の絶縁が不十分にな
り、バイアス試験等で不良を発生するおそれがあった。
【００１０】また樹脂が半田バンプ１０５と電極パッド
１０２との接続界面に残留し、接続信頼性を損なうおそ
れもあった。
【００１１】第２に信頼性を向上するには、樹脂１０３
内にフラックスを添加せず、高信頼性の樹脂を使用する
ことが望ましいが、この製造方法を用いると、図２０に
示すように、パッド１０５上に樹脂１０３が覆い被さ
り、樹脂が半田バンプ１０５と電極パッド１０２との接
続界面に残留し、接続不良を発生させることがあった。
【００１２】
【発明が解決しようとする課題】近年、半導体技術にお
いて、半導体装置の製造方法の工程削減などが求められ
てきており、半導体装置の製造方法においては、半田接
続と樹脂充填とを同時に行うため、熱を加えることによ
り、半田バンプの接続と樹脂の硬化とを同時に行う方法
がある。
【００１３】しかし従来は、樹脂内にフラックス成分が
含まれているため、端子間の絶縁が不十分になり、バイ
アス試験等で不良を発生するおそれがあった。
【００１４】また樹脂が接続界面に残留し、接続信頼性
を損なうおそれもあった。
【００１５】本発明の目的は、上記を鑑み、接続部周囲
の絶縁性を保持し、また接続界面に樹脂が残留すること
のない信頼性の高い半導体装置および半導体装置の製造
方法を提供することである。
【００１６】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、バンプ電極を有する半導体チップ
と、前記半導体チップを搭載する基板とを電気的および
機械的に接続する工程を有する半導体装置の製造方法に
おいて、前記半導体チップと前記基板のそれぞれに、樹
脂とフラックスのいずれかを片方ずつ塗布する工程と、
前記半導体チップを前記基板に載置する工程と、前記半
導体チップが載置された前記基板を加熱する工程とを具
備することを特徴としている。
【００１７】請求項２に記載したように、請求項１にお
いて、前記基板は前記半導体チップの前記バンプ電極に
対応する位置に電極パッドを有することを特徴とする。
【００１８】請求項３に記載したように、請求項１また
は２の半導体装置において、前記半導体チップに樹脂と
フラックスのいずれかを片方ずつ塗布する前記工程は、
半導体ウエハを前記半導体チップに切断する前に行うこ
とを特徴とする。
【００１９】請求項４に記載したように、請求項１乃至
３いずれか１つのこうに記載の半導体装置において、前
記半導体チップに塗布された前記樹脂またはフラックス
の厚みが、前記半導体チップの前記バンプ電極よりも薄
いことを特徴とする。
【００２０】請求項５に記載したように、請求項１乃至
請求項４のいずれか１項に記載の半導体装置の製造方法
において、前記半導体チップに塗布されたフラックス
が、前記バンプ電極の上部にのみ塗布されていることを
特徴とする。
【００２１】請求項６に記載したように、請求項１乃至
請求項５のいずれか１項に記載の半導体装置の製造方法
において、前記基板は、前記基板を加熱する工程におい
て余分な樹脂を排出する凹部を有することを特徴とす
る。
【００２２】また、この発明の請求項７に記載した半導
体装置は、半導体チップと、前記半導体チップを搭載す
る基板と、前記半導体チップと前記基板との対応する電
極間を接続する半田部材と、前記半導体チップと前記基
板と前記半田部材との間隙を充填する樹脂とを具備する
半導体装置において、前記基板は前記半導体チップの搭
載される領域の表面に過剰な樹脂が流れ込む凹部を有す
ることを特徴とする。
【００２３】請求項８に記載したように、請求項７記載
の半導体装置において、前記凹部が、十時状または放射
状であることを特徴とする。
【００２４】請求項１のような方法によれば、接続部の
絶縁を保持し、また接続界面に樹脂が残留することのな
い信頼性の高い半導体装置を得ることが可能となる。
【００２５】請求項２のような方法によれば、的確にバ
ンブを接続することができる。
【００２６】請求項３に示すように、前記半導体ウエハ
から半導体チップに切断する前に行うことにより、切断
後に１つ１つについて行うより製造効率をあげることが
できる。
【００２７】請求項４に示すように、前記半導体チップ
に塗布された前記樹脂またはフラックスの厚みが、前記
半導体チップの前記バンプ電極よりも薄いことにより、
バンプの接続の信頼性を向上できる。
【００２８】請求項５に示すように、前記半導体チップ
に塗布されたフラックスが、前記バンプ電極の上部にの
み塗布されていることにより、バンプの接続の信頼性を
向上できる。
【００２９】請求項６に示すように、前記基板は、前記
基板を加熱する工程において余分な樹脂を排出する凹部
を有することにより、過剰な樹脂が凹部に流れ込むこと
により、バンプの接続の信頼性を向上できる。
【００３０】請求項７に示す構成によれば、半導体チッ
プの搭載される領域の表面に凹部を設けることにより、
接続部の絶縁を保持し、また接続界面に樹脂が残留する
ことのない信頼性の高い半導体装置を得ることができ
る。
【００３１】請求項８に示すように、前記凹部が、十時
状または放射状であることが好ましい。
【００３２】
【発明の実施の形態】本発明は以下の実施の形態を図面
を用いて説明するが、本発明はここで説明する実施の形
態に限定されるものではない。下記実施の形態は発明の
目的を逸脱しない限りにおいて多様に変形することがで
きる。
【００３３】本発明の実施の形態を以下に図１から図１
６を用いて説明する。
【００３４】図１から図４に、本発明の第1 の実施の形
態を示した。
【００３５】図１に示すように、まず、電極パッド２を
有する基板１側にフラックス３を塗布する。このとき、
図１ではフラックス３は基板１全面に塗布されている
が、例えば、電極パッドに対応する位置に開口を有する
マスクを通してフラックスを塗布するなどして各電極パ
ッド２に個別に塗布してもよい。
【００３６】次に、図２に示すように、バンプ５を有す
るチップ４の表面に樹脂６を塗布する。
【００３７】このとき、バンプ５上の樹脂厚が、チップ
上の樹脂厚よりも薄くなるように樹脂６を塗布するか、
あるいは図３に示すように、バンプ５の一部が樹脂６か
ら露出するように樹脂６を塗布してもよい。
【００３８】このとき、電極パッド２とバンプ５の少な
くともいずれか一方は半田材で形成され、双方とも半田
材で形成することも可能である。
【００３９】次いで図４に示すように、チップ４と基板
１とを位置合わせして、チップ４を基板１に搭載し、そ
してこの後、熱処理工程で熱を加えることにより、半田
接続と樹脂硬化とを同時に行う。
【００４０】本発明の第１の実施の形態を用いることに
より、樹脂６内にフラックス成分が含まれないため、絶
縁性に優れている。また接続部７内には樹脂６がない
か、または存在しても接続領域のごく一部であるため良
好な半田接続が達成される。
【００４１】図５から図７に、本発明の第２の実施の形
態を示した。
【００４２】本発明の第２の実施の形態では、部分的に
付着されたフラックス３と樹脂６を両方ともあらかじめ
チップ４上に塗布しておくものである。
【００４３】図５に示すように、まずフラックス３をバ
ンブ電極５を有するチップ４に塗布する。このとき、フ
ラックス３はチップ４上のバンプ５上のみに塗布され
る。
【００４４】フラックス３は通常液状であるが、ペース
ト状又は粉状のものを使用することもできる。またフラ
ックス３を塗布後、加熱あるいは冷却することにより、
フラックス３を硬化することもできる。その後、樹脂６
をチップ４上に塗布する。
【００４５】次に図６に示すように、本発明の第２の実
施の形態では、第1 の実施の形態の場合と同様、バンプ
５上の樹脂厚がチップ上の樹脂厚よりも薄くなるか、あ
るいは図７に示すように、バンプ５の一部が樹脂６から
露出するように樹脂６を塗布する。
【００４６】次いで図８に示すように、第1 の実施の形
態と同様、チップ４と基板１とを位置合わせして、チッ
プ４を基板１に搭載し、熱を加えることにより、半田接
続と樹脂硬化とを同時に行う。
【００４７】以上のように、本発明の第２の実施の形態
を用いることにより、第１の実施の形態と同様に、チッ
プ組立体の樹脂６内にフラックス成分が含まれないた
め、接続部間の絶縁性に優れている。
【００４８】図９から図１３に、本発明の第３の実施の
形態を示す。
【００４９】前記第１および第２の実施の形態において
は、フラックスあるいは樹脂の塗布をチップ単体に対し
て行っているが、本発明の第３の実施の形態は、ウエハ
状態でフラックスまたは樹脂の塗布を行う。
【００５０】図９（ａ）、（ｂ）に示すように、まず半
田バンプ５が形成されているウエハ８上に、樹脂６を塗
布する。
【００５１】図１０は図９（ｂ）のＡ−Ａ’の断面示し
ている。
【００５２】図９（ｂ）では、バンプ５上にはフラック
スが塗布されていないが、第２の実施の形態の場合と同
様の方法で、バンプ５上にフラックスが塗布されていて
もよい。
【００５３】また、図９（ｂ）ではバンプ５の一部が樹
脂６より露出しているが、バンプ５全面に樹脂６が覆わ
れていてもよい。前記の場合、バンプ５上の樹脂厚はチ
ップ上の樹脂厚よりも薄くなるようにする。
【００５４】次に、樹脂６塗布後、ウエハ８全体を加熱
して樹脂６を仮硬化する。
【００５５】さらに、樹脂６硬化後、ウエハ８を切断し
て個々のチップ４に個片化する（図１１、図１２参
照）。
【００５６】次に、図１３に示すように、個片化したチ
ップ４を基板１に対して位置合わせして基板１に搭載す
る。この際に、チップ４に熱を加えると樹脂６が軟化
し、チップ４と基板１の空隙を充填するとともに、双方
に対して密着させることができる。
【００５７】この後さらに、熱を加え、半田を溶融させ
て接続を達成するとともに、樹脂６を硬化させる。
【００５８】以上、本発明の第３の実施の形態を用いる
ことにより、ウエハ状態でフラックスあるいは、樹脂を
塗布することにより、チップ単体に対して同様の処理を
施す場合に比べてスループットが大幅に向上させること
ができる。
【００５９】次いで、本発明の第４の実施の形態を図１
４から図１６を用いて説明する。
【００６０】図１４に示すように、前記本発明の第１か
ら第３までの実施の形態において、チップ４上に塗布さ
れた樹脂６の量が過剰すぎると、パッド５上から樹脂６
を排除することができずに、接続部に樹脂６が残留し、
良好な接続を得ることができないことがあった。
【００６１】そこで、本発明の第４の実施の形態では、
図１５に示すように、基板１上に凹部９を形成し、余剰
の樹脂６がこの凹部９を通してチップの外側に移動させ
やすくするようにしている。
【００６２】このとき、前記凹部９は、図１５に示され
ているような十字形状であってもよいし、図１６に示す
ように放射状であってもよく、余剰の樹脂６がこの凹部
を通して排出されやすくするような形状であれば、形状
は問わない。
【００６３】上記のように、本発明の第４の実施の形態
を用いることにより、接続部の絶縁を保持し、また接続
界面に樹脂が残留することのない信頼性の高い半導体装
置を得ることが可能となる。
【００６４】また、基板に溝をつけたことにより、半導
体装置の製造工程での半導体装置の熱膨張によるそり
が、前記溝に吸収され、そりが発生しにくくなり、信頼
性が向上、さらには、チップ単体で製造するよりも、ウ
エハごと作成することにより、工程削減、コスト削減で
き、製品の性質の均一化を図ることができる。
【００６５】
【発明の効果】本発明を用いることにより、接続部の絶
縁を保持し、また接続界面に樹脂が残留することのない
信頼性の高い半導体装置および半導体装置の製造方法を
提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す基板側の断面図。
【図２】本発明の第１の実施形態に係る半導体装置の製
造方法を示すチップ側の断面図。
【図３】本発明の第１の実施形態に係る半導体装置の製
造方法を示すチップ側の別の実施例を示す断面図。
【図４】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。
【図５】本発明の第２の実施形態に係る半導体装置の製
造工程を示す断面図。
【図６】本発明の第２の実施形態に係る半導体装置の製
造工程を示す断面図。
【図７】本発明の第２の実施形態に係る半導体装置の製
造方法を示すチップ側の別の実施例を示す断面図。
【図８】本発明の第２の実施形態に係る半導体装置の製
造工程を示す断面図。
【図９】本発明の第３の実施形態に係る半導体装置の製
造工程を示す図。
【図１０】本発明の第３の実施形態に係る半導体装置の
製造工程を示す断面図。
【図１１】本発明の第３の実施形態に係る半導体装置の
製造工程を示す図。
【図１２】本発明の第３の実施形態に係る半導体装置の
製造工程を示す断面図。
【図１３】本発明の第３の実施形態に係る半導体装置の
製造工程を示す断面図。
【図１４】本発明の第４の実施形態に係る半導体装置の
製造工程を示す断面図。
【図１５】本発明の第４の実施形態に係る半導体装置の
製造工程の凹部を含む基板を示す図。
【図１６】本発明の第４の実施形態に係る半導体装置の
製造工程の凹部を含む基板を示す別の実施の形態を示す
図。
【図１７】従来の技術における半導体装置の製造工程を
示す基板側の断面図。
【図１８】従来の技術における半導体装置の製造工程を
示すチップ側の断面図。
【図１９】従来の技術における半導体装置の製造工程を
示す断面図。
【図２０】従来の技術における半導体装置の製造工程を
示す断面図。
【符号の説明】
１、１０１…基板 ２、１０２…基板上の電極パッド ３、１０３…フラックス ４、１０４…チップ ５、１０５…チップ上のバンプ電極 ６、１０６…樹脂 ７、１０７…接続部 ８…ウエハ ９…凹部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】バンプ電極を有する半導体チップと、前記
    半導体チップを搭載する基板とを電気的および機械的に
    接続する工程を有する半導体装置の製造方法において、 前記半導体チップと前記基板のそれぞれに、樹脂とフラ
    ックスのいずれかを片方ずつ塗布する工程と、 前記半導体チップを前記基板に載置する工程と、 前記半導体チップが載置された前記基板を加熱する工程
    と、を具備することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】前記基板は前記半導体チップの前記バンプ
    電極に対応する位置に電極パッドを有することを特徴と
    する請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】前記半導体チップに樹脂とフラックスのい
    ずれかを片方ずつ塗布する前記工程は、半導体ウエハを
    前記半導体チップに切断する前に行うことを特徴とする
    請求項１または請求項２に記載の半導体装置の製造方
    法。
  4. 【請求項４】前記半導体チップに塗布された前記樹脂ま
    たはフラックスの厚みが、前記半導体チップの前記バン
    プ電極よりも薄いことを特徴とする請求項１乃至３のい
    ずれか１項に記載の半導体装置の製造方法。
  5. 【請求項５】前記半導体チップに塗布されたフラックス
    が、前記バンプ電極の上部にのみ塗布されていることを
    特徴とする請求項１乃至請求項４のいずれか１項に記載
    の半導体装置の製造方法。
  6. 【請求項６】前記基板は、前記基板を加熱する工程にお
    いて余分な樹脂を排出する凹部を有することを特徴とす
    る請求項１乃至請求項５のいずれか１項に記載の半導体
    装置の製造方法。
  7. 【請求項７】半導体チップと、前記半導体チップを搭載
    する基板と、前記半導体チップと前記基板との対応する
    電極間を接続する半田部材と、前記半導体チップと前記
    基板と前記半田部材との間隙を充填する樹脂とを具備す
    る半導体装置において、 前記基板は前記半導体チップの搭載される領域の表面に
    過剰な樹脂が流れ込む凹部を有することを特徴とする半
    導体装置。
  8. 【請求項８】前記凹部が、十時状または放射状であるこ
    とを特徴とする請求項７記載の半導体装置。
JP2997399A 1999-02-08 1999-02-08 半導体装置および半導体装置の製造方法 Pending JP2000228424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2997399A JP2000228424A (ja) 1999-02-08 1999-02-08 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2997399A JP2000228424A (ja) 1999-02-08 1999-02-08 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000228424A true JP2000228424A (ja) 2000-08-15

Family

ID=12290915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2997399A Pending JP2000228424A (ja) 1999-02-08 1999-02-08 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000228424A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519501A (ja) * 2003-02-27 2006-08-24 フリースケール セミコンダクター インコーポレイテッド 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
US7726543B2 (en) 2001-09-14 2010-06-01 Smart Pac Gmbh Technology Services Method for the production of a soldered joint
JP2010123911A (ja) * 2008-10-23 2010-06-03 Panasonic Corp 半導体装置およびその製造方法
JP2012146995A (ja) * 2012-03-06 2012-08-02 Toshiba Corp 電子機器の製造方法、電子部品、および電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7726543B2 (en) 2001-09-14 2010-06-01 Smart Pac Gmbh Technology Services Method for the production of a soldered joint
JP2006519501A (ja) * 2003-02-27 2006-08-24 フリースケール セミコンダクター インコーポレイテッド 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ
JP4809761B2 (ja) * 2003-02-27 2011-11-09 フリースケール セミコンダクター インコーポレイテッド エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
JP2010123911A (ja) * 2008-10-23 2010-06-03 Panasonic Corp 半導体装置およびその製造方法
US8450848B2 (en) 2008-10-23 2013-05-28 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2012146995A (ja) * 2012-03-06 2012-08-02 Toshiba Corp 電子機器の製造方法、電子部品、および電子機器

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
JP3648053B2 (ja) 半導体装置
US5773896A (en) Semiconductor device having offsetchips
KR100366735B1 (ko) 반도체 장치의 제조방법
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6391682B1 (en) Method of performing flip-chip underfill in a wire-bonded chip-on-chip ball-grid array integrated circuit package module
JPH11186326A (ja) 半導体装置
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JP2002110856A (ja) 半導体装置の製造方法
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JPH11340352A (ja) 実装構造体
JP2004186629A (ja) 半導体装置およびその製造方法
JP3558498B2 (ja) 半導体装置の製造方法