JP2006519501A - 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ - Google Patents

印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ Download PDF

Info

Publication number
JP2006519501A
JP2006519501A JP2006503878A JP2006503878A JP2006519501A JP 2006519501 A JP2006519501 A JP 2006519501A JP 2006503878 A JP2006503878 A JP 2006503878A JP 2006503878 A JP2006503878 A JP 2006503878A JP 2006519501 A JP2006519501 A JP 2006519501A
Authority
JP
Japan
Prior art keywords
area array
array device
underfill material
underfill
bumped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006503878A
Other languages
English (en)
Other versions
JP4809761B2 (ja
Inventor
エム. ダンバー、ジャニス
キ、ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006519501A publication Critical patent/JP2006519501A/ja
Application granted granted Critical
Publication of JP4809761B2 publication Critical patent/JP4809761B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は、印刷回路基板パネルなどの電気基板(150)にバンプ付きフリップチップ(110)などのエリアアレイデバイスを取り付ける方法を提供する。電気基板(150)の一部分にアンダーフィル材料(140)を塗布し、このアンダーフィル材料(140)をアンダーフィル材料ステージ温度まで加熱する。相互接続表面(112)を備えるバンプ付きエリアアレイデバイス(110)が設けられる。バンプ付きエリアアレイデバイス(110)の相互接続表面(112)を塗布済みアンダーフィル材料(140)の近くに位置決めする。このバンプ付きエリアアレイデバイス(110)を加熱して、電気基板(150)に接続バンプ(120)を電気的に接続する。

Description

[発明の分野]
本発明は、包括的には、集積回路パッケージング及び印刷回路板アセンブリに関する。本発明は、具体的には、予め塗布済みのアンダーフィル材料を有する印刷配線板に取り付けられるフリップチップなどのバンプ付きエリアアレイデバイスに関し、且つ、予め塗布済みのアンダーフィルを用いて回路板上にフリップチップアセンブリを作製する方法に関する。
[連邦政府による資金提供を受けた研究の記載]
米国政府は、本発明におけるペイドアップライセンスを有しており、且つ、限定された状況で、米国標準技術局によって授与された契約書第NIST−ATP 70NANB8H4007号の諸条項により規定されるような適当な条件で他者にライセンスを供与することを特許権者に求める権利を有する。
過去10年間におけるフリップチップ及びボールグリッドアレイなどのバンプ付きエリアアレイデバイスの普及によって、フリップチップダイの実装は、多様化するフリップチップ及び他の電子パッケージにとっての好ましい手法となった。バンプ付きエリアアレイデバイス及びフリップチップアセンブリは、アクティブ部品、通常はチップ又はパッケージボンディングパッド上の導電バンプを用いて印刷配線板(PWB)及び他の電子基板に直接フェイスダウン接続される集積回路、として説明することができる。これらは、民生用時計、スマートカード、無線周波数IDカード、及び携帯電話などのコストに敏感な大量生産される電子デバイスにおいて普及してきた。
コスト効率のよい電子モジュール及びフリップチップアセンブリを形成するためにこれらの部品がより多くアセンブリングされるにつれて、現在のアセンブリ工程におけるアンダーフィル材料の毛細管流動に必要な、時間を要する手順を予め回避するアンダーフィルシステムに対する必要性が増大する。塗布及び熱処理の後で、アンダーフィル材料ははんだバンプの構造を強化し、PWBにフリップチップを機械的に接着し、且つ、アセンブリの信頼性を向上させる。
フリップチップは、それらの入出力(I/O)ボンディングパッドに取り付けられたボール形状のはんだビード又ははんだバンプで形成される。この集積回路(IC)フリップチップ又はダイは、ワイアボンディングされた別個のリードフレーム、又はワイアやテープなどの別個のI/Oコネクタを必要とせずにパッケージング基板またはマザーボードに直接ボンディングすることができる。組立ての際、チップは、そのアクティブ回路表面が下になるように「反転」され、はんだボールがバンプ付きチップと電子基板上の導電トレースとの間に電気接続を直接形成する。
アンダーフィル材料は、一般的に、デバイスが基板にはんだ付けされた後で、バンプ付きICのアクティブ表面とPWBとの間に塗布される。液体アンダーフィル定量供給技法では、フリップチップボンディングされたダイの1つ又は複数のエッジにアンダーフィルが塗布され、この液体は毛細管作用によってダイの下に運ばれる。このアンダーフィル材料は、熱処理の際にPWB上のダイサイト及びダイ表面全体を濡らし、次いでキュアされる。このアンダーフィル材料は、冷却されると、ダイを基板にしっかりとボンディングし、且つ、はんだ済みバンプに応力緩和をもたらす。
毛細管流動技術では、チップと基板との間のボイド中に適切なポリマーのアンダーフィル材料が使用される。このアンダーフィル材料は、一般的に、バンプ付きフリップチップ又はエリアアレイパッケージの2つの隣接する側の周囲に定量供給され、毛細管作用によって流動するこのアンダーフィル材料がチップ又はパッケージと基板の間の隙間を充填する。次いで、ベーキング又は熱処理によってこのアンダーフィル材料が硬化される。アンダーフィル材料が基板又はバンプ付きデバイスのいずれかから層状に剥離する場合、応力集中及びはんだ接合の早期故障が生じるおそれがある。チップを後でキュアさせる封止剤でアンダーフィリングすると、一般的に、チップと基板との間の熱膨張の不整合によって生じるはんだ接合クラックが減少する。キュアされた封止剤は、膨張及び収縮の差によって誘導されるはんだ接合上の応力レベルを低下させる。フリップチップアセンブリの周辺部の周りに塗布され、部分的にその内部領域まで運ばれるアンダーフィル材料の例は、特許文献1(2002年4月2日に発行されたライザー他の米国特許第6,365,441号、「フリップチップ電子パッケージ用の部分的なアンダーフィル(Partial Underfill for Flip Chip Electronic Packages )」)に記載されている。
アンダーフィル法は、バンプ付きチップのアクティブ表面及び印刷回路板(PCB)に塗布されたフラックス上でアンダーフィル層を使用することができる。特許文献2(1999年7月20日に発行された米国特許第5,925,936号、「実装基板へのフェイスダウンボンディング用半導体デバイス及びその製造方法(Semiconductor Device for Face Down Bonding to a Mounting Substrate and a Method of Manufacturing the Same )」)に記載されているように、ヤマジ(Yamaji)は、チップ表面上のアンダーフィルをバンプの上端部に提供する。カポーティ(Capote)他は、特許文献3(2000年9月19日に発行された米国特許第6,121,689号、「半導体フリップチップパッケージ及びその作製のための方法(Semiconductor Flip-Chip Package and Method for the Fabrication Thereof)」)に記載されているように、バンプ付きICチップを封止剤アンダーフィル材料で予め被覆する、フリップチップを基板に取り付けるための簡略化された方法を開示している。封止剤は、チップ表面上の接点から基板のパッドまで延びるバンプを包む。
ダイに塗布される混合されたフラックスとアンダーフィルとを用いるアンダーフィル法は、特許文献4(2001年2月27日に発行された、ギレオ(Gilleo)他の米国特許第6,194,788号、「一体化されたフラックスとアンダーフィルとを有するフリップチップ(Flip Chip with Integrated Flux and Underfill)」)に開示されている。この製造方法は、別個のフラキシングステップ及びアンダーフィリングステップを用いるのではなく、フラキシングアンダーフィルをその上に有するバンプ付きフリップチップを印刷回路板に取り付ける1ステップを用いる。
皮膜の一部分中にフラックス剤が選択的に充填された接着膜を用いるアンダーフィル法は、特許文献5(1998年9月29日に発行された、ガモタ(Gamota)他の米国特許第5,814,401号、「フラックス剤を含む選択的に充填された接着膜(Selectively Filled Adhesive Film Containing a Fluxing Agent )」)に記載されている。
アンダーフィル材料は、たとえば、無流動アンダーフィル材料を用いて塗布することができる。この無流動アンダーフィル材料は、たとえば、フリップチップの位置決め前にアセンブリの加熱に続いてPCB又はPWB上にニードル定量供給装置で定量供給することができる。
現在のアンダーフィル法は、印刷配線板上への封止済みフリップチップのアセンブリを、いくつかの不確実性を伴う、時間を要し、労働集約的で、且つ高価な方法にしている。
バンプ付き集積回路を基板に接合するために、一般的に、チップ又は電気基板上にフラックスが配置され、次いでICが基板上に配置される。このアセンブリは、はんだリフロー熱サイクルにかけられて、バンプを溶解させ、チップを基板にはんだ付けする。はんだの表面張力は、チップが基板パッドに自己整合するのに役立つ。チップのアンダーフィル封止は、一般的に、リフローの後に続く。
このアンダーフィル法の主な問題は、材料定量供給及びキュアの両方に長い処理時間がかかることである。アンダーフィリングステップと封止剤のキュアステップとの多重ステップ法は、材料がチップと基板との間の僅かな隙間を通って流動する必要がある。チップサイズが増大するにつれて、封止処理の毛細管作用はもっと時間を要するようになり、且つ、塗布の際のボイド形成及びフィラーからのポリマーの分離により敏感になる。別の一般的な問題は、隙間中に残るいずれのフラックス残存物もアンダーフィル封止接着剤の接着力及び凝集力を低下させるおそれがあることである。さらに、隣接するバンプ間のピッチが減少し、且つバンプ密度が増大するにつれて、アンダーフィル材料の均一な流動が次第に困難になる。この問題の1つの解決策は、特許文献6(2001年9月25日に発行された、マコーミック(McCormick) の米国特許第6,294,840号、「集積回路パッケージ中の2重厚はんだマスク(Dual-Thickness Solder Mask in Integrated Circuit Package)」)に開示されている。この方法は、2つ以上のマスクを必要とし、それぞれのマスクは位置合わせ及び中間処理を必要とする。
ウェハレベルでのアンダーフィル材料の塗布は、コスト効率のよい大量のバンプ付きフリップチップにとって魅力的である一方で、バンプのそれぞれの周囲に均一に塗布されたアンダーフィル材料及び良好に制御されたアンダーフィル厚を必要とする。バンプ付きウェハ上でこれを実現するプロセスは費用がかさみ非効率的である。表面張力効果によりバンプ間に十分なレベルの被覆を得ることは困難である。
材料の塗布は、バンプ無しのウェハに対して行ってもよいが、アンダーフィル被覆中に開口を形成するために追加の処理ステップを必要とする。光感度に対する必要性によって、アンダーフィルの化学的性質も複雑になる。ウェハに塗布されるアンダーフィルの技法は、一般的に、バンプ付きエリアアレイパッケージなどの他のタイプのバンプ付きデバイスに直接適用できない。
被覆すると、フリップチップのPCB又はPWBへのアセンブリはアンダーフィルの存在によって複雑になる。視覚認識を妨げる周囲のアンダーフィルのため、自動部品配置機が位置合わせに用いるバンプを認識するのは困難である。また、被覆済みチップは、配置後、及びはんだ付け前に適所に保持されなければならず、そのため、特別な装置又は処理ステップを必要とする。たとえば、アンダーフィルの表面を、配置前に加熱してアンダーフィルを軟化させ、且つPCBにボンディングするための粘着性の表面を生成することができる。
米国特許第6,365,441号 米国特許第5,925,936号 米国特許第6,121,689号 米国特許第6,194,788号 米国特許第5,814,401号 米国特許第6,294,840号
現行の毛細管流アンダーフィル法に必要とされるような、取り付けたフリップチップの周囲にアンダーフィル材料を定量供給するための時間の掛かる定量供給操作の必要性をな
くしつつ、PWBへの確実な電気的且つ機械的なダイ取付けを可能にするPWBなどの下にある電気基板にバンプ付きフリップチップなどのエリアアレイデバイスを直接取り付けるパッケージング技術を所有することは有利なはずである。このパッケージング技術は、電気基板にバンプ付きデバイスを有効にボンディングして、高度に信頼性のある電気的相互接続、並びに確実なダイボンディング、バンプの応力緩和、及び環境からの有効な保護のための保護アンダーフィル材料を可能にするはずである。さらに、この技術は、はんだバンプにプリコート材料を必要としないはずであり、バンプ認識の課題をなくすはずであり、且つ、リフローの際の位置合わせを維持するために一般的に必要とされる追加の仮接着するステップをなくすはずである。
したがって、本発明の目的は、上記で説明した欠点及び障害を克服するという改善点を有する、バンプ付きエリアアレイデバイスを電気基板に取り付けるための改良された方法、及び有効に且つ廉価にアンダーフィルを塗布する方法を提供することである。
[発明の概要]
本発明の1態様は、バンプ付きフリップチップなどのバンプ付きエリアアレイデバイスを電気基板に取り付ける方法を提供する。アンダーフィル材料が電気基板の一部分に塗布される。塗布済みアンダーフィル材料は、アンダーフィル材料ステージ温度まで加熱される。相互接続表面とこの相互接続表面から延びる複数の接続バンプとを備えるバンプ付きエリアアレイデバイスが設けられる。バンプ付きエリアアレイデバイスの相互接続表面が塗布済みアンダーフィル材料の近くに位置決めされる。バンプ付きエリアアレイデバイスが加熱され、電気基板に接続バンプを電気的に接続させ、バンプの周囲にアンダーフィル材料が流動する。
本発明の別の態様は、バンプ付きエリアアレイデバイスアセンブリを提供する。このバンプ付きエリアアレイアセンブリは、アクティブ表面及びこのアクティブ表面から延びる複数の接続バンプを備えるバンプ付きフリップチップと、フリップチップ収容領域で予め塗布済みのアンダーフィル材料を備える電気基板とを備える。フリップチップは加熱されて電気基板に接続バンプを電気的に接続し、且つ、電気基板にフリップチップを固定するようにフリップチップ収容領域から接続バンプの周囲にアンダーフィル材料が流動する。
本発明の別の態様は、予め塗布済みのアンダーフィル材料を有する印刷配線板パネルであって、複数のフリップチップ収容領域で予め塗布済みのアンダーフィル材料を表面上に設けた単層又は多層の印刷回路板を備える、印刷配線板パネルを提供する。フリップチップ収容領域は、フリップチップアセンブリの際にフリップチップの配置を指示する。
本発明を、様々な実施形態の添付図面及び以下に示す詳細な説明によって説明する。諸図面は、本発明を具体的な諸実施形態に限定するものと解釈すべきではなく、説明及び理解のために使用した。これらの詳細な説明及び図面は、本発明の単なる例示であって本発明を限定するものではなく、本発明の範囲は添付の特許請求の範囲及びその均等物によって規定される。先に述べた本発明の態様及び他の付随する利点は、添付の諸図面と共に説明された詳細な説明によってより容易に理解されるであろう。
本発明の様々な実施形態を添付の諸図によって示す。
図1aに、100における本発明の1実施形態による、バンプ付きエリアアレイデバイスを取付ける前の、はんだマスク及び予め塗布済みのアンダーフィルを有する電気基板の断面図を示す。予め塗布済みのアンダーフィルを有するこの電気基板は、電気基板150
と、電気基板150の表面に塗布したアンダーフィル材料140とを備える。はんだマスク160は電気基板150の表面に塗布することもできる。
アンダーフィル材料140は、電気基板150の一部分に設けられる。たとえば、アンダーフィル材料140は、PWB又はPCB製造プロセスにおける最終ステップとして塗布することができる。この塗布プロセスは簡略化されている。これは、バンプ付きICウェハに比べて表面が平坦だからである。PCBの製造業者は、積層やスクリーン印刷などの、基板にアンダーフィルを塗布するために適するいくつかの方法のうちの1つを用いることができる。次いで、ボード上に存在するアンダーフィルを有する基板を、部品を実装するための表面実装技術(SMT)組立業者に供給し、それによって、フリップチップ及び他のバンプ付きデバイスを適所にはんだ付けした後の難しい毛細管流動による定量供給操作の必要性をなくす。
アンダーフィル材料140は、電気基板150のトレース及びパッドと、その後に取り付けるバンプ付きフリップチップ及びエリアアレイデバイスとを保護するための被覆を提供する。アンダーフィル材料140は、バンプ付きエリアアレイデバイスを電気基板に電気的に接続するとき、はんだバンプ又ははんだボールに歪み又は応力の緩和をもたらす。アンダーフィル材料140は、ダイ取付けに追加のボンディング強度をもたらす。また、アンダーフィル材料140は、フリップチップアセンブリの過度的温度変化(temperature excursion )の際、はんだボール界面での応力緩和をもたらし、且つ、フリップチップ及び他のエリアアレイデバイスの性能を劣化させるおそれのある水分、微粒子、及び他の汚染物質からの環境的な保護をもたらす。
アンダーフィル材料140は、電気基板150の表面上の複数の位置、たとえば、フリップチップが位置決めされるべきフリップチップ収容領域で予め塗布される。アンダーフィル材料140は、フリップチップアセンブリの際、フリップチップ及びバンプ付きエリアアレイデバイスの配置を指示することができる。フリップチップ及び他のバンプ付きデバイスは、フリップチップ及びバンプ付きエリアアレイアセンブリの際、これらの位置で電気基板150に電気的且つ機械的に取り付けることができる。
アンダーフィル材料140はキュア可能な成分を含み、それにより、アンダーフィル材料140は、処理の際に柔軟且つ成形可能であるが、バンプ付きエリアアレイデバイスが電気基板150に固定されると、さらに、硬く且つ化学耐性を有することができる。アンダーフィル材料140は、フリップチップ及び他のバンプ付きデバイスを電気基板150に取り付けるのに適する任意の充填誘電体材料又は非充填誘電体材料を含む。アンダーフィル材料140は、乾燥皮膜又はBステージ化可能(b-stageable )液であってもよい。それによって、重合反応におけるキュアしない中間段階の後で、この材料は、熱で軟らかくなり、更にキュアするまで可塑性且つ可溶性である。アンダーフィル材料140は、ダイ取付けプロセスの際に、バンプ付きデバイスを電気基板150から分離するための絶縁微小球を含む一液性、又は二液性のエポキシなどの充填エポキシを含むことができる。選択的なアンダーフィル材料にフィラーを添加して、アンダーフィル材料の熱膨張特性を向上させてもよい。アンダーフィル材料140は、たとえば、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、フラキシングアンダーフィル、適切なアンダーフィル化合物、又はそれらの組合せを含むことができる。
アンダーフィル材料140は、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージなどの直後に取り付けるバンプ付きエリアアレイデバイスの相互接続表
面から延びる複数の接続バンプに対応する複数の開口を電気基板150上の一組のパッド152の上に備えることができる。パッド152を有する電気基板150は、いくつかの電気的トレース、コンタクト開口、ビア、誘電体層、電気基板150の表面上の基準点及び表示も備えることができるが、本発明を説明する際、簡略化のために示さない。電気基板150は、相互接続トレースとバンプ付きデバイスを電気基板150に電気的に接続するための基板パッド152とのアレイを含むことができる。パッド152を、バンプ付きデバイス上の接続バンプに対応させて、バンプ付きデバイス及び電気基板150を組み立てるとき、パッド152が対応する接続バンプに電気的に接続されるようにする。電気基板150は、電気基板150にボンディングした、又は電気基板150上に形成した、1つ又は複数のアクティブデバイス及び受動デバイスを含むことができる。
電気基板150は、バンプ付きデバイスを取り付けることができるいずれの基板であってもよい。電気基板150は、たとえば、一層又は多層の印刷回路板であってもよい。電気基板150は、たとえば、後に切断し、又は個々のダイに切断して個々の印刷回路板を形成する2つ以上の印刷回路板を含む印刷回路板パネルであってもよい。電気基板150は、たとえば、当該技術分野で現在知られている、印刷配線板、難燃性ファイバーグラス(FR4)ボード、あるいは任意の有機回路板又はマザーボードであってもよい。電気基板150は、たとえば、セラミック基板又は混成回路基板であってもよい。電気基板150は、たとえば、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、電子モジュール、あるいはバンプ付き電気又は電子デバイスに取り付ける前、又は組み立てる前にアンダーフィル材料140を予め塗布することができる任意の電子基板であってもよい。
電気基板150は、電気基板150の表面に設けたはんだマスク160を備えることができる。はんだマスク160は、一般的に、パッドの上の穴又は開口部分と他の選択したフィーチャとで電気基板150の表面を覆う。はんだマスク160は、アセンブリ時に、はんだ流動を制約して、はんだが保護区域中の金属トレース及び他の金属フィーチャを濡らすのを防ぐ。はんだマスク160は、はんだ付けプロセスの際、電気基板150の選択された区域を保護するのに適するいずれの材料をも含む。
はんだマスク160は、アセンブリ時のフラキシング操作及びウェーブはんだ付け操作から電気基板150のトレース及び他の部分を保護する働きをし、且つ、使用時に環境から保護する。はんだマスク160は、選択したパッド152の上の開口と、フリップチップ及び他のバンプ付きデバイスが取り付けられる電気基板の領域と、はんだマスク材料が望まれないコネクタ接点などの他の選択領域とを備えることができる。はんだマスク160は、アンダーフィル材料140と電気基板150の外又は間に位置決めされることができる。
図1bに、102における本発明の1実施形態による、取付け前の、バンプ上にフラックス層を有するバンプ付きエリアアレイデバイス110と、はんだマスク160及び予め塗布済みのアンダーフィル材料140を有する電気基板150との断面図を示す。バンプ付きエリアアレイデバイス110は、バンプ付きエリアアレイデバイス110の相互接続表面112上のパッド114に接続した、側面122を有する複数の接続バンプ120を有する。接続バンプ120は、電気基板150上のパッド152及びアンダーフィル材料140中に形成した窓すなわち開口に対応する。バンプ付きエリアアレイデバイス110は、電気基板150上に位置決めされるアンダーフィル材料140によって指定される収容領域で電気的且つ機械的に電気基板150に取り付けられる。
バンプ付きエリアアレイデバイス110は、たとえば、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き
電子部品、又は一組の接続バンプ120を含むバンプ付き電子パッケージであってもよい。バンプ付きエリアアレイデバイス110は、多数のアクティブ部品、受動部品、又はそれらの任意の組合せを含むことができる。バンプ付きエリアアレイデバイス110は、たとえば、フリップチップとして構成され、又はセラミックボールグリッドアレイパッケージ内に構成された、抵抗器、コンデンサ、トランジスタ、などの電子部品を含むことができる。これらの部品は、1つ又は複数の集積回路を含むことができるバンプ付きエリアアレイデバイス110内に一体化させることができる。簡略化のために示さないが、バンプ付きエリアアレイデバイス110は、一組の電気的相互接続トレースと、パッドと、ビアと、導電層と、絶縁層とを備えることができる。
接続バンプ120は、バンプ付きエリアアレイデバイス110の相互接続表面上の複数のはんだバンプ又は複数のはんだボールを含む。接続バンプ120は、パッド114上に形成される。はんだバンプは、たとえば、鉛−スズはんだバンプを形成するように鉛及びスズなどの1つ又は複数の金属を電気メッキすることによって形成することができる。これらのはんだバンプは、バンプ付きエリアアレイデバイス110の相互接続表面112上に1つ又は複数の金属の層を堆積させることにより、且つ、従来のリソグラフィ技法を用いていずれの望まない金属もパターン形成しエッチングすることによって形成することができる。これらのはんだバンプは、熱処理してバンプを溶かし丸い隅部及び上面を形成することができる。あるいは、接続バンプ120は、パッド上にはんだボールを位置決めし、且つ、これらのハンダボールを加熱してそれらをパッド114に接着させることによって形成することもできる。あるいは、接続バンプ120は、パッド114上にはんだペーストを選択的にスクリーン印刷し、次いで、はんだを溶かし且つバンプを形成するために加熱することによって形成することもできる。接続バンプ120は側面122を有する。
フラックス層130は、接続バンプ120の上面領域に位置決めされることができる。フラックス層130は、たとえば、バンプを電気基板に溶融又はリフローするときこれらのはんだバンプ又ははんだボールから酸化膜を除去する酸成分を含むことができる。フラックス層130は、バンプの上面部分のみに位置することができ、又は、たとえば、吹付け技法又は浸漬技法を用いることによって、バンプの上面及びアンダーフィル材料140を覆うことができる。
バンプ付きエリアアレイデバイス110は、電気基板150上に位置決めされ、加熱して接続バンプ120を電気基板150上のパッド152に電気的に接続させる。加熱すると、アンダーフィル材料140は接続バンプ120の周囲に流動する傾向がある。アンダーフィル材料140は、キュアリング又は凝固によって硬化してバンプ付きエリアアレイデバイス110を電気基板150に確実に取り付ける。アンダーフィル材料140はバンプに応力緩和をもたらし、回路、パッド、及び相互接続に、水分及び他の環境からの汚染物質に対するバリアを提供する。電気基板150は、フリップチップ及びエリアアレイの取付け後、切断し、又は個々のダイに切断して個々の基板にすることができる。
図1cに、104における本発明の1実施形態による、取付け後の、バンプ付きエリアアレイデバイスと、予め塗布済みのアンダーフィル材料を有する電気基板とを備えるバンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイスアセンブリ104は、バンプ付きフリップチップなどのバンプ付きエリアアレイデバイス110と電気基板150とを備える。バンプ付きエリアアレイデバイスアセンブリ104の一例は、フリップチップアセンブリである。
バンプ付きエリアアレイデバイス110と電気基板150とを、一般的に、電気基板150の上面にバンプ付きエリアアレイデバイス110を配置することによって接続する。接続バンプ120はパッド114上に形成される。バンプ付きエリアアレイデバイス11
0上の接続バンプ120は、電気基板150上のパッド152に対応する予め塗布済みのアンダーフィル材料140中の穴又は窓を貫通して配置される。接着剤を用いて、バンプ付きエリアアレイデバイス110を電気基板150に一時的に取り付けることができる。たとえば、塗布したフラックスは接着剤の働きをすることができ、あるいは、バンプ付きエリアアレイデバイス110又は電気基板150を加熱してアンダーフィル材料140を軟化させ、且つ接着のための粘着性表面をもたらすことができる。バンプ付きデバイス及び他の部品を電気基板150上に位置決めした後で、このアセンブリを赤外炉、又は対流炉、又は強制空気炉中に送り、フリップチップ及び他の部品を加熱してそれらを電気基板150に電気的に接続することができる。バンプ付きデバイス上のはんだバンプ又ははんだボールは溶融し、且つ電気基板150にはんだ付けされる。アンダーフィル材料140は、接続バンプ120の側面122の周囲で軟化し且つ流動することができる。アンダーフィル材料140は、加熱すると、バンプ付きエリアアレイデバイス110の相互接続表面112を濡らして接着性を向上させることができる。同様に、アンダーフィル材料140は、加熱すると、電気基板150を濡らして接着性を向上させることができる。あるいは、バンプ付きエリアアレイデバイス110を局所的に加熱し、電気基板に押し付けて接続バンプをリフローさせ、且つ接続バンプ120の側面122の周囲にアンダーフィル材料140を流動させることもできる。
バンプ付きエリアアレイデバイス110は、バンプ付きエリアアレイデバイス110の相互接続表面112から延びる複数の接続バンプ120を備える。相互接続表面112は、バンプ付きエリアアレイデバイス110がフリップチップのときアクティブ表面と呼ぶことができる。接続バンプ120は、バンプ付きエリアアレイデバイス110の相互接続表面112上に複数のはんだバンプ又ははんだボールを備えることができる。たとえば、接続バンプ120は、フリップチップのアクティブ表面上に複数のはんだバンプ又は複数のはんだボールを備える。電気基板150は、バンプ付きエリアアレイデバイス又はフリップチップ収容領域で予め塗布済みのアンダーフィル材料140を含む。バンプ付きエリアアレイデバイス110を加熱して接続バンプ120を電気基板150上のパッド152に電気的に接続し、且つ、電気基板150にバンプ付きエリアアレイデバイス110を固定するためにバンプ付きエリアアレイデバイス又は接続バンプ120の側面122の周囲のフリップチップ収容領域からアンダーフィル材料140を流動させる。バンプ上又は電気基板150上のフラックス層は、一般的に、アセンブリ時に消費される。流動したアンダーフィル材料140は、応力緩和層をもたらし、且つフリップチップアセンブリ又はバンプ付きエリアアレイデバイスアセンブリ104に水分浸透バリアをもたらす。この実施形態では、はんだマスク160がアンダーフィル材料140の外側の電気基板150の表面上に位置する。
バンプ付きエリアアレイデバイス110を電気基板150に電気的に接続すると、流動したアンダーフィル材料140がオプションのはんだマスク160にボンディングされて応力緩和層及び水分浸透バリアを形成する。リフロー及びキュアリングの際、アンダーフィル材料140は導電バンプ120の周囲を流動することができる。アセンブリ後、アンダーフィル材料140はバンプ付きエリアアレイデバイス110を電気基板150に固定し、且つ、大きな過度的温度変化の際、バンプとパッドとの界面で生じるおそれのある熱生成応力を制限する。アンダーフィル材料140は、バンプ付きエリアアレイデバイスアセンブリの改善したはんだ接合の結合性をもたらす。
アンダーフィル材料140は、バンプ付きエリアアレイデバイス110の側面の周囲にフィレットを形成することもできる。リフローステップ中、及びキュアリングの前に、アンダーフィル材料140は、バンプ付きエリアアレイデバイス110の側面を濡らして、この側面を毛細管作用で持ち上げ、次いで、バンプ付きエリアアレイデバイス、電気基板150、及び他の取り付け部品のための滑らかな保護被膜を形成するように硬化する。
図2aに、200における本発明の1実施形態による、バンプ付きエリアアレイデバイス取付け前のバンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイス210はバンプ上にフラックスを含み、電気基板250は予め塗布済みのアンダーフィルを含む。電気基板250はパッド252と予め塗布済みのアンダーフィル材料240とを含む。バンプ付きエリアアレイデバイス210は、バンプ付きエリアアレイデバイス210の相互接続表面212上のパッド214に取り付けられた接続バンプ220を備える。バンプ付きエリアアレイデバイス210は、たとえば、バンプ付きフリップチップであってもよく、あるいは、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、バンプ付き電子パッケージ、又はアンダーフィリングを必要とするいずれの部品であってもよい。電気基板250は、たとえば、印刷回路板パネル、一層の印刷回路板、多層の印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールであってもよい。
側面222を有する接続バンプ220は、複数のはんだバンプ、又は複数のはんだボールを備えることができる。この実施形態では、接続バンプ220の少なくとも上面部分にフラックス層230を塗布する。あるいは、たとえば、浸漬操作又は吹付け操作を用いて、バンプ付きエリアアレイデバイス210の側面及び表面に塗布することもできる。
アンダーフィル材料240は、バンプ付きエリアアレイデバイス210を取り付ける区域などの電気基板250の一部分に塗布することができる。アンダーフィル材料240は、電気基板250の一部分又は全表面の上に延びることができ、アンダーフィル材料240中の穴又は開口は接続バンプ220を電気基板250上のパッド252に電気的に接続可能にする。この実施形態では、電気基板250からはんだマスクを省略し、アンダーフィル材料240が、はんだ付けプロセスの際のはんだから、又は動作時の環境条件から電気基板250のトレース及び他の素子を保護する働きをする。
バンプ付きエリアアレイデバイス210の相互接続表面212は、接続バンプ220を加熱し且つ電気基板250に電気的に接続するとき、予め塗布済みのアンダーフィル材料240の隣又は近くに位置決めされる。フラックス層230は、パッド252から酸化金属を除去し、はんだ付けに備えて表面を清浄する。アンダーフィル材料240は、接続バンプ220の周囲に流動して接続バンプ220に確実な取付け及び応力緩和をもたらす。流動したアンダーフィル材料は、応力緩和層、水分浸透バリア、及び化学的な噴霧や凝集などの様々な環境上の危険要因からの保護を形成する。
図2bに、202における本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのアンダーフィル及びパッド上のフラックス又ははんだペーストを有する電気基板とを有するバンプ付きエリアアレイデバイスアセンブリの断面図を示す。この実施形態では、はんだペースト又はフラックス層230は、電気基板250の相互接続表面上のパッド252に塗布される。はんだペースト又はフラックス層230は、たとえば、スクリーン又はステンシルを用いて塗布されて、バンプ付きエリアアレイデバイスが取り付けられるパッド領域などの選択した位置に材料を定量供給する。あるいは、フラックス又はペーストを個々のパッド上にピン転写又はニードル定量供給することもできる。はんだペースト又はフラックス層230は、様々な洗浄剤と酸成分とを含み、リフロー手順の際にパッド252上のいずれの酸化した材料も除去する。はんだペースト又はフラックス層230は、たとえば、バンプ付きエリアアレイデバイス210上の接続バンプ220に対応するアンダーフィル材料240の開口及び窓中に塗布することができる。この実施形態では、フリップチップ又はエリアアレイデバイスの取付け用の領域にはんだマスク
を使用しない。別の実施形態では、このアンダーフィル材料は、たとえば、パッド上に未充填で且つフラキシングなアンダーフィル材料を有する充填アンダーフィル材料を用いて選択的に塗布した2つの別個の材料からなる。
リフローの際、バンプ付きエリアアレイデバイス210の相互接続表面212上の接続バンプ220は、電気基板250上のパッド252にバンプ付きエリアアレイデバイス210上のパッド214を接続する。アンダーフィル材料240は接続バンプ220の側面222の周囲に流動し、キュアリング又は凝固によって硬化すると、バンプ又はボールに応力緩和をもたらし、バンプ付きエリアアレイデバイス210及び電気デバイス250に水分浸透バリアをもたらす。
電気基板のアレイを同時に作製するとき、バンプ付きエリアアレイデバイスが電気基板に電気的に接続されアンダーフィル材料がバンプの周囲に流動すると、電気基板250を個々のダイに切断して個々の基板を形成することができる。
図3に、300における本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのフラキシングアンダーフィルを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイスの一例は、印刷配線板上のバンプ付きフリップチップである。この実施形態では、アンダーフィル材料ははんだマスクに置き換わる。
バンプ付きエリアアレイデバイスアセンブリ300は、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージなどのバンプ付きエリアアレイデバイス310を備える。バンプ付きエリアアレイデバイス310は、バンプ付きエリアアレイデバイス310の相互接続表面312上のパッド314に接続された複数の接続バンプ320を備える。接続バンプ320は、たとえば、複数のはんだバンプ又ははんだボールを備える。
バンプ付きエリアアレイデバイスアセンブリ300は、印刷回路板パネル、単一層印刷回路板、多層印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールなどの電気基板350も備える。
予め塗布済みのアンダーフィル材料340は、電気基板350に選択的に塗布される。この実施形態では、アンダーフィル材料340は、フラキシングアンダーフィルと呼ぶ、間に分散したフラックス剤を含み、このフラックス剤は、電気基板350にバンプ付きエリアアレイデバイス310を電気的に接続するとき、電気基板350上のパッド352の表面を洗浄しそこから酸化膜を剥ぎ取り、且つ、接続バンプ320を洗浄しそこから酸化膜を剥ぎ取る。フラキシングアンダーフィル材料340は、充填又は未充填であってもよい。予め塗布済みのアンダーフィル材料340は、パッド352の上の対応する接続バンプ320のための開口又は窓を有することができる。予め塗布済みのアンダーフィル材料340は、バンプ付きエリアアレイデバイス310を加熱し電気基板350に接続するときアンダーフィル層が軟化するように、キュアされないか、又は部分的にキュアされることができ、したがって、塗布済みアンダーフィル材料に隣接してバンプ付きエリアアレイデバイスの相互接続表面を位置決めする前にアンダーフィル材料340中に穴又は開口を必要としない。アンダーフィル材料340は、リフロープロセスの際、接続バンプ320の側面322の周囲に流動することができ、次いで、硬化して接続バンプ320に応力緩和をもたらし、バンプ付きエリアアレイデバイス310及び電気基板350に水分浸透バリアをもたらす。アンダーフィル材料340は、電気基板350に選択的に塗布されてバ
ンプ付きエリアアレイデバイス310の端部の下にはみ出して重なり、上に一部重なり、又は完全に重なることができる。
はんだマスクは、アンダーフィル材料340と電気基板350との間に塗布されるか、バンプ付きエリアアレイデバイス310の領域の外側に塗布されるか、又は全く省略されることができる。電気基板のアレイを同時に作製するとき、アンダーフィル材料の塗布及びはんだリフローの後で、電気基板350を個々のダイに切断して個々の基板を形成することができる。
図4aに、400における本発明の1実施形態によるバンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイスアセンブリ400は、パッド414を有する相互接続表面412から延びる複数の接続バンプ420上のフラックス層430を有するバンプ付きエリアアレイデバイス410と、予め塗布済みのアンダーフィル材料440及び下にあるはんだマスク460を有する電気基板450とを備える。バンプ付きエリアアレイデバイスアセンブリ400の例はフリップチップアセンブリである。
接続バンプ420は、バンプ付きエリアアレイデバイス410の相互接続表面上に複数のはんだバンプ又ははんだボールを含む(である)ことができる。バンプ付きエリアアレイデバイス410は、たとえば、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージを含むことができる。バンプ付きエリアアレイデバイス410は、たとえば、フリップチップのアクティブ表面から延びる接続バンプ420を有するフリップチップを含むことができる。
電気基板450は、たとえば、印刷回路板パネル、一層の印刷回路板、多層の印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールであってもよい。
はんだマスク460は、予め塗布済みのアンダーフィル材料440と電気基板450との間に位置決めされることができる。はんだマスク460は、開口及び窓を含み、電気基板450上の、接続バンプ420に対応する選択したパッド452を露出させる。バンプ付きエリアアレイデバイス410を加熱して、バンプ付きエリアアレイデバイス収容領域に位置する予め塗布済みのアンダーフィル材料440を有する電気基板450に接続バンプ420を電気的に接続し、且つ、バンプ付きエリアアレイデバイス収容領域から接続バンプ420の周囲にアンダーフィル材料440を流動させて、電気基板450にバンプ付きエリアアレイデバイス410を固定する。フラックス層430は接続バンプ420の少なくとも上面部分に位置決めされる。バンプ付きエリアアレイデバイス410を電気基板450に電気的に接続するとき、流動したアンダーフィル材料440は応力緩和層及び水分浸透バリアを形成する。アセンブリ後、アンダーフィル材料440は、水、水分蓄積、あるいは、バンプ付きエリアアレイアセンブリ400を腐食もしくは別の方法で損傷させるおそれのある化学材料又は他の材料のいずれの不注意による噴霧からも、接続バンプ420、パッド414、パッド452、及びバンプ付きエリアアレイデバイス410上又は電気基板450上のどちらかの任意の接続トレースを保護する。
図4bに、402における本発明の1実施形態による、バンプ付きエリアアレイデバイス410と、予め塗布済みのアンダーフィル材料440及び下にあるはんだマスク460を有する電気基板450とを有するバンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイス110は、相互接続表面412上のパッド41
4に取り付けられた接続バンプ420を備える。はんだマスク460は、予め塗布済みのアンダーフィル材料440と電気基板450との間に位置決めされる。この実施形態では、はんだペースト又はフラックス層430は、電気基板450のパッド452上に位置決めされて、電気基板450にバンプ付きフリップチップや他のバンプ付きデバイスなどのバンプ付きエリアアレイデバイス410を接続するのに役立つ。フラックスを使用するとき、フラックスはパッド452を越えて延びる表面区域に塗布することができる。バンプ付きエリアアレイデバイス410を加熱して、電気基板450に接続バンプ420を電気的に接続し、且つ、バンプ付きエリアアレイデバイス収容領域から電気基板450上に予め塗布済みのアンダーフィル材料440を流動させる。アンダーフィル材料440は、加熱すると接続バンプ420の周囲に流動する。アンダーフィル材料440は、応力緩和及び水分浸透バリアをもたらして、電気基板450にバンプ付きエリアアレイデバイス410を固定する。リフロー後、電気基板450を個々のダイに切断することができる。
図5aに、500における本発明の1実施形態によるバンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイスアセンブリ500は、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージなどのバンプ付きエリアアレイデバイス510を備える。バンプ付きエリアアレイデバイス510は、バンプ付きエリアアレイデバイス510のアクティブ表面又は相互接続表面上のはんだバンプやはんだボールなどの複数の接続バンプ520を有する。
バンプ付きエリアアレイデバイスアセンブリ500は、印刷回路板パネル、一層の印刷回路板、多層の印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールなどの電気基板550を備える。この実施形態では、電気基板550は、予め塗布済みのフラキシングアンダーフィル材料540と下にあるはんだマスク560とを備える。はんだマスク560は、予め塗布済みのフラキシングアンダーフィル材料540と電気基板550との間に位置決めされる。
フラキシングアンダーフィル材料540は、バンプ付きエリアアレイデバイス510を加熱して電気基板550上のパッド552に接続バンプ520を電気的に接続し、バンプ付きエリアアレイデバイス収容領域から接続バンプ520の側面522の周囲にアンダーフィル材料540を流動させるとき、電気基板550上のパッド552の表面を洗浄し且つ還元するはんだフラックスを含む。アンダーフィル材料540は、電気基板550にバンプ付きエリアアレイデバイス510を固定し、且つ応力緩和層及び水分浸透バリアをもたらす。
図5bに、500における本発明の1実施形態による、バンプ付きエリアアレイデバイスと、フラキシングアンダーフィル部及び充填アンダーフィル部を有する予め塗布済みのパターン付きアンダーフィル膜を備える電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図を示す。バンプ付きエリアアレイデバイスアセンブリ500は、バンプ付きフリップチップ、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージなどのバンプ付きエリアアレイデバイス510を備える。バンプ付きエリアアレイデバイス510は、バンプ付きエリアアレイデバイス510のアクティブ表面又は相互接続表面上のはんだバンプやはんだボールなどの複数の接続バンプ520を有する。
バンプ付きエリアアレイデバイスアセンブリ500は、印刷回路板パネル、一層の印刷回路板、多層の印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、
マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールなどの電気基板550を備える。この実施形態では、電気基板550は予め塗布済みのアンダーフィル材料540を含み、この予め塗布済みのアンダーフィル材料540はパターン付きアンダーフィル膜を備える。このパターン付きアンダーフィル膜は、フラキシングアンダーフィルを有する第1の部分542と、充填アンダーフィルを有する第2の部分544とを備える。フラキシングアンダーフィルを有する第1の部分542は、一般的に、電気基板550上の各パッド552に隣接して配置されて、はんだボール又ははんだバンプの取付けに役立つ。パターン付きアンダーフィル膜の第1の部分542は、バンプ付きエリアアレイデバイス510を加熱して電気基板550上のパッド552に接続バンプ520を電気的に接続するとき、電気基板550上のパッド552の表面を洗浄し且つ還元するはんだフラックスを含む。パターン付きアンダーフィル膜の第1の部分542は、一般的には、フィラーは含まないが、改善した熱膨張係数整合のためのフィラーを含むことができる。1実施形態では、パターン付きアンダーフィル膜の第2の部分544は、フラキシングではないが、熱膨張係数整合を改善させるためのフィラーを含む。
電気基板550は、下にあるはんだマスク560を備えることができる。はんだマスク560は、予め塗布済みのアンダーフィル材料540と電気基板550との間に位置決めされる。
アンダーフィル材料540を加熱して、電気基板550上のパッド552に接続バンプ520を電気的に接続し、且つ、バンプ付きエリアアレイデバイス収容領域から接続バンプ520の側面522の周囲にアンダーフィル材料540を流動させる。アンダーフィル材料540は、バンプ付きエリアアレイデバイス510を電気基板550に固定し、且つ、応力緩和層及び水分浸透バリアをもたらす。
図6に、600における本発明の1実施形態による印刷配線板パネルの説明図を示す。印刷配線板パネル600は、予め塗布済みのアンダーフィル材料640を含む単層又は多層の印刷回路板650を備える。印刷配線板パネルの別の例は、フリップチップアセンブリの後で個々のダイに切断することができ、相互接続トレースとパッドとを有するセラミック基板である。予め塗布済みのアンダーフィル材料640は、複数のフリップチップ収容領域642で印刷回路板650の表面に設けられる。フリップチップ収容領域642は、フリップチップアセンブリの際にフリップチップの配置を指示する。はんだマスク660は、アンダーフィル材料640と印刷回路板650との間に位置決めされることができる。印刷配線板パネル600は、バンプ付きフリップチップと、チップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、又はバンプ付き電子パッケージなどの他のバンプ付きエリアアレイデバイス610とを印刷回路板650に電気的に接続し、且つアンダーフィル材料640がバンプの周囲に流動する前、又は後で、のこ引き、又は他の方法で分離、又は個々のダイに切断することができる。印刷回路板上の予め塗布済みのアンダーフィル材料によって、PCB製造業者は、出荷前に予め塗布済みのアンダーフィル材料を有するボードとその後の表面実装アセンブリとを提供することが可能になる。
一例において、ステンシル又はスクリーン印刷、定量供給、あるいは皮膜積層などの適切な技法を用い、必要なら複数回のパスを用いてPCBパネル上にアンダーフィル材料を堆積させる。PCB上のアンダーフィル材料640を、たとえば、1つ又は複数の材料で選択的なパターンに形成して、はんだパッド上のフラキシングアンダーフィルサークル及びこのパッドの周囲の充填アンダーフィル区域を形成することができる。この例では、このステップは、これらのボードを表面実装技術(SMT)アセンブリ設備に送る前に、PCB作製プロセスの最終ステップとして実施する。
図7に、700における本発明の1実施形態による、電気基板にバンプ付きエリアアレイデバイスを取り付ける方法のフロー図を示す。バンプ付きエリアアレイアセンブリ法700は、バンプ付きフリップチップ及び他のバンプ付きデバイスを電気基板に取り付けるためのステップを含む。
ブロック710に示すように、アンダーフィル材料を電気基板の一部に塗布する。このアンダーフィル材料は、たとえば、PCB又はPWBをSMT組立業者に搬送する前に、PWB又はPCBの製造業者のところで塗布することができる。このアンダーフィル材料は、電気基板にバンプ付きエリアアレイデバイスを取り付けるのに使用される。このアンダーフィル材料は、電気基板表面上の複数のバンプ付きエリアアレイ収容領域に位置することができ、このバンプ付きエリアアレイ又はフリップチップの収容領域は、バンプ付きエリアアレイアセンブリ又はフリップチップアセンブリの際、バンプ付きエリアアレイ又はフリップチップの配置を指示する。このアンダーフィル材料は、続いて取り付けるバンプ付きエリアアレイデバイスの相互接続表面から延びる接続バンプに対応する複数の開口を含むことができる。この電気基板は、たとえば、印刷回路板パネル、一層の印刷回路板、多層の印刷回路板、印刷配線板、難燃性ファイバーグラスボード、有機回路板、マザーボード、セラミック基板、混成回路基板、集積回路パッケージ、リードフレーム、半導体基板、ポリイミドテープ、屈曲回路、高密度相互接続ボード、又は電子モジュールであってもよい。
この電気基板は、相互接続表面上にはんだマスクを有することができる。このはんだマスクは、電気基板と塗布したアンダーフィル材料との間に位置決めされることができる。このはんだマスクは、下にあるパッドを露出させるための開口又は窓を有するバンプ付きエリアアレイ収容領域に位置決めされることができる。このはんだマスクは、バンプ付きエリアアレイデバイス収容領域の外側の電気基板の表面上に位置決めされることができ、又は、たとえば、アンダーフィル材料が適切にはんだマスクの働きをする場合は完全に省略されることもできる。
このアンダーフィル材料は、いずれの適切なアンダーフィル膜又はBステージ化可能高分子材料であってもよい。Bステージ化可能高分子材料は、キュアしない、又は架橋しない条件まで熱処理することができる高分子化合物を指し、後の加熱で材料を軟化させ、次いでさらなる架橋とキュア時の硬化とをもたらすことができる。このアンダーフィル材料は、たとえば、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、フラキシングアンダーフィル、適切なアンダーフィル化合物、又はそれらの組合せであってもよい。
このアンダーフィル材料は、パターン付きマスクを電気基板に接して位置決めし、且つ、このパターン付きマスクを通してアンダーフィル材料を定量供給することによって塗布することができる。このパターン付きマスクは、たとえば、パターン付きフィーチャを有するステンシル又はスクリーンを備えることができる。このパターン付きマスクは、一般的に、カットアウト及び窓が、たとえば、バンプ付きエリアアレイデバイス収容領域又はフリップチップ収容領域で、カットアウト又はスクリーンを通して電気基板上にアンダーフィル材料を塗布可能にするようなフィーチャを有する。このパターン付きマスクは、一般的に、スクリーン上に1つ又は複数のバリアフィーチャを有する微細メッシュスクリーンを備える。あるいは、このパターン付きマスクは、プラスチックや金属などの材料のシート中に穿孔又は形成された、穴付きステンシル及び他のフィーチャであってもよい。バリアフィーチャは、たとえば、アンダーフィル材料が所望されない位置を覆うフィーチャを含むことができる。このアンダーフィル材料は、たとえば、バンプ付き集積回路パッケ
ージの場合、電気基板上のパッケージフットプリントを完全に覆う必要はない。
パターン付きマスクを電気基板に位置合わせする。アンダーフィル材料は、粘性のある液体、ペースト、ゲル、懸濁液、又はスラリの形態になることができ、それにより、スクリーン又はステンシルを通して塗布することができる。次いで、このアンダーフィル材料を乾燥し安定化させ、部分的にキュアさせ、又は他の方法で凝固させる。多くの場合、このアンダーフィル材料を乾燥させてアンダーフィル材料からその溶媒の大部分又は全てを除去する。このアンダーフィル材料は、アンダーフィル材料乾燥温度まで電気基板を加熱することによって、あるいは、真空又はその他の制御された雰囲気中でアンダーフィル材料から溶媒を蒸発させることによって乾燥させることができる。より厚いアンダーフィル材料を望むときは、追加のアンダーフィル層を加えることができる。必要なら、レーザアブレーション法、光学的パターン形成法、又は任意の適切なフィーチャ形成法を用いて、アンダーフィル材料中にバンプ用の開口を作製することができる。一例では、パッド上の未充填且つフラキシングなアンダーフィル材料を有する充填アンダーフィル材料を用いて、2つの別個のアンダーフィル材料を選択的に塗布する。
あるいは、アンダーフィル材料は、電気基板に接してパターン付きアンダーフィル膜を位置させ、且つ、このパターン付きアンダーフィル膜を電気基板上に押し付けることによって塗布することができる。このアンダーフィル材料は、電気基板の表面に接してパターン付きアンダーフィル膜を位置決めし、且つ、このパターン付きアンダーフィル膜を電気基板上に押し付けることによって塗布される。たとえば、このアンダーフィル材料は、打ち抜き皮膜、アンダーフィル材料の積層、及び裏当て層、又はパターン付きアンダーフィル材料の別のシート形態を用いて印刷回路板に塗布することができる。このパターン付きアンダーフィル膜は、エポキシ、熱可塑性材料、熱硬化性材料、ポリイミド、ポリウレタン、高分子材料、充填エポキシ、充填熱可塑性材料、充填熱硬化性材料、充填ポリイミド、充填ポリウレタン、充填高分子材料、フラキシングアンダーフィル、適切なアンダーフィル化合物、又はそれらの組合せなどのアンダーフィル材料の薄層を含む。裏当て層は、透明プラスチック、マイラー、又はアンダーフィル材料を支持するために使用するアセテートシートであってもよい。
窓、開口、パッケージ輪郭、フリップチップ輪郭、及び他のフィーチャは、一般的に、アンダーフィル層中に形成される。アンダーフィル材料は、ダイで切断又は打ち抜いて所定の形状に形成することができる。あるいは、アンダーフィル材料は、レーザーで選択的に切断又は、任意の適切な形成技法を用いて所望のパターンに作ることができる。アンダーフィル膜は、2つの部分、すなわち、はんだパッドの上のフラキシングアンダーフィルを有する第1の部分と、パッドを取り囲む選択した領域中の充填アンダーフィルを有する第2の部分とを含むことができる。はんだパッドの上のフラキシングアンダーフィルは、一般的に未充填であるが、充填することもできる。アンダーフィル膜の他の部分は、たとえば、フリップチップ又は電気基板上の光学部品又は電気機械部品の覆いをとるためのアンダーフィル材料のボイドであってもよい。
例示的な1実施形態の打ち抜き皮膜又はパターン付きアンダーフィル膜は、所定の収容領域で電気基板に位置合わせされ、電気基板の表面に接して位置決めされ、且つ、アンダーフィル材料を電気基板に接着するために加熱しながら電気基板に押し付けられる。次いで裏打ち層を除去することができる。別の実施形態では、パターン付きアンダーフィル膜と電気基板との間の領域をポンプ排気して、閉じ込められたいずれの空気も除去し、次いで、アンダーフィル材料を電気基板で加熱してアンダーフィル材料を電気基板に積層する。典型的な積層温度は、たとえば、60℃と100℃の間の温度である。パターン付きアンダーフィル膜は、加熱ローラ、プレス、又は任意の適当な加圧機構で加圧することができる。あるいは、パターン付きアンダーフィル膜は、パターン付きアンダーフィル膜と電
気基板との間の領域をポンプ排気して閉じ込められた空気を除去し、電気基板に対してパターン付きアンダーフィル膜をしっかり固定することによって、並びに、パターン付きアンダーフィル膜及び電気基板を積層温度まで加熱することによって積層することができる。電気基板及びパターン付きアンダーフィル膜は、通常60℃と100℃の間の積層温度まで加熱される。裏打ち層はパターン付きアンダーフィル膜から除去され、アンダーフィル材料層は電気基板に積層したままである。この裏打ち層は、それをアンダーフィル材料及び電気基板から剥ぎ取り、又は他の方法で分離することによって除去することができる。
ブロック720に示すように、アンダーフィル材料を熱処理する。このアンダーフィル材料は、アンダーフィル材料ステージ温度まで加熱して材料を乾燥し且つ所望のレベルの粘着性及び架橋をもたらす。このアンダーフィル材料は、皮膜を乾燥するためのBステージ化と呼ぶこともあるプロセスで熱処理される。熱処理の温度及び時間、並びにアンダーフィル材料の粘度は、アンダーフィル材料がそのパターン形成された形状を大部分保持し、且つ電気基板上のパッド領域を覆わないように選択することができる。アンダーフィル材料を所定の温度まで加熱して残留溶媒を追い出し且つ材料を凝固させることができ、それによって軽度の架橋が可能になる。エポキシ及び他の高分子材料をベ−スとするアンダーフィル材料は、一般的に、アンダーフィル材料ステージ温度まで加熱してアンダーフィル材料を乾燥させ、これによりアンダーフィル材料がもはや粘着性でなくなる。このアンダーフィル材料を、乾燥し、熱ステップの後で、キュアしないままにし、又は部分的にキュアすることができる。アンダーフィル材料ステージ温度は、たとえば、80℃と150℃の間であってもよい。熱処理ステップは、空気、窒素、又は真空などの、制御した雰囲気中で実施されることが多い。ステージ温度は、一般的に、30分〜2時間超の時間持続させる。
予め塗布済みのアンダーフィル材料を塗布した後、電気基板に、フリップチップ及び他のバンプ付きデバイスをアセンブルすることができる。たとえば、予め塗布済みのアンダーフィル材料を有する電気基板は、PWB又はPCBの製造業者のところで作製することができ、その後SMT組立業者に搬送される。たとえば、電気基板を出荷のために積み重ね、梱包するとき、アンダーフィル材料を保護するためにはく離ライナを電気基板の上に配置することができる。電気基板を開梱して、それを表面実装処理のためにスクリーン印刷機に搭載するとすぐ、はく離ライナは除去され、他の梱包材料と共に廃棄される。SMT組立業者では、フリップチップ、バンプ付きエリアアレイデバイス、及び他の電子部品を、予め塗布済みのアンダーフィル材料を有する電気基板に取り付けることができる。
ブロック730に示すように、バンプ付きエリアアレイデバイスを設ける。このバンプ付きエリアアレイデバイスは、バンプ付きフリップチップ又はチップスケールパッケージ、ボールグリッドアレイ、エリアアレイパッケージ、バンプ付き電子部品、バンプ付き電子パッケージ、又は任意のバンプ付き電子部品であってもよい。このバンプ付きエリアアレイデバイスは、相互接続表面とこの相互接続表面から延びる複数の接続バンプとを備える。この相互接続表面は、バンプ付きフリップチップのためのアクティブ表面と呼ぶことがある。このバンプ付きエリアアレイデバイスは、バンプ付きエリアアレイデバイスの相互接続表面上にはんだバンプやはんだボールなどの複数の接続バンプを備える。
ブロック740に示すように、必要に応じて、フラックス層をバンプ付きデバイス又は電気基板に塗布することができる。このフラックス層は、接続バンプの上面、又は、接続バンプ及びバンプ付きエリアアレイデバイスの相互接続表面に塗布することができる。このフラックス層は、バンプ付きエリアアレイデバイスの相互接続表面を塗布済みアンダーフィル材料の近くに位置決めされる前に、接続バンプの少なくとも上面部に塗布することができる。あるいは、このフラックス層は、浸漬又は吹き付けによって電気基板に塗布さ
れることができ、あるいは、ニードル定量供給、ピン転写によって、もしくはスクリーン付きマスク、ステンシル、又は他のパターン付きマスクを用いて電気基板の選択したパッドに局所的に塗布することができる。このフラックス層は、バンプ付きデバイスのアクティブ側又は電気基板の選択した区域に吹き付けることによって塗布することができる。あるいは、このフラックス層は、フラックス浴又はフラックス溶液内に電気基板又はバンプ付きエリアアレイデバイスを浸漬させ、その後乾燥させることによって塗布することができる。いくつかの例では、このフラックス層は、アンダーフィル材料を塗布する前に塗布することができる。代替実施形態では、フラキシングアンダーフィル材料を用いて、それによって別個のフラックス層の必要性をなくす。別の実施形態では、たとえば、バンプ及びパッドに酸化しない金属を用いるとき、又はバンプを電気基板上のパッドにサーモソニックボンディングするときはフラックス層を塗布しない。
ブロック750に示すように、バンプ付きエリアアレイデバイスの相互接続表面を塗布済みアンダーフィル材料の近くに位置決めする。バンプの上面は、アンダーフィル材料に接して配置することができる。別の実施形態では、この接続バンプは、電気基板の表面上に設けられたはんだマスク中の開口又は窓の中に配置される。別の実施形態では、この接続バンプは、電気基板の表面上に設けられたアンダーフィル材料中の開口又は窓の中に配置される。さらに別の実施形態では、この接続バンプは、アンダーフィル材料及び下にあるはんだマスク中の開口又は窓の中に配置される。さらに別の実施形態では、バンプ付きエリアアレイデバイスの相互接続又はアクティブ表面は、予め塗布済みのアンダーフィル材料と接して配置される。
このアンダーフィル材料は、位置決めの際、部品を固定するために用いることができる。アンダーフィル材料の表面は、粘着性であってもよく、又は加熱すると粘着性になることができる。たとえば、部品は、配置ステップの際に予め加熱することができ、且つ電気基板に接して位置決めされることができる。
ブロック760に示すように、バンプ付きエリアアレイデバイスを加熱して電気基板に接続バンプを電気的に接続させる。このバンプ付きエリアアレイデバイスは、バンプ付きエリアアレイデバイスのリフロー温度以上まで加熱することができる。バンプ又はボール中のはんだは、この温度で溶融し、電気基板上のパッドに冶金的接合によって(metallurgically )取り付けられる。バンプ付きエリアアレイデバイス及び電気基板は、たとえば、対流炉中で、又はコンベアベルトに装備された強制空気炉にそれらを通過させることで加熱することができる。このリフロー温度は、はんだバンプ又はボールの液相線温度を越えて、接続バンプを溶融させ且つ電気基板上のパッドに冶金的接合によってボンディングさせることができる。たとえば、20秒から2分以上の滞留時間の後で、熱源を除去し、フリップチップアセンブリを室温まで冷却することができる。このリフロー温度は、たとえば、鉛−スズはんだバンプの場合、183℃と220℃の間の温度であってもよい。このリフロー温度は、たとえば、無鉛又は低鉛含有量のはんだバンプの場合、220℃と250℃の間の温度であってもよい。このリフロー温度は、インジウム又は他の材料をベースにした低温はんだを用いるとき、160℃以下にまで拡大することができる。
ブロック770に示すように、電気的に接続したバンプ付きデバイスを有する電気基板を加熱して、アンダーフィル材料をバンプの周囲に流動させる。このアンダーフィル材料は、最初に高温で軟化し、それによって、アンダーフィル材料がフリップチップのバンプ及び他のバンプ付きエリアアレイデバイスの周囲に流動可能になる。このリフロー温度は、アンダーフィル材料が接続バンプの側面領域の周囲に流動可能にするのに十分な温度になることができる。加熱されると、アンダーフィル材料は電気基板及びバンプ付きエリアアレイデバイスの相互接続表面を濡らして、バンプ付きエリアアレイデバイスと電気基板との間の接着を向上させることができる。
同一又はより高温の、あるいはより低い中間温度でさらに加熱すると、キュア可能なアンダーフィル材料がキュアによってさらに硬化可能になる。追加の熱サイクルを加えてアンダーフィル材料をさらにキュアさせ、且つアンダーフィル材料とはんだマスクとの間の接着ボンディングを向上させることができる。キュアすると、アンダーフィル材料、又は、アンダーフィル材料及び下にあるはんだマスクは、バンプ付きエリアアレイデバイス及び電気基板用の応力緩和層と水分浸透バリアとを備える。熱可塑性アンダーフィル材料などの他のアンダーフィル材料は、冷却するとすぐキュア無しで硬化することができる。
その後に、封止剤又は他の適切な保護材料で、バンプ付きエリアアレイデバイスアセンブリを覆うことができる。いくつかの実施形態では、ポストキュアステップを組み込む。アンダーフィル材料は、15〜30分程度の間、たとえば、100℃と150℃の間のアンダーフィルのポストキュア温度まで加熱することができる。ブロック780に示すように、電気基板がより小さい基板のアレイを備える場合、電気基板にバンプ付きエリアアレイデバイスを電気的に接続し、アンダーフィル材料がバンプの周囲に流動すると、電気基板を切断し、又は個々に切り出すことができる。あるいは、電気基板又はパネルは、アンダーフィル材料を塗布し、且つ加熱処理した後で、切断し、又は個々に切り出し、次いで、個々に切り出した基板又はボードにバンプ付きフリップチップ及び他のバンプ付きエリアアレイデバイスを取り付けることもできる。
本明細書で開示した本発明の諸実施形態は、現時点で好ましいものであるが、本発明の精神及び範囲から逸脱することなく様々な変更及び修正を加えることができる。本発明の範囲は添付の特許請求の範囲に示され、本発明の意図及び均等物の範囲内に入る全ての変更形態はその中に包含されるものとする。
本発明の1実施形態による、はんだマスクと予め塗布済みのアンダーフィルとを有する電気基板の断面図。 本発明の1実施形態による、取付け前の、バンプ上にフラックスを有するバンプ付きエリアアレイデバイス、及びはんだマスクと予め塗布済みのアンダーフィルとを有する電気基板の断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと予め塗布済みのアンダーフィル材料を有する電気基板とを備える、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイス上のフラックスと予め塗布済みのアンダーフィルを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのアンダーフィル及びフラックス又ははんだペーストを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのフラキシングアンダーフィルを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ上にフラックスを有するバンプ付きエリアアレイデバイスと、予め塗布済みのアンダーフィル及び下にあるはんだマスクを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのアンダーフィル及び下にあるはんだマスクを有する電気基板とを有し、且つ、電気基板のパッド上にフラックス又ははんだペーストを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと、予め塗布済みのフラキシングアンダーフィル材料及び下にあるはんだマスクを有する電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、バンプ付きエリアアレイデバイスと、フラキシングアンダーフィル部及び充填アンダーフィル部を有する予め塗布済みのパターン付きアンダーフィル膜を備える電気基板とを有する、バンプ付きエリアアレイデバイスアセンブリの断面図。 本発明の1実施形態による、予め塗布済みのアンダーフィル材料を有する印刷配線板パネルを示す図。 本発明の1実施形態による、電気基板にバンプ付きエリアアレイデバイスを取り付ける方法のフロー図。

Claims (5)

  1. エリアアレイデバイスを電気基板に取り付ける方法であって、
    該電気基板の一部分にアンダーフィル材料を塗布するステップと、
    該塗布済みアンダーフィル材料をアンダーフィル材料ステージ温度まで加熱するステップと、
    相互接続表面と該相互接続表面から延びる複数の接続バンプとを備えるバンプ付きエリアアレイデバイスを設けるステップと、
    前記バンプ付きエリアアレイデバイスの前記相互接続表面を前記塗布済みアンダーフィル材料の近くに位置決めするステップと、
    前記バンプ付きエリアアレイデバイスを加熱して、前記電気基板に前記接続バンプを電気的に接続させるステップと
    前記バンプの周囲に前記アンダーフィル材料を流動させるステップとを備える、エリアアレイデバイスを電気基板に取り付ける方法。
  2. 前記アンダーフィル材料を塗布するステップは、
    前記電気基板に接してパターン付きアンダーフィル膜を位置決めするステップ、及び
    該パターン付きアンダーフィル膜を前記電気基板に押し付けるステップを備える、請求項1に記載のエリアアレイデバイスを電気基板に取り付ける方法。
  3. 前記パターン付きアンダーフィル膜は、フラキシングアンダーフィルを有する第1の部分と充填アンダーフィルを有する第2の部分とを備える、請求項2に記載のエリアアレイデバイスを電気基板に取り付ける方法。
  4. バンプ付きエリアアレイデバイスアセンブリであって、
    アクティブ表面及び該アクティブ表面から延びる複数の接続バンプを備えるバンプ付きフリップチップと、
    フリップチップ収容領域で予め塗布済みのアンダーフィル材料を備える電気基板とを備え、
    前記フリップチップを加熱して前記電気基板に前記接続バンプを電気的に接続し、且つ、前記電気基板に前記フリップチップを固定するように前記フリップチップ収容領域から前記接続バンプの周囲に前記アンダーフィル材料を流動させる、バンプ付きエリアアレイデバイスアセンブリ。
  5. 予め塗布済みのアンダーフィル材料を有する印刷配線板パネルであって、
    複数のフリップチップ収容領域で予め塗布済みのアンダーフィル材料を表面上に設けた単層又は多層の印刷回路板を備え、
    前記フリップチップ収容領域は、フリップチップアセンブリの際にフリップチップの配置を指示する、印刷配線板パネル。
JP2006503878A 2003-02-27 2004-02-26 エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 Expired - Lifetime JP4809761B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/376,405 US6821878B2 (en) 2003-02-27 2003-02-27 Area-array device assembly with pre-applied underfill layers on printed wiring board
US10/376,405 2003-02-27
PCT/US2004/005660 WO2004077527A2 (en) 2003-02-27 2004-02-26 Area-array device assembly with pre-applied underfill layers on printed wiring board

Publications (2)

Publication Number Publication Date
JP2006519501A true JP2006519501A (ja) 2006-08-24
JP4809761B2 JP4809761B2 (ja) 2011-11-09

Family

ID=32907936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503878A Expired - Lifetime JP4809761B2 (ja) 2003-02-27 2004-02-26 エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜

Country Status (6)

Country Link
US (1) US6821878B2 (ja)
JP (1) JP4809761B2 (ja)
KR (1) KR20050105499A (ja)
MY (1) MY137390A (ja)
TW (1) TWI334634B (ja)
WO (1) WO2004077527A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054926A (ja) * 2009-09-01 2011-03-17 Samsung Electro-Mechanics Co Ltd 回路基板、半導体パッケージ及び回路基板の製造方法
JP2015515135A (ja) * 2012-04-19 2015-05-21 エーファウ・グループ・エー・タルナー・ゲーエムベーハー コンタクトエレメントを備えたチップを、チップコンタクトエレメントに対する開口を有する機能層を備えた基板に仮接合する方法
CN105097567A (zh) * 2008-06-27 2015-11-25 台湾积体电路制造股份有限公司 堆叠器件的方法

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583757B (en) * 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20060142424A1 (en) * 2003-05-23 2006-06-29 Jayesh Shah Foamable underfill encapsulant
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040235996A1 (en) * 2003-05-23 2004-11-25 Jayesh Shah Foamable underfill encapsulant
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7004375B2 (en) * 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101237172B1 (ko) * 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8674500B2 (en) 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US20080290509A1 (en) * 2003-12-02 2008-11-27 United Test And Assembly Center Chip Scale Package and Method of Assembling the Same
US7244634B2 (en) 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
US20050224951A1 (en) * 2004-03-31 2005-10-13 Daewoong Suh Jet-dispensed stress relief layer in contact arrays, and processes of making same
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US20060064773A1 (en) * 2004-06-28 2006-03-23 Pioneer Hi-Bred International, Inc. Cell cycle polynucleotides and polypeptides and methods of use
US7229219B2 (en) * 2004-09-17 2007-06-12 Fujitsu Limited Apparatuses and methods for integrating opto-electric components into the optical pathways of routing substrates with precision optical coupling and compact electrical interconnection
FR2875623A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation d'un identifiant d'un circuit integre
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
US7295445B2 (en) * 2004-09-30 2007-11-13 Intel Corporation Holder for surface mount device during reflow
US20060099790A1 (en) * 2004-10-26 2006-05-11 Cheng-Yuan Lin Method of implanting at least one solder bump on a printed circuit board
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060177966A1 (en) * 2005-02-09 2006-08-10 Jayesh Shah Package or pre-applied foamable underfill for lead-free process
US20060203459A1 (en) * 2005-03-11 2006-09-14 Morgan Thomas O Method of mounting a substrate to a motherboard
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US20060211171A1 (en) * 2005-03-18 2006-09-21 Tummala Rao O Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7169641B2 (en) * 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
US20060255476A1 (en) * 2005-05-16 2006-11-16 Kuhlman Frederick F Electronic assembly with controlled solder joint thickness
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
JPWO2006134891A1 (ja) * 2005-06-16 2009-01-08 千住金属工業株式会社 モジュール基板のはんだ付け方法
US20070026575A1 (en) * 2005-06-24 2007-02-01 Subramanian Sankara J No flow underfill device and method
ATE514194T1 (de) * 2005-11-25 2011-07-15 Israel Aerospace Ind Ltd System und verfahren zum herstellen eines solarzellen-arrays
TW200739836A (en) * 2005-12-13 2007-10-16 Shinetsu Chemical Co Process for producing flip-chip type semiconductor device and semiconductor device produced by the process
US8004069B2 (en) * 2005-12-21 2011-08-23 Freescale Semiconductor, Inc. Lead frame based semiconductor package and a method of manufacturing the same
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit
MY147728A (en) * 2006-02-13 2013-01-15 Sumitomo Bakelite Co Process for manufacturing circuit board
US7867823B2 (en) * 2006-03-07 2011-01-11 International Rectifier Corporation Method for fabricating a semiconductor package
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
US20100007018A1 (en) * 2006-12-08 2010-01-14 Derek Wyatt Process for coating a bumped semiconductor wafer
KR20090101336A (ko) * 2006-12-08 2009-09-25 헨켈 아게 운트 코. 카게아아 범프 부착 반도체 웨이퍼의 코팅 방법
US20080176428A1 (en) * 2007-01-24 2008-07-24 Brandenburg Scott D Connector applied underfill
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
TW200919595A (en) * 2007-10-31 2009-05-01 United Test Ct Inc Method of manufacturing semiconductor device
JP5107012B2 (ja) * 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
US7851255B2 (en) * 2008-08-21 2010-12-14 Czeslaw Andrzej Ruszowski Placement of an integrated circuit
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US8159067B2 (en) 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US7777186B2 (en) * 2008-08-14 2010-08-17 L-3 Communications Cincinnati Electronics Corporation Pixel interconnect insulators and methods thereof
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US20110222256A1 (en) * 2010-03-10 2011-09-15 Topacio Roden R Circuit board with anchored underfill
EP2597670B1 (de) * 2010-03-31 2016-03-30 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
CN101894772B (zh) * 2010-06-28 2012-05-23 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
KR20120040536A (ko) * 2010-10-19 2012-04-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
FR2970237B1 (fr) * 2011-01-12 2013-02-08 Airbus Operations Sas Panneau superieur pour cockpit d'aeronef et aeronef comprenant un tel panneau
US20120175746A1 (en) * 2011-01-12 2012-07-12 Kim Younsang Selective Deposition in the Fabrication of Electronic Substrates
CN103748012B (zh) 2011-02-18 2016-10-26 空中客车营运有限公司 用于飞行器驾驶舱的中央座架以及包括这种座架的飞行器
US8633562B2 (en) 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US8772083B2 (en) * 2011-09-10 2014-07-08 Ati Technologies Ulc Solder mask with anchor structures
TWI433618B (zh) 2012-02-08 2014-04-01 Universal Scient Ind Shanghai 堆疊式基板結構
US8846447B2 (en) * 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
KR102060831B1 (ko) * 2013-02-27 2019-12-30 삼성전자주식회사 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
US9627325B2 (en) * 2013-03-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package alignment structure and method of forming same
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
DE102014211545A1 (de) * 2014-06-17 2015-12-17 Continental Automotive Gmbh Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat
DE112014006844T5 (de) * 2014-07-28 2017-04-13 GM Global Technology Operations LLC Systeme und Verfahren zum verstärkten Kleben
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US9661794B1 (en) * 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
CN108198794A (zh) * 2017-12-29 2018-06-22 通富微电子股份有限公司 一种芯片封装体及其制备方法
CN108231717A (zh) * 2017-12-29 2018-06-29 通富微电子股份有限公司 一种封装元件及其制备方法
KR102449899B1 (ko) * 2018-02-02 2022-09-30 삼성전자주식회사 반도체 패키지 모듈
US11482979B2 (en) * 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
US11528808B2 (en) * 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
CN117202525A (zh) * 2019-01-04 2023-12-08 捷普有限公司 用于在电路板上提供底部填充物的设备、系统和方法
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
CN110783254B (zh) * 2019-11-08 2022-10-04 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
CN113571430A (zh) * 2020-04-28 2021-10-29 西部数据技术公司 具有减小的底部填充面积的倒装芯片封装体
CN111867245A (zh) * 2020-06-05 2020-10-30 深圳市隆利科技股份有限公司 一种MiniLed基板、模组以及模组制作方法
CN115235299A (zh) * 2022-06-30 2022-10-25 四川航天川南火工技术有限公司 一种火工阵列微推进器封装结构及封装方法
CN115513147B (zh) * 2022-11-24 2023-03-24 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN115579300B (zh) * 2022-11-24 2023-03-28 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391940A (ja) * 1989-08-28 1991-04-17 Lsi Logic Corp フリップチップ構造
JPH07502369A (ja) * 1991-10-01 1995-03-09 トラナガ・テクノロジーズ・インコーポレーテッド 導電性組成物、その製造方法及び使用方法
JP2000228424A (ja) * 1999-02-08 2000-08-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002246418A (ja) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及び光情報処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6059894A (en) * 1998-04-08 2000-05-09 Hewlett-Packard Company High temperature flip chip joining flux that obviates the cleaning process
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6100114A (en) * 1998-08-10 2000-08-08 International Business Machines Corporation Encapsulation of solder bumps and solder connections
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3565092B2 (ja) * 1999-06-16 2004-09-15 三菱電機株式会社 半導体装置の製造方法
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6518096B2 (en) * 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391940A (ja) * 1989-08-28 1991-04-17 Lsi Logic Corp フリップチップ構造
JPH07502369A (ja) * 1991-10-01 1995-03-09 トラナガ・テクノロジーズ・インコーポレーテッド 導電性組成物、その製造方法及び使用方法
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2000228424A (ja) * 1999-02-08 2000-08-15 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002246418A (ja) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及び光情報処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097567A (zh) * 2008-06-27 2015-11-25 台湾积体电路制造股份有限公司 堆叠器件的方法
CN105097567B (zh) * 2008-06-27 2018-10-12 台湾积体电路制造股份有限公司 堆叠器件的方法
JP2011054926A (ja) * 2009-09-01 2011-03-17 Samsung Electro-Mechanics Co Ltd 回路基板、半導体パッケージ及び回路基板の製造方法
JP2015515135A (ja) * 2012-04-19 2015-05-21 エーファウ・グループ・エー・タルナー・ゲーエムベーハー コンタクトエレメントを備えたチップを、チップコンタクトエレメントに対する開口を有する機能層を備えた基板に仮接合する方法

Also Published As

Publication number Publication date
WO2004077527A3 (en) 2004-12-02
TW200501339A (en) 2005-01-01
WO2004077527A2 (en) 2004-09-10
US6821878B2 (en) 2004-11-23
KR20050105499A (ko) 2005-11-04
MY137390A (en) 2009-01-30
JP4809761B2 (ja) 2011-11-09
TWI334634B (en) 2010-12-11
US20040169275A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
TWI478254B (zh) 引線上凸塊之倒裝晶片互連
US6722028B2 (en) Method of making electronic device
US20080251942A1 (en) Semiconductor Device and Manufacturing Method Thereof
EP0860871A2 (en) Method of manufacturing semiconductor device
JP2000058709A (ja) 突起電極構造および突起電極形成方法
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
US6259155B1 (en) Polymer enhanced column grid array
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
WO2006098294A1 (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
US6978540B2 (en) Method for pre-applied thermoplastic reinforcement of electronic components
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
JP3487411B2 (ja) 突起電極の形成方法
US20040238925A1 (en) Pre-applied thermoplastic reinforcement for electronic components
JP4099329B2 (ja) 部品混載実装方法
US20040232530A1 (en) Pre-applied thermoplastic reinforcement for electronic components
JP2005101312A (ja) 半導体装置の製造方法
JP2004152857A (ja) 配線基板への電子部品搭載方法
US20040245611A1 (en) Pre-applied thermoplastic reinforcement for electronic components
JP2004047726A (ja) 垂直接続用導体バンプ内蔵接着シートの製造方法
JP2005038913A (ja) 電子部品の実装方法
JP2003224161A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100915

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4809761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term