CN110783254B - 一种芯片转移方法及半导体器件 - Google Patents
一种芯片转移方法及半导体器件 Download PDFInfo
- Publication number
- CN110783254B CN110783254B CN201911086932.1A CN201911086932A CN110783254B CN 110783254 B CN110783254 B CN 110783254B CN 201911086932 A CN201911086932 A CN 201911086932A CN 110783254 B CN110783254 B CN 110783254B
- Authority
- CN
- China
- Prior art keywords
- pad
- chips
- substrate
- routing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000012546 transfer Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 17
- 230000000243 photosynthetic effect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000001179 sorption measurement Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 2
- 239000003822 epoxy resin Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 description 40
- 238000005516 engineering process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 229920006335 epoxy glue Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开一种芯片转移方法，包括以下步骤：在第一基板上形成金属走线；在所述金属走线上形成走线焊盘；在所述走线焊盘周围形成粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；将多个芯片进行批量转移，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准，所述本体部的至少部分表面粘附在对应的粘附部上；使用第二基板压合在所述多个芯片背离所述第一基板的一侧；加热，以使得所述走线焊盘和对应的电极焊盘电连接；去除所述第二基板。本发明解决了芯片转接于基板上所面临的键合问题，不仅可降低转接设备的技术门槛与成本，也可以提高转接良率，在实现上也不需要多出成本支出。
Description
技术领域
本发明涉及显示技术领域。更具体地，涉及一种芯片转移方法及半导体器件。
背景技术
Micro display技术是近年来新的显示技术，虽然具备自发光、低功耗、色彩饱和度高等优点，但其发展以来在批量转移与芯片结构效率等方面还有众多问题需要克服，各厂商与研究单元也各自提出了不同的解决方案。
一般批量转移后的芯片，若要与基板焊接形成电性连接，通常需要基板或者转接头具备加热功能，若是选择用图章转移等不具备加热功能的转移技术，芯片的结构就会因此受限，很难选用flip-chip(倒装芯片)或是vertical(垂直)结构，此外，即便转接头可以加热，在micro chip对位精确度高要求的情况下，也可能因为加热产生膨胀形变而造成放置误差。
再者，一般转接头皆小于基板大小，整面基板通常需要经过多次的转移，每次都需要加热冷却的转移制程也会造成生产效率低落。
现有技术中，公开号为US201302100194的专利申请中，公开了一种MEMS结构转接头，具备加热功能，基板亦可加热，在转接芯片到基板后，通过转接头与基板加热将焊点熔融时芯片与基板连结，此方法在转接头部分需要经过精密加工微机电制程，设计上困难且成本高，且因加热造成膨胀形变的过程，在仅几微米大小的micro芯片组装制程中，就可能造成对位上误差，另外，基板通常需要经过多次转移制程来拼组出整片大片的显示面板，若每一次转接都需要加热冷却，不仅时间长且长时间下可能会影响转接头精准度，减少转接头寿命。
公开号为TW201705532A的专利申请中，公开了一种采用stamp图章转移方式实现批量转移的方法，该方法虽然成本较低，但高分子铸模制成的图章，本身并无法内置加热线圈实现加热功能，若是通过外力加热又会有图章不耐高温的限制，因此，采用此方法转移到基板上的微元件仅能是水平式结构，与基板的连接处胶材不具电性连接特性，仅能固定，在所有微元件都转移到基板后，需再次通过黄光显影等方式将走线制作于元件上方，使其与基板电性连接，但是采用此方法转移的微元件若是发光二级体，正上出光面将会有大部分被走线覆盖而使出光效率下降，且因为走线需沿着芯片成长，若是芯片太厚或是电键角太抖都会使走线无法爬坡甚至断线，因此芯片厚度与电键的角度会因此受到限制。
发明内容
为解决背景技术中所提出的技术问题，本发明第一方面提供一种芯片转移方法，包括以下步骤：
在第一基板上形成金属走线；
在所述金属走线上形成走线焊盘；
在所述走线焊盘周围形成粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
将多个芯片进行批量转移，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准，所述本体部的至少部分表面粘附在对应的粘附部上；
使用第二基板压合在所述多个芯片背离所述第一基板的一侧；
加热，以使得所述走线焊盘和对应的电极焊盘电连接；
去除所述第二基板。
可选地，在所述使用第二基板压合在所述多个芯片背离所述第一基板的一侧步骤之前还包括以下步骤：
在盖板上形成阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成反射层；
在所述多个芯片背离所述第一基板的一侧形成光合胶层，覆盖所述多个芯片；
将所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
可选地，所述芯片为微LED芯片，所述电极焊盘包括微LED芯片的阳极焊盘和阴极焊盘；
所述走线包括阳极走线和阴极走线，所述走线焊盘包括阳极走线焊盘和阴极走线焊盘；
所述阳极焊盘与所述阳极走线焊盘对准，所述阴极焊盘与所述阴极走线焊盘对准。
可选地，所述粘附部由光刻胶、硅基胶或环氧树脂胶制成。
可选地，所述粘附部的折射率介于空气和所述芯片的折射率之间。
可选地，所述走线焊盘的材料从如下组中选择或其复合金属：
In、Bi、Sn、Ag、Au、Ga、Sb和Cu。
可选地，所述反射层为感光材料。
可选地，所述在金属走线上形成走线焊盘包括：
形成介质层，覆盖所述金属走线；
在所述介质层上形成图案化的光刻胶层，露出介质层对应于所述金属走线的表面；
图案化所述介质层，以露出所述金属走线；
在所述露出的金属走线上形成走线焊盘。
可选地，采用蒸镀或溅射的方法在所述露出的金属走线上形成所述走线焊盘。
可选地，采用印刷或黄光制程的方法在所述走线焊盘周围形成所述粘附部。
可选地，利用图章转移、静电吸附转移或激光剥离转移方法对多个芯片进行批量转移。
本发明第二方面提出一种半导体器件，包括
第一基板；
在第一基板上形成的金属走线；
在所述金属走线上形成的走线焊盘；
在所述走线焊盘周围形成的粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
多个芯片，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准并电连接，所述本体部的至少部分表面粘附在对应的粘附部上。
可选地，还包括
在所述多个芯片背离所述第一基板的一侧形成的光合胶层，覆盖所述多个芯片；
盖板；
在盖板上形成的阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成的反射层；
所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
本发明的有益效果如下：
本发明提出的方案，具有原理明确、设计简单的优点，首先选择第一基板，在第一基板上形成金属走线，并在金属走线上形成走线焊盘，在走线焊盘的周围相应形成粘附部，在对芯片进行批量转移后，芯片可粘附在粘附部上，且芯片的电极焊盘正对于走线焊盘，接着，将第二基板压合在芯片背离第一基板的一侧，对粘附有多个芯片的第一基板进行加热，以使得所述芯片的电极焊盘与所述走线焊盘电性连接，最后移除第二基板，完成芯片的转移，解决了芯片转接于基板上所面临的键合问题，不仅可降低转接设备的技术门槛与成本，也可以提高转接良率，在转接的芯片结构上，也可以选择效率最好的flip-chip(倒装芯片)或是vertical(垂直)结构，通过粘附部与走线焊盘分开黏著制程，从而可实现达50μm以下的flip-chip(倒装芯片)或vertical(垂直)结构，芯片不需要做特殊设计即可使用，在实现上也不需要多出成本支出。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本发明的一个实施例提出的一种芯片转移方法的流程图。
图2至图12示出采用本发明的实施例提供的一种芯片转移方法来对芯片与基板进行键合的各个过程的结构示意图；
图13示出不同的共晶系统与所相应的键合温度的示意图；
图14至16示出本实施例的一个优选实现方式的流程图。
图中：1、第一基板；2、金属走线；3、光刻胶层；4、介质层；5、本体部；6、走线焊盘；7、粘附部；8、芯片；9、转接头；10、电极焊盘；11、第二基板；12、盖板；13、黑矩阵；14、反射层；15、光合胶层。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
图1示出本发明的一个实施例提出的一种芯片转移方法的流程图，如图1所示，所述方法包括以下步骤：
S101、在第一基板上形成金属走线；
S102、在所述金属走线上形成走线焊盘；
S103、在所述走线焊盘周围形成粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
S104、将多个芯片进行批量转移，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准，所述本体部的至少部分表面粘附在对应的粘附部上；
S105、使用第二基板压合在所述多个芯片背离所述第一基板的一侧；
S106、加热，以使得所述走线焊盘和对应的电极焊盘电连接；
S107、去除所述第二基板。
具体的，在S101中所提供的第一基板可如图2所示，其第一基板上形成有金属走线，需要说明的是，本实施例中的第一基板的驱动电路可为主动式驱动或被动式驱动。
在本实施例的一些可选地实现方式中，所述S102还包括以下步骤：
形成介质层，覆盖所述金属走线；
在所述介质层上形成图案化的光刻胶层，露出介质层对应于所述金属走线的表面；
图案化所述介质层，以露出所述金属走线；
在所述露出的金属走线上形成走线焊盘。
具体的，在S102中，如图3所示，首先在第一基板上形成介质层，且介质层覆盖在第一基板的金属走线上，通过涂覆的制作工艺在介质层上形成光刻胶层，然后通过构图工艺对光刻胶层进行图案化，露出介质层对应于金属走线的表面，接着通过例如为刻蚀的构图工艺对介质层进图案化，露出金属走线，最后在露出的金属走线上形成走线焊盘。
进一步的，如图4所示，在本实施例中，采用蒸镀或溅射的方法在所述露出的金属走线上形成所述走线焊盘。
具体的，在上述实施例中，在所述介质层上形成图案化的光刻胶层可包括曝光和显影两步工艺，其中，曝光工艺可以采用可控调制掩膜板，以实现曝光量的梯度性变化，示例性的，本实施例中采用的可控调制掩膜板，在透光区域可以采用一层周期性的梯度折射率透明薄膜，即该薄膜的折射率随着区域位置具有周期性变化，光束在梯度折射率薄膜中传输时路径发生改变，发光线的叠加效应，穿过梯形折射率薄膜的光线在透光区域可以形成光强的梯度变化，最终在光刻胶层中形成立体图案，达到立体图案的曝光效果，本领域技术人员应知的是，通过在同一张掩膜板上设计多个梯度折射率透明薄膜，可实现多种立体图案，本实施例对立体图案的具体形状不做具体限定，在图4的示例中，光刻胶层中的立体图案为梯形槽口，采用梯形槽口，可在对介质层刻蚀的过程中，提高刻蚀精度，进一步的，如图5所示，在露出的金属走线上形成走线焊盘后，需将位于介质层上的光刻胶层进行去除，图6为第一基板上制作有走线焊盘后的示意图。
在S103中，如图7所示，可采用印刷或黄光制程在走线焊盘的周围形成高度高于走线焊盘的粘附部，粘附部涂布的数量、图案、几何形状以及大小可视芯片大小与结构来定，示例性的，在图8中，在一个走线焊盘的两侧对称设置有两个粘附部，且粘附部的形状为矩形，粘附部主要用于在对芯片进行批量转移时起到对芯片固定的作用，因此，粘附部的高度需要高于走线焊盘的高度，在本实施例中，粘附部的材料可选用光刻胶、硅基胶或环氧树脂胶，进一步的，当芯片为微LED芯片时，为提高出光效率，粘附部可采用高折射率材料，所述粘附部的折射率介于空气和所述芯片的折射率之间。
在S104中，可采用图章转移、静电吸附转移或激光剥离转移等各式批量转移方法来对多个芯片进行批量转移，示例性的，在本实施例中，主要采用静电吸附的方法来对多个芯片进行批量转移，如图9以及图10所示，在对芯片进行转移时，首先，通过转接头来对多个芯片进行吸附，随后，将多个芯片进行批量转移，使得每个芯片的本体部的至少部分表面粘附在对应的粘附部上，以使得所述芯片粘附在位于第一基板的粘附部上，且芯片的电极焊盘正对于所述走线焊盘，在这里，如图11所示，经过转移后的芯片通过粘附部的粘着力暂时可以固定在第一基板上。
需要说明的是，在本实施例中，芯片可为微LED芯片，所述电极焊盘包括微LED芯片的阳极焊盘和阴极焊盘；所述走线包括阳极走线和阴极走线，所述走线焊盘包括阳极走线焊盘和阴极走线焊盘；所述阳极焊盘与所述阳极走线焊盘对准，所述阴极焊盘与所述阴极走线焊盘对准。在图11的示例中，固定在第一基板上的芯片的数量为6个，而芯片的数量可根据工作人员的需要来进行相应的设定，本实施例对此不做具体限定。
在S105中，将整面的第一基板上的芯片全部转移完后，再使用第二基板压合在多个芯片背离所述第一基板的一侧上，在这里，第二基板可为耐高温弹性体。
在S106中，如图12所示，压合完毕后，可将压合后的器件整体放入至高温炉内或加热板上进行加热，粘附部在加热的情况下自身会发生融化的现象，从而其高度变低，以使得芯片的电极焊盘与走线焊盘能够相接触，当温度加热至芯片的电极焊盘与走线焊盘产生熔融共晶温度时，使得芯片的电极焊盘与走线焊盘电性连接，在这里，对器件加热的温度可根据电极焊盘的材料以及走线焊盘的材料来进行相应的设定，示例性的，可如图13所示，在图13中，共晶系统表示电极焊盘的材料与对应的走线焊盘的材料，而键合温度则表示相应的加热温度，示例性的，走线焊盘的材料从如下组中选择或其复合金属：In、Bi、Sn、Ag、Au、Ga、Sb和Cu。
在S107中，加热完毕后，芯片的电极焊盘与第一基板上的走线焊盘电连接，冷却后再将第二基板进行移除，从而完成芯片与第一基板之间的键合。
需要说明的是，图7中所示的芯片为flip-chip(倒装芯片)，而本领域人员应知的是，本实施例所述的芯片转移方法可适用于flip-chip(倒装芯片)、vertical(垂直)结构或其他结构的芯片，图7中的芯片结构仅为一个示例，本实施例对此不做具体限定。
综上所述，本发明实施例提出的芯片转移方法，具有原理明确、设计简单的优点，首先选择第一基板，在第一基板上形成金属走线，并在金属走线上形成走线焊盘，在走线焊盘的周围相应形成粘附部，在对芯片进行批量转移后，芯片可粘附在粘附部上，且芯片的电极焊盘正对于走线焊盘，接着，将第二基板压合在芯片背离第一基板的一侧，对粘附有多个芯片的第一基板进行加热，以使得所述芯片的电极焊盘与所述走线焊盘电性连接，最后移除第二基板，完成芯片的转移，解决了芯片转接于基板上所面临的转移问题，不仅可降低转接设备的技术门槛与成本，也可以提高转接良率，在转接的芯片结构上，也可以选择效率最好的flip-chip(倒装芯片)或是vertical(垂直)结构，通过粘附部与走线焊盘分开黏著制程，从而可实现达50μm以下的flip-chip(倒装芯片)或vertical(垂直)结构，芯片不需要做特殊设计即可使用，在实现上也不需要多出成本支出。
在本实施例的一些优选地实现方式中，在所述使用第二基板压合在所述多个芯片背离所述第一基板的一侧步骤之前还包括以下步骤：
在盖板上形成阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成反射层；
在所述多个芯片背离所述第一基板的一侧形成光合胶层，覆盖所述多个芯片；
将所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
具体的，首先，如图14所示，通过印刷或者黄光制程在盖板上形成阵列分布的黑矩阵以及位于黑矩阵上的反射层，在这里，反射层可采用感光材料制作而成，感光材料具体可为白色感光胶，接着，如图15所示，在多个芯片背离所述第一基板的一侧以涂覆的制作工艺形成光合胶层，以对芯片背离第一基板的表面进行相应的覆盖以及填充，需要说明的是，本实施例对光合胶层的种类不做具体限定，光合胶层的主要目的是为了对盖板提供粘合胶和填充空气的作用，示例性的，光合胶层可为OCA胶或OCR胶，接着，如图16所示，通过对盒工艺，完成盖板与第一基板之间的对盒，然后，使用第二基板进行压合，将压合后的器件放入高温炉内或是加热板上进行加热，加热至芯片的电极焊盘与第一基板上上的走线焊盘电连接，最后，冷却后再将第二基板进行移除，从而完成芯片与第一基板之间的键合，在这里，反射层以及黑矩阵的增加可以起到提高光效和减少色偏的目的，从而达到提高器件工作时的亮度，减少功耗，改善显示画质的作用。
本发明的另一个实施例提出一种半导体器件，包括
第一基板；
在第一基板上形成的金属走线；
在所述金属走线上形成的走线焊盘；
在所述走线焊盘周围形成的粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
多个芯片，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准并电连接，所述本体部的至少部分表面粘附在对应的粘附部上。
在本实施例的一些可选地实现方式中，还包括
在所述多个芯片背离所述第一基板的一侧形成的光合胶层，覆盖所述多个芯片；
盖板；
在盖板上形成的阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成的反射层；
所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (13)
1.一种芯片转移方法，其特征在于，包括以下步骤：
在第一基板上形成金属走线；
在所述金属走线上形成走线焊盘；
在所述走线焊盘周围形成粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
将多个芯片进行批量转移，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准，所述本体部的至少部分表面粘附在对应的粘附部上；
使用第二基板压合在所述多个芯片背离所述第一基板的一侧；
加热，所述粘附部高度变低，芯片的电极焊盘与走线焊盘能够相接触，当温度加热至芯片的电极焊盘与走线焊盘产生熔融共晶温度时，以使得所述走线焊盘和对应的电极焊盘电连接；
去除所述第二基板。
2.根据权利要求1所述的方法，其特征在于，在所述使用第二基板压合在所述多个芯片背离所述第一基板的一侧步骤之前还包括以下步骤：
在盖板上形成阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成反射层；
在所述多个芯片背离所述第一基板的一侧形成光合胶层，覆盖所述多个芯片；
将所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
3.根据权利要求1或2所述的方法，其特征在于，
所述芯片为微LED芯片，所述电极焊盘包括微LED芯片的阳极焊盘和阴极焊盘；
所述走线包括阳极走线和阴极走线，所述走线焊盘包括阳极走线焊盘和阴极走线焊盘；
所述阳极焊盘与所述阳极走线焊盘对准，所述阴极焊盘与所述阴极走线焊盘对准。
4.根据权利要求1所述的方法，其特征在于，
所述粘附部由光刻胶、硅基胶或环氧树脂胶制成。
5.根据权利要求3所述的方法，其特征在于，
所述粘附部的折射率介于空气和所述芯片的折射率之间。
6.根据权利要求1所述的方法，其特征在于，
所述走线焊盘的材料从如下组中选择或其复合金属：
In、Bi、Sn、Ag、 Au、Ga、Sb和 Cu。
7.根据权利要求2所述的方法，其特征在于，所述反射层为感光材料。
8.根据权利要求1所述的方法，其特征在于，所述在金属走线上形成走线焊盘包括：
形成介质层，覆盖所述金属走线；
在所述介质层上形成图案化的光刻胶层，露出介质层对应于所述金属走线的表面；
图案化所述介质层，以露出所述金属走线；
在所述露出的金属走线上形成走线焊盘。
9.根据权利要求8所述的方法，其特征在于，
采用蒸镀或溅射的方法在所述露出的金属走线上形成所述走线焊盘。
10.根据权利要求1所述的方法，其特征在于，
采用印刷或黄光制程的方法在所述走线焊盘周围形成所述粘附部。
11.根据权利要求1所述的方法，其特征在于，
利用图章转移、静电吸附转移或激光剥离转移方法对多个芯片进行批量转移。
12.一种半导体器件，其特征在于，包括
第一基板；
在第一基板上形成的金属走线；
在所述金属走线上形成的走线焊盘；
在所述走线焊盘周围形成的粘附部，其中所述粘附部的高度高于所述走线焊盘的高度；
多个芯片，其中每个芯片包括电极焊盘和本体部，所述电极焊盘与对应走线焊盘对准并电连接，所述本体部的至少部分表面粘附在对应的粘附部上，其中，所述电极焊盘与对应走线焊盘对准并电连接的步骤包括：
加热，所述粘附部高度变低，芯片的电极焊盘与走线焊盘能够相接触，当温度加热至芯片的电极焊盘与走线焊盘产生熔融共晶温度时，以使得所述走线焊盘和对应的电极焊盘电连接。
13.根据权利要求12所述的器件，其特征在于，还包括
在所述多个芯片背离所述第一基板的一侧形成的光合胶层，覆盖所述多个芯片；
盖板；
在盖板上形成的阵列分布的黑矩阵，所述黑矩阵的位置与所述多个芯片中相邻芯片之间的空隙的位置相匹配；
在所述黑矩阵上形成的反射层；
所述盖板设置在所述光合胶层上，以使得所述黑矩阵处于所述相邻芯片之间的空隙中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086932.1A CN110783254B (zh) | 2019-11-08 | 2019-11-08 | 一种芯片转移方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086932.1A CN110783254B (zh) | 2019-11-08 | 2019-11-08 | 一种芯片转移方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783254A CN110783254A (zh) | 2020-02-11 |
| CN110783254B true CN110783254B (zh) | 2022-10-04 |
Family
ID=69389754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911086932.1A Active CN110783254B (zh) | 2019-11-08 | 2019-11-08 | 一种芯片转移方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783254B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7382265B2 (ja) * | 2020-03-27 | 2023-11-16 | 株式会社ジャパンディスプレイ | 一時保持用部材、及び表示装置の製造方法 |
| CN111867245A (zh) * | 2020-06-05 | 2020-10-30 | 深圳市隆利科技股份有限公司 | 一种MiniLed基板、模组以及模组制作方法 |
| TWI731712B (zh) * | 2020-06-12 | 2021-06-21 | 友達光電股份有限公司 | 發光裝置及發光裝置的製造方法 |
| CN112993121A (zh) * | 2020-08-25 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 芯片键合方法和微型发光二极管显示器 |
| JP7522611B2 (ja) | 2020-08-28 | 2024-07-25 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
| CN114334906B (zh) * | 2020-09-30 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | 一种套刻标记的制备方法 |
| WO2022236750A1 (zh) * | 2021-05-12 | 2022-11-17 | 重庆康佳光电技术研究院有限公司 | 芯片临时组件、显示面板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384952A (en) * | 1990-12-26 | 1995-01-31 | Nec Corporation | Method of connecting an integrated circuit chip to a substrate |
| EP1150347A2 (en) * | 2000-04-24 | 2001-10-31 | Nec Corporation | Semiconductor device and manufacturing method of the same |
| CN1989594A (zh) * | 2004-06-02 | 2007-06-27 | 特拉希特技术公司 | 转移晶片的方法 |
| CN110299295A (zh) * | 2019-06-03 | 2019-10-01 | 苏州通富超威半导体有限公司 | 半导体键合封装方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373914A (ja) * | 2001-06-15 | 2002-12-26 | Ricoh Co Ltd | 電子部品接続構造体 |
| US6821878B2 (en) * | 2003-02-27 | 2004-11-23 | Freescale Semiconductor, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
| US20060211171A1 (en) * | 2005-03-18 | 2006-09-21 | Tummala Rao O | Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby |
| KR100609334B1 (ko) * | 2005-06-13 | 2006-08-08 | 삼성전자주식회사 | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 |
| US8934259B2 (en) * | 2011-06-08 | 2015-01-13 | Semprius, Inc. | Substrates with transferable chiplets |
| CN108538803A (zh) * | 2018-03-21 | 2018-09-14 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片后组装扇出型封装结构及制作方法 |
| KR20190115193A (ko) * | 2018-04-02 | 2019-10-11 | 주식회사 루멘스 | 마이크로 엘이디 디스플레이 패널 제조방법 |
-
2019
- 2019-11-08 CN CN201911086932.1A patent/CN110783254B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384952A (en) * | 1990-12-26 | 1995-01-31 | Nec Corporation | Method of connecting an integrated circuit chip to a substrate |
| EP1150347A2 (en) * | 2000-04-24 | 2001-10-31 | Nec Corporation | Semiconductor device and manufacturing method of the same |
| CN1989594A (zh) * | 2004-06-02 | 2007-06-27 | 特拉希特技术公司 | 转移晶片的方法 |
| CN110299295A (zh) * | 2019-06-03 | 2019-10-01 | 苏州通富超威半导体有限公司 | 半导体键合封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783254A (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110783254B (zh) | 一种芯片转移方法及半导体器件 | |
| US10700049B2 (en) | Light-emitting diode package structure and manufacturing method thereof | |
| CN110190014B (zh) | 一种Micro-LED的转移方法 | |
| CN100426492C (zh) | 微电子封装件及其制造方法 | |
| JP3540281B2 (ja) | 撮像装置 | |
| CN109494292B (zh) | 一种微型发光二极管灯板、其制作方法及显示装置 | |
| US20220262985A1 (en) | Display substrate and method for manufacturing the same | |
| KR20200007498A (ko) | 마이크로 엘이디 디스플레이 및 이의 제작 방법 | |
| US7344915B2 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
| US20110115036A1 (en) | Device packages and methods of fabricating the same | |
| US5275970A (en) | Method of forming bonding bumps by punching a metal ribbon | |
| CN114023777B (zh) | 电路板组件、发光组件及其制作方法 | |
| CN101010807A (zh) | 制造晶片级摄像头模块的方法 | |
| CN112424958B (zh) | 微型发光二极管的巨量转移方法及系统 | |
| US8053281B2 (en) | Method of forming a wafer level package | |
| CN217134373U (zh) | 具有主动型元件的发光基板 | |
| CN106449680A (zh) | 图像传感器模组及其制作方法 | |
| JP4348696B2 (ja) | 導電性ボールの配列用マスクおよびそれを用いた配列装置 | |
| KR20200106701A (ko) | Led 어레이 패키지 및 그 제조방법 | |
| US11081438B2 (en) | Method of manufacturing semiconductor device | |
| KR20030069321A (ko) | 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법 | |
| CN114122221A (zh) | Led显示模组及其制造方法 | |
| JP2012146947A (ja) | 光学デバイス | |
| JPH0776131A (ja) | 画像装置 | |
| WO2020242176A1 (ko) | 마이크로 엘이디 디스플레이 및 이의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |