JP4099329B2 - 部品混載実装方法 - Google Patents
部品混載実装方法 Download PDFInfo
- Publication number
- JP4099329B2 JP4099329B2 JP2001384502A JP2001384502A JP4099329B2 JP 4099329 B2 JP4099329 B2 JP 4099329B2 JP 2001384502 A JP2001384502 A JP 2001384502A JP 2001384502 A JP2001384502 A JP 2001384502A JP 4099329 B2 JP4099329 B2 JP 4099329B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- chip
- bare
- circuit board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の種類の部品を回路形成体に混載して実装する部品混載実装方法に関する。
【０００２】
【従来の技術】
従来、この種の部品混載実装方法に関しては種々の実装方法が知られている。
【０００３】
例えば、回路基板に実装される部品としてチップ部品とベアＩＣチップの２種類の部品を回路基板に混載して実装する部品混載実装方法においては、ベアＩＣチップの接合面及び回路基板の表面におけるベアＩＣチップの実装位置には多数の電極が狭ピッチに形成されているため、ベアＩＣチップの実装面及び回路基板の表面における上記実装位置に、チップ部品を実装するためのクリーム半田の塗布時に発生するクリーム半田のくず等の異物等が付着しやすく、この異物等の付着がベアＩＣチップと回路基板との接合不良等を発生させるという問題点を有している。従って、上記部品混載実装方法においては、このような異物付着防止が考慮されている必要があり、このような考慮が行われている従来の部品混載実装方法について説明する。
【０００４】
まず、１つの実装方法としては、回路基板の上面にチップ部品を実装し、回路基板の下面にベアＩＣチップを実装する混載実装方法である。このような混載実装方法においては、２種類の部品夫々の実装エリアを回路基板の上面と下面とに分け、上記クリーム半田の塗布を回路基板の一方の面である上面においてのみ行うことにより、上記クリーム半田の塗布による異物付着を回路基板の下面においては防止することができる。しかしながら、このような混載実装方法においては、回路基板の夫々の面において実装される部品の種類が限定されるため、回路設計において部品の配置が制約されることとなり、回路設計を難しいものにするという問題点がある。
【０００５】
このような回路設計の困難さを解消する別の１つの実装方法としては、上記２種類の部品をともに回路基板の上面に実装するが、ベアＩＣチップを接合した後に、クリーム半田の塗布を行って、チップ部品を接合し、その後、ベアＩＣチップ、チップ部品、及び回路基板を加熱して、ベアＩＣチップ及びチップ部品をともに回路基板へ実装するという部品混載実装方法である。この従来の部品混載実装方法の手順について、図９を用いて以下に説明する。
【０００６】
図９（Ａ）において、四角形プレート状の回路基板４は、その上面にチップ部品１を実装可能な複数のチップ部品実装位置１１と、ベアＩＣチップ２を実装可能なベアＩＣチップ実装位置１２とを備えている。各チップ部品実装位置１１には、チップ部品１の電極と接合可能な複数の電極４ａが形成されており、ベアＩＣチップ実装位置１２には、ベアＩＣチップ２の電極と接合可能な複数の電極４ｂが形成されている。また、プレート状のベアＩＣチップ２は、回路基板４への接合面である下面に備える複数の電極２ａ上に、接合電極として半田バンプ３が形成されている。まず、ベアＩＣチップ２の各半田バンプ３が回路基板４の各電極４ｂの上方に位置するように、ベアＩＣチップ２と回路基板４とを位置合せした後、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに押圧して、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに接合する。
【０００７】
次に、図９（Ｂ）に示すように、プレート状のメタルマスク６は、回路基板４の各チップ部品実装位置１１における各電極４ａに対応して複数の半田供給用開口部６ａを備え、各半田供給用開口部６ａよりクリーム半田５が供給可能となっているとともに、ベアＩＣチップ実装位置１２において、回路基板４に接合されたベアＩＣチップ２の上面及び側面を覆うことが可能な凹状のエンボス部６ｂを備え、さらに、ベアＩＣチップ２とともに回路基板４の上面全体を覆うことが可能となっている。メタルマスク６の各半田供給用開口部６ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部６ａと各電極４ａを位置合わせし、メタルマスク６を回路基板４上に設置する。このとき、ベアＩＣチップ２は、メタルマスク６と接触することなく、メタルマスク６のエンボス部６ｂにより覆われる。
【０００８】
その後、スキージ７の先端をメタルマスク６の上面に当て、エンボス部６ｂを避けて図示左向きに滑らせて移動させることにより、クリーム半田５を各半田供給用開口部６ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。その後、回路基板４上のメタルマスク６を回路基板４から取り除く。
【０００９】
次に、図９（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。その後、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａ及び各半田バンプ３を溶融させ、その後冷却して固化させる。これにより、図９（Ｄ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ２実装位置１２におけるベアＩＣチップ２との接合が、維持されて実装されることとなる。
【００１０】
このような部品混載実装方法においては、回路基板４の各チップ部品実装位置１１へのクリーム半田の塗布供給の際に、既に接合されているベアＩＣチップ２は、メタルマスク６のエンボス部６ｂにより覆われて保護されているため、ベアＩＣチップ２及びベアＩＣチップ実装位置１２への異物付着の問題を防止することができる。
【００１１】
【発明が解決しようとする課題】
近年、このように回路基板に複数の種類の部品が実装されることにより形成される電子回路組立体が内蔵される製品は、市場等の要望により益々の小型化が望まれている。従って、電子回路組立体自体の小型化も当然に要求されることとなり、回路基板に実装可能な部品の点数の増加、すなわち、部品の実装密度を高めていく必要がある。
【００１２】
しかしながら、上記実装方法においては、先に回路基板４に接合されたベアＩＣチップを覆うために、メタルプレート６にエンボス部６ｂを設ける必要があり、このエンボス部６ｂの端部付近においては、メタルプレート６が段部を形成しているため、半田供給用開口部６ａを設けることができず、また、スキージ７を滑らせて移動させることができない部分でもあるため、図９（Ｂ）及び（Ｄ）に示すこの部分に該当する回路基板４上のスペースＲにおいては、さらに追加してチップ部品１を実装することができるスペースがあるにも拘らずに、実装することができず、回路基板４上における無駄なスペースＲとなっているという問題点がある。例えば、スペースＲとしてベアＩＣチップの端部より横方向に２ｍｍ程度存在する場合があり、このような場合には、スペースＲにおいて、０．５ｍｍ幅のチップ部品１を４個実装することができる。また、このスペースＲは、回路基板４上におけるベアＩＣチップ２の実装位置によっては、その周囲全体に存在し得る場合もあり、このような場合には、スペースＲに多数のチップ部品１を実装することができるのにも拘らず、実装することができず、回路基板への部品の実装密度を高めることを妨げる要因となっている。
【００１３】
従って、本発明の目的は、上記問題を解決することにあって、複数種類の部品を混載して実装する部品混載実装方法において、回路形成体への上記各部品の実装密度を高めることができ、上記回路形成体の小型化を可能とする部品混載実装方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００１５】
本発明の第１態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第２部品実装位置において上記各電極を覆うように保護部材を剥離可能に被着させ、
その後、上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記第２実装位置において上記保護部材を上記各電極より剥離して、上記各電極に上記第２部品の上記各接合電極を接合し、
上記接合材及び上記各接合電極を加熱して溶融固化させることにより上記夫々の接合を維持して、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００１６】
本発明の第２態様によれば、上記保護部材は、上記第２部品実装位置における上記各電極を覆って保護可能かつ剥離可能に被着可能な材料により構成されるフィルム状の部材である第１態様に記載の部品混載実装方法を提供する。
【００１７】
本発明の第３態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第２部品実装位置において導電性粒子が分布された絶縁性の樹脂シート若しくは樹脂ペーストを上記各電極を覆うように被着させ、
その後、上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記第２実装位置において上記各電極に上記第２部品の上記各接合電極を上記導電性粒子を介在させて接合し、
上記接合材及び上記樹脂シート又は上記樹脂ペーストを加熱して、上記接合材を溶融固化させるとともに、上記樹脂シート又は上記樹脂ペーストを熱硬化させて、夫々の接合を維持することにより、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００１８】
本発明の第４態様によれば、上記接合電極は金属材料で形成されたバンプ、又は導電性樹脂で形成されたバンプである第３態様に記載の部品混載実装方法を提供する。
【００１９】
本発明の第５態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記回路形成体の上記第２部品実装位置において上記電極のクリーニング処理を行い、
上記第２実装位置において上記各電極に上記第２部品の上記各接合電極を接合し、
上記接合材及び上記各接合電極を加熱して溶融固化させることにより上記夫々の接合を維持して、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００２０】
本発明の第６態様によれば、上記クリーニング処理は、プラズマによる上記電極表面の洗浄処理である第５態様に記載の部品混載実装方法を提供する。
【００２１】
本発明の第７態様によれば、上記接合電極は半田バンプである第１態様、第２態様、第５態様又は第６態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２２】
本発明の第８態様によれば、上記第１部品はチップ部品又はリード付部品であり、上記第２部品はベアＩＣチップである第１態様から第７態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２３】
本発明の第９態様によれば、上記接合材は半田である第１態様から第８態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２４】
本発明の第１０態様によれば、１枚の回路形成体上に、半田材料により接合される第１部品と突起電極を有するベアＩＣチップとを混載して実装する部品混載実装方法であって、
上記回路形成体上の上記ベアＩＣチップが実装される電極を覆うように剥離可能な保護部材を被着させた状態で、上記回路形成体上の上記第１部品が実装される電極に半田材料を供給して上記第１部品を実装し、
その後、上記保護部材を上記回路形成体上の上記電極から剥離して上記ベアＩＣチップを実装する部品混載実装方法を提供する。
【００２５】
本発明の第１１態様によれば、上記第１部品はチップ部品やリード付部品である第１０に記載の部品混載実装方法を提供する。
【００２６】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２７】
本発明の第１の実施形態にかかる部品混載実装方法は、回路形成体の一例である回路基板４において、第１部品を第１部品実装位置に、第２部品を第２部品実装位置に実装し、上記第１部品及び上記第２部品の２種類の部品を上記回路基板４へ混載して実装する部品混載実装方法であり、この部品混載実装方法の手順を図１に示す。
【００２８】
なお、ここで、回路形成体とは、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ（ガラエポ）基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物を意味する。
【００２９】
また、上記第１部品とは、小型に作られた抵抗、直方体のコンデンサ等の単独部品でリードレスで単独で使われるチップ部品、又はＱＦＰ、ＳＯＰ、ＳＯＪ等のリード付部品等であり、以降の実施形態においては一例としてチップ部品１とし、上記第２部品とは、パッケージに収容されていない半導体素子や半導体チップ等のベアＩＣチップと呼ばれている部品等であり、以降の実施形態においては一例としてベアＩＣチップ２とする。なお、この場合、回路基板４における上記第１部品実装位置はチップ部品実装位置１１と、上記第２部品実装位置はベアＩＣチップ実装位置１２となる。
【００３０】
上記第１実施形態においては、回路基板４にチップ部品１を接合した後に、ベアＩＣチップを接合して、その後、チップ部品１、ベアＩＣチップ、及び回路基板４を加熱して、チップ部品１及びベアＩＣチップ２をともに回路基板４へ実装するという部品混載実装方法であるが、チップ部品１の接合のためのチップ部品実装位置１１への接合材の供給よるベアＩＣチップ２及びベアＩＣチップ実装位置１２への異物付着防止対策が施されている。以下、詳細な手順を図１を用いて説明する。なお、以降の説明において、図９に示す従来の部品混載実装方法で用いたチップ部品１、ベアＩＣチップ２、回路基板４、及びこれらに付属する部位（電極、半田バンプ、実装位置等）については、同じ構成のものを用いるため、同じ符号を用いて以下説明を行うものとする。
【００３１】
まず、図１（Ａ）に示すように、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２を備える回路基板４において、保護部材の一例である保護シール８を、ベアＩＣチップ実装位置１２における各電極４ｂを覆うように、回路基板４に貼付ける。ここで、保護シール８は、各電極４ｂを覆うことにより各電極４ｂを保護して、異物の侵入を防止する機能と、各電極４ｂへ剥離可能に被着可能である機能、及び絶縁性とが備えらているフィルム状の部材により構成されており、例えば、保護シール８の材質としては、ポリイミド等が用いられ、保護シール８の厚さとしては、５〜２０μｍ程度のものが用いられる。ここで、異物とは、例えば、回路基板４における電極へのクリーム半田の供給時に発生する半田くず等のようなものである。また、さらに保護シール８には耐熱性が備えられている場合であってもよい。以降において説明する接合材の供給やチップ部品１の接合の際等において、熱が発生するような場合で、さらに発生した熱が保護シール８に伝わるような場合にあっては、その熱に耐えることができるからである。さらに、保護シール８の上記剥離性及び被着性の機能により、保護シール８は、その下面を回路基板４上へ配置することにより、容易に貼付け可能であるとともに、貼付けられた保護シールの端部を把持して引上げることにより、回路基板４上から容易に剥離可能となっており、また、保護シール８に粘着剤等が用いられているような場合であっても、保護シール８が剥離された後の回路基板４上には、上記粘着剤等が残るようなことはない。
【００３２】
また、保護シール８は、回路基板４のベアＩＣチップ実装位置１２における各電極４ｂ及び夫々の電極４ｂ間における回路基板４の表面部分に、異物が侵入し付着しないように覆うことができる最小限の大きさを有する形状とされている。例えば、ベアＩＣチップ実装位置１２の端部における電極４ｂの端部から０．５ｍｍ外側までを覆うような大きさの場合がある。予め、保護シール８がこの形状に切断されている場合であってもよいし、回路基板４への貼付け作業の直前に、例えば、ロール状に巻かれた保護シートロールより、必要な大きさに切断して用いるような場合であってもよい。
【００３３】
次に、図１（Ｂ）に示すように、回路基板４のチップ部品実装位置１１における各電極４ａ上への接合材の一例であるクリーム半田５の供給を行う。この図１（Ｂ）の状態における回路基板４の断面図を図２に示す。図２にも示すように、回路基板４の上面全体を覆うことが可能な四角形プレート状のメタルマスク９は、複数の半田供給用開口部９ａを備え、各半田供給部９ａよりクリーム半田５が供給可能となっている。メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。なお、メタルマスク９における回路基板４のベアＩＣチップ実装位置１２に対応する部分には、開口部は設けられていない。
【００３４】
その後、スキージ７の先端をメタルマスク９の上面に当てて滑らせて移動させる等により、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、保護シール８で覆われて保護されているため、メタルマスク９と直接接触することはなく、また、クリーム半田５の塗布供給の際に発生する異物等が付着することもない。その後、回路基板４上のメタルマスク９は上方に移動される。
【００３５】
次に、図１（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。ここで、この接合とは、チップ部品１等の部品又は回路基板４に外力を加えることにより、上記部品及び回路基板４を破壊することなく、上記部品と回路基板４の接合を解除することが可能な接合を示す。
【００３６】
その後、図１（Ｄ）において、回路基板４のベアＩＣチップ実装位置１２に貼付けられていた保護シール８の１つの端部を把持して上方に引上げることにより、保護シール８を回路基板４の上面より剥離する。このとき、クリーム半田５の塗布供給の際に保護シール８の上面に異物等が付着しているような場合にあっても、保護シール８の剥離により保護シール８とともに異物等が除去されるため、保護シール８が剥離されたあとのベアＩＣチップ実装位置は、異物等の付着もなく、清浄な状態に保たれている。
【００３７】
図３はベアＩＣチップ２を回路基板４上に接合した後におけるチップ部品１、ベアＩＣチップ２、及び回路基板４の断面図であるが、図３に示すように、ベアＩＣチップ２の各電極２ａ上には、突起状の接合電極（突起電極）の一例である半田バンプ３が予め形成されている。図１（Ｅ）に示すように、ベアＩＣチップ２の各半田バンプ３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とを位置合せした後、ベアＩＣチップ２の各半田バンプ３を各電極４ｂに押圧して、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに接合する。これにより、回路基板４においては、図３に示すような状態となる。
【００３８】
その後、図１（Ｆ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａ及び各半田バンプ３を加熱して、各半田部５ａ及び各半田バンプ３を溶融させ、その後、冷却して固化させる。これにより、図１（Ｇ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。その後、回路基板４への各チップ部品１及びベアＩＣチップ２の実装状態等の検査が行われる。
【００３９】
なお、各半田部５ａ及び各半田バンプ３を溶融させるための加熱においては、上記のように各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱するような場合に代えて、回路基板４の下面より回路基板４を加熱するような場合、各半田部５ａ及び各半田バンプ３への遠赤外線等の熱線の照射により各半田部５ａ及び各半田バンプ３を加熱するような場合、又は、各チップ部品１とベアＩＣチップ２への個別的な上記熱線の照射を行うような場合であってもよい。何れの場合においても、各半田部５ａ及び各半田バンプ３を加熱して溶融させることができるからである。
【００４０】
上記第１実施形態によれば、回路基板４のベアチップ実装位置１２に保護シール８を貼り付けて、ベアＩＣチップ実装位置８を保護した状態で、チップ部品実装位置１１へのクリーム半田５の塗布供給を行うことにより、上記塗布供給の際に発生する異物等をベアチップ実装位置１２への付着を防止することができる。
【００４１】
また、この保護シール８を用いることにより、回路基板４へのベアＩＣチップ２の接合作業を、上記クリーム半田５の塗布供給の後とすることができ、また、保護シール８自体がフィルム状の材料で構成されていることにより、上記クリーム半田５の塗布供給に用いられるメタルマスク９を平坦なプレート状の形状とすることができる。
【００４２】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、保護シール８の大きさをベアＩＣチップ実装位置１２を覆うことができる最小限の大きさとすることで、回路基板４上におけるベアＩＣチップ実装位置１２の周囲に無駄なスペースＲをなくすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００４３】
また、保護シール８は、回路基板４へ容易に貼付けることができ、また、容易に剥離することができるため、円滑な部品混載実装方法を提供することが可能となる。
【００４４】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる部品混載実装方法は、上記第１実施形態と同様に第１部品の一例としてチップ部品１と、第２部品の一例としてベアＩＣチップ２を回路基板４に混載して実装する部品混載実装方法であるが、上記第１実施形態において用いられるベアＩＣチップ実装位置１２を覆うための保護シール８に代えて、導電性粒子が分布された樹脂シート若しくは樹脂ペーストを用いる点において相違している。この部品混載実装方法の手順を示す図４を用いて、以下に説明する。
【００４５】
まず、図４（Ａ）に示すように、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２とを備える回路基板４において、上記導電性粒子が分布された樹脂シートの一例である異方性導電膜１８を、ベアＩＣチップ実装位置１２における各電極４ｂを覆うように、回路基板４に貼付ける。ここで、異方性導電膜１８とは、図５に示すように、絶縁性を有する樹脂シート内に多数の導電性粒子１８ａを分散して混入させたものである。この異方性導電膜１８を電極間で挟み込むように圧接した場合に、上記電極間において絶縁性を有する樹脂部分が押し退けられ、上記各電極を導電性粒子１８ａを介在させて接合することができる。なお、上記導電性粒子が分布された樹脂シートを用いる場合に代えて、導電性粒子が分布された樹脂ペーストを用いる場合であってもよい。
【００４６】
次に、図４（Ｂ）に示すように、メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。
【００４７】
その後、スキージの先端をメタルマスク９の上面に当てて滑らせて移動させること等により、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、異方性導電膜１８で覆われて保護されているため、メタルマスク９と直接接触することはなく、また、クリーム半田５の塗布供給の際に発生する異物等が付着することもない。その後、回路基板４上のメタルマスク９は上方に移動される。
【００４８】
次に、図４（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。
【００４９】
図５に、ベアＩＣチップ２接合前の回路基板４のベアＩＣチップ実装位置１２における部分断面図を示す。図４（Ｄ）及び図５に示すように、ベアＩＣチップ２の各電極２ａ上には、突起状の接合電極の一例であるＡｕバンプ１３が予め形成されている。ベアＩＣチップ２の各Ａｕバンプ１３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とを位置合せをする。その後、図６のベアＩＣチップ２及び回路基板４の断面図に示すように、ベアＩＣチップ２の各Ａｕバンプ１３を異方性導電膜１８を介して各電極４ｂに押圧し、各Ａｕバンプ１３により異方性導電膜１８内の樹脂部分を押し退けて、ベアＩＣチップ２の各Ａｕバンプ１３を回路基板４の各電極４ｂに、異方性導電膜１８内の導電性粒子１８ａを介在させて接合する。なお、ベアＩＣチップ２の各電極２ａ上に、Ａｕバンプ１３が形成されている場合に代えて、例えば、Ｃｕバンプや半田バンプ等の他の金属材料により形成されている場合、又は、導電性の樹脂により形成されたバンプである場合であってもよい。
【００５０】
その後、図４（Ｅ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａを加熱して、各半田部５ａを溶融させた後冷却して固化させるとともに、異方性導電膜１８を加熱して、熱硬化させる。これにより、図４（Ｆ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。その後、回路基板４への各チップ部品１及びベアＩＣチップ２の実装状態等の検査が行われる。
【００５１】
上記第２実施形態によれば、上記第１実施形態における保護シート８に代えて異方性導電膜１８を用いて、ベアＩＣチップ実装位置１２を保護しているため、上記第１実施形態による効果と同様な効果を得ることができ、回路基板４上におけるベアＩＣチップ実装位置１２の周囲に無駄なスペースＲを無くすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することができる。
【００５２】
さらに、加えて、異方性導電膜１８を用いてベアＩＣチップ実装位置１２を保護しているため、ベアＩＣチップ実装位置１２にベアＩＣチップ２を実装する際に、異方性導電膜１８を剥離させる必要を無くすことができ、上記第１実施形態における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００５３】
また、本発明の第３の実施形態にかかる部品混載実装方法は、上記第１実施形態及び上記第２実施形態と同様に第１部品の一例としてチップ部品１と、第２部品の一例としてベアＩＣチップ２を回路基板４に混載して実装する部品混載実装方法であるが、ベアＩＣチップ実装位置１２を保護部材等により覆わずに、ベアＩＣチップ２の接合作業の直前において、ベアＩＣチップ実装位置１２にクリーニング処理を施す点において相違している。この部品混載実装方法の手順を示す図７、及びこの部品混載実装方法を行う部品混載実装装置１０１の斜視図を示す図８を用いて、以下に説明する。
【００５４】
まず、図８に示すように、部品混載実装装置１０１は、複数の作業装置を備えており、図示右側より順に、回路基板４のチップ部品実装位置１１において、クリーム半田５の印刷による塗布供給を行う印刷装置３１と、クリーム半田５が塗布供給されたチップ部品実装位置１１にチップ部品１の接合を行うマウンター３２及び３３と、回路基板４のベアＩＣチップ実装位置１２のクリーニング処理を行うクリーニング装置３４と、クリーニング処理が行われたベアＩＣチップ実装位置１２にベアＩＣチップ２を接合するＩＣ接合装置３５、及びチップ部品１及びベアＩＣチップ２が接合された回路基板４を加熱して、半田をリフローさせることにより、チップ部品１及びベアＩＣチップ２を回路基板４へ実装するリフロー装置３６とを備えている。また、部品混載実装装置１０１が備えるこれら各作業装置は、個々に回路基板４を搬送可能な搬送装置を備えており、さらに、これら各搬送装置は互いに連結されて、部品混載実装装置１０１として、１つの搬送ラインが形成されている。印刷装置３１からリフロー装置３６まで、この搬送ラインにより順次回路基板４が各作業装置内に搬送されていくことにより、各作業装置において、各回路基板４に対して所定の作業が施され、チップ部品１及びベアＩＣチップ２の回路基板４への混載実装作業が行われる。
【００５５】
次に、このような部品混載実装装置１０１を用いる部品混載実装方法の手順について説明する。
【００５６】
まず、部品混載実装装置１０１において、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２とを備える回路基板４が印刷装置３１に供給される。印刷装置３１において、図７（Ａ）に示すように、メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。
【００５７】
その後、スキージの先端をメタルマスク９の上面に当てて滑らせて移動させることにより、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、保護部材等により覆われておらず、保護された状態ではないため、クリーム半田５の塗布供給の際に発生する異物等が付着する場合もある。その後、回路基板４上のメタルマスク９は上方に移動された後、印刷装置３１における搬送装置により、次の作業装置であるマウンター３２に回路基板４が搬送される。
【００５８】
回路基板４が印刷装置３１より搬送されてきた後、マウンター３２において、図７（Ｂ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１が接合される。なお、複数の種類のチップ部品１が回路基板４へ接合されるような場合にあっては、マウンター３３においても同様な作業が行われ、上記各種類のチップ部品１の回路基板４への接合作業が行われる。その後、マウンター３３における搬送装置により、次の作業装置であるクリーニング装置３４に回路基板４が搬送される。
【００５９】
回路基板４がクリーニング装置３４に搬送されてきた後、クリーニング装置３４において、図７（Ｃ）に示すように、回路基板４におけるベアＩＣチップ実装位置１２に対してのクリーニング処理が行われる。このクリーニング処理は、ベアＩＣチップ実装位置１２における各電極４ｂ表面をプラズマで洗浄することにより行われ、各電極４ｂ表面に付着した異物等を除去することができる。なお、このプラズマ洗浄によるクリーニング処理は、回路基板４におけるベアＩＣチップ実装位置１２に対してのみ施されるため、チップ部品実装位置１１における各チップ部品１の接合及び各チップ部品１本体に影響を与えることはない。このクリーニング処理が行われ、ベアＩＣチップ実装位置１２に付着した異物等が除去された後、クリーニング装置３４における搬送装置により、次の作業装置であるＩＣ接合装置３５に回路基板４が搬送される。なお、このクリーニング処理は、ベアＩＣチップ実装位置１２における全ての電極４ｂの表面に対して行われる場合に代えて、ベアＩＣチップ実装位置１２におけるクリーニング処理が必要な電極４ｂの表面に対して行われる場合であってもよい。回路基板４において、ベアＩＣチップ実装位置１２が、チップ部品実装位置１１に比べて、広い範囲を占めているような場合にあっては、チップ部品実装位置１１へのクリーム半田５の供給等によっても、明らかに異物の付着が起こらない電極が部分的にある場合があるからである。
【００６０】
回路基板４がＩＣ接合装置３５に搬送されてきた後、ＩＣ接合装置３５において、図７（Ｄ）に示すように、ベアＩＣチップ２の各半田バンプ３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とが位置合された後、ベアＩＣチップ２の各半田バンプ３が各電極４ｂに押圧されて、ベアＩＣチップ２の各半田バンプ３が回路基板４の各電極４ｂに接合される。その後、ＩＣ接合装置３５における搬送装置により、次の作業装置であるリフロー装置３６に回路基板４が搬送される。
【００６１】
リフロー装置において、図７（Ｅ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体が加熱されることにより、各半田部５ａ及び各半田バンプ３が加熱され、各半田部５ａ及び各半田バンプ３が溶融され、その後冷却されて固化される。これにより、図７（Ｆ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。
【００６２】
上記第３実施形態によれば、上記第１実施形態においてのように保護部材等を用いて、ベアＩＣチップ実装位置１２を保護し、ベアＩＣチップ実装位置１２に異物等が付着しないようにするのではなく、チップ部品１の接合作業とベアＩＣチップ２の接合作業との間において、プラズマ洗浄によるクリーニング処理の作業を行うことにより、ベアＩＣチップ実装位置１２に異物等が付着したような場合であっても、洗浄除去することができる。
【００６３】
従って、上記第１実施形態による効果と同様な効果を得ることができ、回路基板４上におけるＩＣ実装位置１２の周囲に無駄なスペースＲを無くすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することができる。
【００６４】
さらに、加えて、上記保護部材等を回路基板４へ貼付けるという作業工程と貼り付けた上記保護部材等を回路基板４から剥離するという作業工程とに代えて、クリーニング処理を施す作業工程を行うこととなるため、上記第１実施形態における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００６５】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００６６】
【発明の効果】
本発明の上記第１態様によれば、回路路形成体の第２部品実装位置に保護部材を被着させて、上記第２部品実装位置を保護した状態で、第１部品実装位置への接合材の供給を行うことにより、上記接合材の供給の際に発生する異物等の上記第２部品実装位置への付着を防止することができる。
【００６７】
また、この上記保護部材を用いることにより、上記回路形成体への上記第２部品の接合作業を、上記第１部品実装位置への上記接合材の供給の後とすることができ、上記接合材の供給に用いられるメタルマスクを平坦なプレート状の形状とすることができる。
【００６８】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、上記保護部材の大きさを上記第２部品実装位置を覆うことができる最小限の大きさとすることで、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースをなくすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００６９】
本発明の上記第２態様によれば、上記保護部材は、確実に上記第２部品実装位置における上記各電極を覆って保護することができるとともに、上記回路形成体へ容易に貼付けることができ、容易に剥離することができるため、円滑な部品混載実装方法を提供することが可能となる。
【００７０】
本発明の上記第３態様によれば、上記第１態様における上記保護部材に代えて、導電性粒子が分布された絶縁性の樹脂シート若しくは樹脂ペーストを用いて、上記第２部品実装位置を保護することとなるため、上記第１態様による効果と同様な効果を得ることができ、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースを無くすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することができる。
【００７１】
さらに、加えて、上記樹脂シート若しくは樹脂ペーストを用いて上記第２部品実装位置を保護しているため、上記第２部品実装位置に上記第２部品を実装する際に、上記樹脂シート若しくは樹脂ペーストを剥離させる必要を無くすことができ、上記第１態様における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００７２】
本発明の上記第４態様によれば、上記第２部品における上記接合電極が、金属材料で形成されたバンプ、又は導電性樹脂で形成されたバンプであっても、上記第３態様における部品混載実装方法を提供することができる。
【００７３】
本発明の上記第５態様又は第６態様によれば、上記第１態様においてのように上記保護部材等を用いて、上記第２部品実装位置を保護し、上記第２部品実装位置に異物等が付着しないようにするのではなく、上記第１部品の接合作業と上記第２部品の接合作業との間において、上記第２部品実装位置における上記電極表面のプラズマによるクリーニング処理の作業を行うことにより、上記第２部品実装位置に異物等が付着したような場合であっても、洗浄除去することができる。
【００７４】
従って、上記第１態様による効果と同様な効果を得ることができ、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースを無くすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することができる。
【００７５】
さらに、加えて、上記保護部材を上記回路形成体へ被着させるという作業工程と被着させた上記保護部材を上記回路形成体から剥離するという作業工程とに代えて、上記クリーニング処理を施す作業工程を行うこととなるため、上記第１態様における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００７６】
本発明の上記第７態様によれば、上記第２部品における上記接合電極が、半田バンプである場合であっても、上記第１態様、第２態様、第５態様又は第６態様のいずれか１つにおける部品混載実装方法を提供することができる。
【００７７】
本発明の上記第８態様によれば、上記第１部品がチップ部品又はリード付部品であり、上記第２部品がベアＩＣチップであることにより、上記各態様による効果を得ながら、上記回路形成体に上記チップ部品と上記ベアＩＣチップとを混載して実装することができる部品混載実装方法を提供することができる。
【００７８】
本発明の上記第９態様によれば、上記第１部品実装位置の上記各電極上に供給される上記接合材が、半田である場合であっても、上記各態様における部品混載実装方法を提供することができる。
【００７９】
本発明の上記第１０態様によれば、回路路形成体のベアＩＣチップが実装される電極を覆うように保護部材を被着させて上記電極を保護した状態で、第１部品が実装される電極への半田材料の供給を行うことにより、上記半田材料の供給の際に発生する異物等の上記ベアＩＣチップが実装される上記電極への付着を防止することができる。
【００８０】
また、この上記保護部材を用いることにより、上記回路形成体への上記ベアＩＣチップの実装作業を、上記第１部品が実装される上記電極への上記半田材料の供給の後とすることができ、上記半田材料の供給に用いられるメタルマスクを平坦なプレート状の形状とすることができる。
【００８１】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、上記保護部材の大きさを上記ベアＩＣチップが実装される上記電極を覆うことができる最小限の大きさとすることで、上記回路形成体における上記ベアＩＣチップが実装される周囲に無駄なスペースをなくすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００８２】
本発明の上記第１１態様によれば、上記第１部品がチップ部品又はリード付部品であることにより、上記第１０態様による効果を得ながら、上記回路形成体に上記チップ部品又は上記リード付部品と上記ベアＩＣチップとを混載して実装することができる部品混載実装方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる部品混載実装方法の手順を示す図である。
【図２】 上記第１実施形態の部品混載実装方法において、クリーム半田が供給されている状態の回路基板の断面図である。
【図３】 上記第１実施形態の部品混載実装方法において、チップ部品及びベアＩＣチップが接合された状態の回路基板の断面図である。
【図４】 本発明の上記第２実施形態にかかる部品混載実装方法の手順を示す図である。
【図５】 上記第２実施形態の部品混載実装方法において、ベアＩＣチップが接合される直前のベアＩＣチップ及び回路基板の断面図である。
【図６】 上記第２実施形態の部品混載実装方法において、ベアＩＣチップが接合された後のベアＩＣチップ及び回路基板の断面図である。
【図７】 本発明の第３実施形態にかかる部品混載実装方法の手順を示す図である。
【図８】 上記第３実施形態の部品混載実装方法を行う部品混載実装装置の斜視図である。
【図９】 従来の部品混載実装方法の手順を示す図である。
【符号の説明】
１…チップ部品、１ａ…電極、２…ベアＩＣチップ、２ａ…電極、３…半田バンプ、４…回路基板、４ａ…電極、４b…電極、５…クリーム半田、５ａ…半田部、６…メタルプレート、６ａ…半田供給用開口部、６ｂ…エンボス部、７…スキージ、８…保護シール、９…メタルプレート、９ａ…半田供給用開口部、１１…チップ部品実装位置、１２…ベアＩＣチップ実装位置、１３…Ａｕバンプ、１８…異方性導電膜、１８ａ…導電性粒子、３１…印刷装置、３２…マウンター、３３…マウンター、３４…クリーニング装置、３５…ＩＣ接合装置、３６…リフロー装置、１０１…部品混載実装装置。
【発明の属する技術分野】
本発明は、複数の種類の部品を回路形成体に混載して実装する部品混載実装方法に関する。
【０００２】
【従来の技術】
従来、この種の部品混載実装方法に関しては種々の実装方法が知られている。
【０００３】
例えば、回路基板に実装される部品としてチップ部品とベアＩＣチップの２種類の部品を回路基板に混載して実装する部品混載実装方法においては、ベアＩＣチップの接合面及び回路基板の表面におけるベアＩＣチップの実装位置には多数の電極が狭ピッチに形成されているため、ベアＩＣチップの実装面及び回路基板の表面における上記実装位置に、チップ部品を実装するためのクリーム半田の塗布時に発生するクリーム半田のくず等の異物等が付着しやすく、この異物等の付着がベアＩＣチップと回路基板との接合不良等を発生させるという問題点を有している。従って、上記部品混載実装方法においては、このような異物付着防止が考慮されている必要があり、このような考慮が行われている従来の部品混載実装方法について説明する。
【０００４】
まず、１つの実装方法としては、回路基板の上面にチップ部品を実装し、回路基板の下面にベアＩＣチップを実装する混載実装方法である。このような混載実装方法においては、２種類の部品夫々の実装エリアを回路基板の上面と下面とに分け、上記クリーム半田の塗布を回路基板の一方の面である上面においてのみ行うことにより、上記クリーム半田の塗布による異物付着を回路基板の下面においては防止することができる。しかしながら、このような混載実装方法においては、回路基板の夫々の面において実装される部品の種類が限定されるため、回路設計において部品の配置が制約されることとなり、回路設計を難しいものにするという問題点がある。
【０００５】
このような回路設計の困難さを解消する別の１つの実装方法としては、上記２種類の部品をともに回路基板の上面に実装するが、ベアＩＣチップを接合した後に、クリーム半田の塗布を行って、チップ部品を接合し、その後、ベアＩＣチップ、チップ部品、及び回路基板を加熱して、ベアＩＣチップ及びチップ部品をともに回路基板へ実装するという部品混載実装方法である。この従来の部品混載実装方法の手順について、図９を用いて以下に説明する。
【０００６】
図９（Ａ）において、四角形プレート状の回路基板４は、その上面にチップ部品１を実装可能な複数のチップ部品実装位置１１と、ベアＩＣチップ２を実装可能なベアＩＣチップ実装位置１２とを備えている。各チップ部品実装位置１１には、チップ部品１の電極と接合可能な複数の電極４ａが形成されており、ベアＩＣチップ実装位置１２には、ベアＩＣチップ２の電極と接合可能な複数の電極４ｂが形成されている。また、プレート状のベアＩＣチップ２は、回路基板４への接合面である下面に備える複数の電極２ａ上に、接合電極として半田バンプ３が形成されている。まず、ベアＩＣチップ２の各半田バンプ３が回路基板４の各電極４ｂの上方に位置するように、ベアＩＣチップ２と回路基板４とを位置合せした後、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに押圧して、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに接合する。
【０００７】
次に、図９（Ｂ）に示すように、プレート状のメタルマスク６は、回路基板４の各チップ部品実装位置１１における各電極４ａに対応して複数の半田供給用開口部６ａを備え、各半田供給用開口部６ａよりクリーム半田５が供給可能となっているとともに、ベアＩＣチップ実装位置１２において、回路基板４に接合されたベアＩＣチップ２の上面及び側面を覆うことが可能な凹状のエンボス部６ｂを備え、さらに、ベアＩＣチップ２とともに回路基板４の上面全体を覆うことが可能となっている。メタルマスク６の各半田供給用開口部６ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部６ａと各電極４ａを位置合わせし、メタルマスク６を回路基板４上に設置する。このとき、ベアＩＣチップ２は、メタルマスク６と接触することなく、メタルマスク６のエンボス部６ｂにより覆われる。
【０００８】
その後、スキージ７の先端をメタルマスク６の上面に当て、エンボス部６ｂを避けて図示左向きに滑らせて移動させることにより、クリーム半田５を各半田供給用開口部６ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。その後、回路基板４上のメタルマスク６を回路基板４から取り除く。
【０００９】
次に、図９（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。その後、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａ及び各半田バンプ３を溶融させ、その後冷却して固化させる。これにより、図９（Ｄ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ２実装位置１２におけるベアＩＣチップ２との接合が、維持されて実装されることとなる。
【００１０】
このような部品混載実装方法においては、回路基板４の各チップ部品実装位置１１へのクリーム半田の塗布供給の際に、既に接合されているベアＩＣチップ２は、メタルマスク６のエンボス部６ｂにより覆われて保護されているため、ベアＩＣチップ２及びベアＩＣチップ実装位置１２への異物付着の問題を防止することができる。
【００１１】
【発明が解決しようとする課題】
近年、このように回路基板に複数の種類の部品が実装されることにより形成される電子回路組立体が内蔵される製品は、市場等の要望により益々の小型化が望まれている。従って、電子回路組立体自体の小型化も当然に要求されることとなり、回路基板に実装可能な部品の点数の増加、すなわち、部品の実装密度を高めていく必要がある。
【００１２】
しかしながら、上記実装方法においては、先に回路基板４に接合されたベアＩＣチップを覆うために、メタルプレート６にエンボス部６ｂを設ける必要があり、このエンボス部６ｂの端部付近においては、メタルプレート６が段部を形成しているため、半田供給用開口部６ａを設けることができず、また、スキージ７を滑らせて移動させることができない部分でもあるため、図９（Ｂ）及び（Ｄ）に示すこの部分に該当する回路基板４上のスペースＲにおいては、さらに追加してチップ部品１を実装することができるスペースがあるにも拘らずに、実装することができず、回路基板４上における無駄なスペースＲとなっているという問題点がある。例えば、スペースＲとしてベアＩＣチップの端部より横方向に２ｍｍ程度存在する場合があり、このような場合には、スペースＲにおいて、０．５ｍｍ幅のチップ部品１を４個実装することができる。また、このスペースＲは、回路基板４上におけるベアＩＣチップ２の実装位置によっては、その周囲全体に存在し得る場合もあり、このような場合には、スペースＲに多数のチップ部品１を実装することができるのにも拘らず、実装することができず、回路基板への部品の実装密度を高めることを妨げる要因となっている。
【００１３】
従って、本発明の目的は、上記問題を解決することにあって、複数種類の部品を混載して実装する部品混載実装方法において、回路形成体への上記各部品の実装密度を高めることができ、上記回路形成体の小型化を可能とする部品混載実装方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００１５】
本発明の第１態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第２部品実装位置において上記各電極を覆うように保護部材を剥離可能に被着させ、
その後、上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記第２実装位置において上記保護部材を上記各電極より剥離して、上記各電極に上記第２部品の上記各接合電極を接合し、
上記接合材及び上記各接合電極を加熱して溶融固化させることにより上記夫々の接合を維持して、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００１６】
本発明の第２態様によれば、上記保護部材は、上記第２部品実装位置における上記各電極を覆って保護可能かつ剥離可能に被着可能な材料により構成されるフィルム状の部材である第１態様に記載の部品混載実装方法を提供する。
【００１７】
本発明の第３態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第２部品実装位置において導電性粒子が分布された絶縁性の樹脂シート若しくは樹脂ペーストを上記各電極を覆うように被着させ、
その後、上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記第２実装位置において上記各電極に上記第２部品の上記各接合電極を上記導電性粒子を介在させて接合し、
上記接合材及び上記樹脂シート又は上記樹脂ペーストを加熱して、上記接合材を溶融固化させるとともに、上記樹脂シート又は上記樹脂ペーストを熱硬化させて、夫々の接合を維持することにより、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００１８】
本発明の第４態様によれば、上記接合電極は金属材料で形成されたバンプ、又は導電性樹脂で形成されたバンプである第３態様に記載の部品混載実装方法を提供する。
【００１９】
本発明の第５態様によれば、複数の電極を備える第１部品が実装される第１部品実装位置、及び接合電極が形成された複数の電極を備える第２部品が実装される第２部品実装位置の夫々において複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記回路形成体の上記第２部品実装位置において上記電極のクリーニング処理を行い、
上記第２実装位置において上記各電極に上記第２部品の上記各接合電極を接合し、
上記接合材及び上記各接合電極を加熱して溶融固化させることにより上記夫々の接合を維持して、上記第１部品及び上記第２部品を上記回路形成体に実装することを特徴とする部品混載実装方法を提供する。
【００２０】
本発明の第６態様によれば、上記クリーニング処理は、プラズマによる上記電極表面の洗浄処理である第５態様に記載の部品混載実装方法を提供する。
【００２１】
本発明の第７態様によれば、上記接合電極は半田バンプである第１態様、第２態様、第５態様又は第６態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２２】
本発明の第８態様によれば、上記第１部品はチップ部品又はリード付部品であり、上記第２部品はベアＩＣチップである第１態様から第７態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２３】
本発明の第９態様によれば、上記接合材は半田である第１態様から第８態様のいずれか１つに記載の部品混載実装方法を提供する。
【００２４】
本発明の第１０態様によれば、１枚の回路形成体上に、半田材料により接合される第１部品と突起電極を有するベアＩＣチップとを混載して実装する部品混載実装方法であって、
上記回路形成体上の上記ベアＩＣチップが実装される電極を覆うように剥離可能な保護部材を被着させた状態で、上記回路形成体上の上記第１部品が実装される電極に半田材料を供給して上記第１部品を実装し、
その後、上記保護部材を上記回路形成体上の上記電極から剥離して上記ベアＩＣチップを実装する部品混載実装方法を提供する。
【００２５】
本発明の第１１態様によれば、上記第１部品はチップ部品やリード付部品である第１０に記載の部品混載実装方法を提供する。
【００２６】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２７】
本発明の第１の実施形態にかかる部品混載実装方法は、回路形成体の一例である回路基板４において、第１部品を第１部品実装位置に、第２部品を第２部品実装位置に実装し、上記第１部品及び上記第２部品の２種類の部品を上記回路基板４へ混載して実装する部品混載実装方法であり、この部品混載実装方法の手順を図１に示す。
【００２８】
なお、ここで、回路形成体とは、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ（ガラエポ）基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物を意味する。
【００２９】
また、上記第１部品とは、小型に作られた抵抗、直方体のコンデンサ等の単独部品でリードレスで単独で使われるチップ部品、又はＱＦＰ、ＳＯＰ、ＳＯＪ等のリード付部品等であり、以降の実施形態においては一例としてチップ部品１とし、上記第２部品とは、パッケージに収容されていない半導体素子や半導体チップ等のベアＩＣチップと呼ばれている部品等であり、以降の実施形態においては一例としてベアＩＣチップ２とする。なお、この場合、回路基板４における上記第１部品実装位置はチップ部品実装位置１１と、上記第２部品実装位置はベアＩＣチップ実装位置１２となる。
【００３０】
上記第１実施形態においては、回路基板４にチップ部品１を接合した後に、ベアＩＣチップを接合して、その後、チップ部品１、ベアＩＣチップ、及び回路基板４を加熱して、チップ部品１及びベアＩＣチップ２をともに回路基板４へ実装するという部品混載実装方法であるが、チップ部品１の接合のためのチップ部品実装位置１１への接合材の供給よるベアＩＣチップ２及びベアＩＣチップ実装位置１２への異物付着防止対策が施されている。以下、詳細な手順を図１を用いて説明する。なお、以降の説明において、図９に示す従来の部品混載実装方法で用いたチップ部品１、ベアＩＣチップ２、回路基板４、及びこれらに付属する部位（電極、半田バンプ、実装位置等）については、同じ構成のものを用いるため、同じ符号を用いて以下説明を行うものとする。
【００３１】
まず、図１（Ａ）に示すように、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２を備える回路基板４において、保護部材の一例である保護シール８を、ベアＩＣチップ実装位置１２における各電極４ｂを覆うように、回路基板４に貼付ける。ここで、保護シール８は、各電極４ｂを覆うことにより各電極４ｂを保護して、異物の侵入を防止する機能と、各電極４ｂへ剥離可能に被着可能である機能、及び絶縁性とが備えらているフィルム状の部材により構成されており、例えば、保護シール８の材質としては、ポリイミド等が用いられ、保護シール８の厚さとしては、５〜２０μｍ程度のものが用いられる。ここで、異物とは、例えば、回路基板４における電極へのクリーム半田の供給時に発生する半田くず等のようなものである。また、さらに保護シール８には耐熱性が備えられている場合であってもよい。以降において説明する接合材の供給やチップ部品１の接合の際等において、熱が発生するような場合で、さらに発生した熱が保護シール８に伝わるような場合にあっては、その熱に耐えることができるからである。さらに、保護シール８の上記剥離性及び被着性の機能により、保護シール８は、その下面を回路基板４上へ配置することにより、容易に貼付け可能であるとともに、貼付けられた保護シールの端部を把持して引上げることにより、回路基板４上から容易に剥離可能となっており、また、保護シール８に粘着剤等が用いられているような場合であっても、保護シール８が剥離された後の回路基板４上には、上記粘着剤等が残るようなことはない。
【００３２】
また、保護シール８は、回路基板４のベアＩＣチップ実装位置１２における各電極４ｂ及び夫々の電極４ｂ間における回路基板４の表面部分に、異物が侵入し付着しないように覆うことができる最小限の大きさを有する形状とされている。例えば、ベアＩＣチップ実装位置１２の端部における電極４ｂの端部から０．５ｍｍ外側までを覆うような大きさの場合がある。予め、保護シール８がこの形状に切断されている場合であってもよいし、回路基板４への貼付け作業の直前に、例えば、ロール状に巻かれた保護シートロールより、必要な大きさに切断して用いるような場合であってもよい。
【００３３】
次に、図１（Ｂ）に示すように、回路基板４のチップ部品実装位置１１における各電極４ａ上への接合材の一例であるクリーム半田５の供給を行う。この図１（Ｂ）の状態における回路基板４の断面図を図２に示す。図２にも示すように、回路基板４の上面全体を覆うことが可能な四角形プレート状のメタルマスク９は、複数の半田供給用開口部９ａを備え、各半田供給部９ａよりクリーム半田５が供給可能となっている。メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。なお、メタルマスク９における回路基板４のベアＩＣチップ実装位置１２に対応する部分には、開口部は設けられていない。
【００３４】
その後、スキージ７の先端をメタルマスク９の上面に当てて滑らせて移動させる等により、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、保護シール８で覆われて保護されているため、メタルマスク９と直接接触することはなく、また、クリーム半田５の塗布供給の際に発生する異物等が付着することもない。その後、回路基板４上のメタルマスク９は上方に移動される。
【００３５】
次に、図１（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。ここで、この接合とは、チップ部品１等の部品又は回路基板４に外力を加えることにより、上記部品及び回路基板４を破壊することなく、上記部品と回路基板４の接合を解除することが可能な接合を示す。
【００３６】
その後、図１（Ｄ）において、回路基板４のベアＩＣチップ実装位置１２に貼付けられていた保護シール８の１つの端部を把持して上方に引上げることにより、保護シール８を回路基板４の上面より剥離する。このとき、クリーム半田５の塗布供給の際に保護シール８の上面に異物等が付着しているような場合にあっても、保護シール８の剥離により保護シール８とともに異物等が除去されるため、保護シール８が剥離されたあとのベアＩＣチップ実装位置は、異物等の付着もなく、清浄な状態に保たれている。
【００３７】
図３はベアＩＣチップ２を回路基板４上に接合した後におけるチップ部品１、ベアＩＣチップ２、及び回路基板４の断面図であるが、図３に示すように、ベアＩＣチップ２の各電極２ａ上には、突起状の接合電極（突起電極）の一例である半田バンプ３が予め形成されている。図１（Ｅ）に示すように、ベアＩＣチップ２の各半田バンプ３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とを位置合せした後、ベアＩＣチップ２の各半田バンプ３を各電極４ｂに押圧して、ベアＩＣチップ２の各半田バンプ３を回路基板４の各電極４ｂに接合する。これにより、回路基板４においては、図３に示すような状態となる。
【００３８】
その後、図１（Ｆ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａ及び各半田バンプ３を加熱して、各半田部５ａ及び各半田バンプ３を溶融させ、その後、冷却して固化させる。これにより、図１（Ｇ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。その後、回路基板４への各チップ部品１及びベアＩＣチップ２の実装状態等の検査が行われる。
【００３９】
なお、各半田部５ａ及び各半田バンプ３を溶融させるための加熱においては、上記のように各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱するような場合に代えて、回路基板４の下面より回路基板４を加熱するような場合、各半田部５ａ及び各半田バンプ３への遠赤外線等の熱線の照射により各半田部５ａ及び各半田バンプ３を加熱するような場合、又は、各チップ部品１とベアＩＣチップ２への個別的な上記熱線の照射を行うような場合であってもよい。何れの場合においても、各半田部５ａ及び各半田バンプ３を加熱して溶融させることができるからである。
【００４０】
上記第１実施形態によれば、回路基板４のベアチップ実装位置１２に保護シール８を貼り付けて、ベアＩＣチップ実装位置８を保護した状態で、チップ部品実装位置１１へのクリーム半田５の塗布供給を行うことにより、上記塗布供給の際に発生する異物等をベアチップ実装位置１２への付着を防止することができる。
【００４１】
また、この保護シール８を用いることにより、回路基板４へのベアＩＣチップ２の接合作業を、上記クリーム半田５の塗布供給の後とすることができ、また、保護シール８自体がフィルム状の材料で構成されていることにより、上記クリーム半田５の塗布供給に用いられるメタルマスク９を平坦なプレート状の形状とすることができる。
【００４２】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、保護シール８の大きさをベアＩＣチップ実装位置１２を覆うことができる最小限の大きさとすることで、回路基板４上におけるベアＩＣチップ実装位置１２の周囲に無駄なスペースＲをなくすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００４３】
また、保護シール８は、回路基板４へ容易に貼付けることができ、また、容易に剥離することができるため、円滑な部品混載実装方法を提供することが可能となる。
【００４４】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる部品混載実装方法は、上記第１実施形態と同様に第１部品の一例としてチップ部品１と、第２部品の一例としてベアＩＣチップ２を回路基板４に混載して実装する部品混載実装方法であるが、上記第１実施形態において用いられるベアＩＣチップ実装位置１２を覆うための保護シール８に代えて、導電性粒子が分布された樹脂シート若しくは樹脂ペーストを用いる点において相違している。この部品混載実装方法の手順を示す図４を用いて、以下に説明する。
【００４５】
まず、図４（Ａ）に示すように、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２とを備える回路基板４において、上記導電性粒子が分布された樹脂シートの一例である異方性導電膜１８を、ベアＩＣチップ実装位置１２における各電極４ｂを覆うように、回路基板４に貼付ける。ここで、異方性導電膜１８とは、図５に示すように、絶縁性を有する樹脂シート内に多数の導電性粒子１８ａを分散して混入させたものである。この異方性導電膜１８を電極間で挟み込むように圧接した場合に、上記電極間において絶縁性を有する樹脂部分が押し退けられ、上記各電極を導電性粒子１８ａを介在させて接合することができる。なお、上記導電性粒子が分布された樹脂シートを用いる場合に代えて、導電性粒子が分布された樹脂ペーストを用いる場合であってもよい。
【００４６】
次に、図４（Ｂ）に示すように、メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。
【００４７】
その後、スキージの先端をメタルマスク９の上面に当てて滑らせて移動させること等により、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、異方性導電膜１８で覆われて保護されているため、メタルマスク９と直接接触することはなく、また、クリーム半田５の塗布供給の際に発生する異物等が付着することもない。その後、回路基板４上のメタルマスク９は上方に移動される。
【００４８】
次に、図４（Ｃ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１を接合する。
【００４９】
図５に、ベアＩＣチップ２接合前の回路基板４のベアＩＣチップ実装位置１２における部分断面図を示す。図４（Ｄ）及び図５に示すように、ベアＩＣチップ２の各電極２ａ上には、突起状の接合電極の一例であるＡｕバンプ１３が予め形成されている。ベアＩＣチップ２の各Ａｕバンプ１３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とを位置合せをする。その後、図６のベアＩＣチップ２及び回路基板４の断面図に示すように、ベアＩＣチップ２の各Ａｕバンプ１３を異方性導電膜１８を介して各電極４ｂに押圧し、各Ａｕバンプ１３により異方性導電膜１８内の樹脂部分を押し退けて、ベアＩＣチップ２の各Ａｕバンプ１３を回路基板４の各電極４ｂに、異方性導電膜１８内の導電性粒子１８ａを介在させて接合する。なお、ベアＩＣチップ２の各電極２ａ上に、Ａｕバンプ１３が形成されている場合に代えて、例えば、Ｃｕバンプや半田バンプ等の他の金属材料により形成されている場合、又は、導電性の樹脂により形成されたバンプである場合であってもよい。
【００５０】
その後、図４（Ｅ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体を加熱することにより、各半田部５ａを加熱して、各半田部５ａを溶融させた後冷却して固化させるとともに、異方性導電膜１８を加熱して、熱硬化させる。これにより、図４（Ｆ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。その後、回路基板４への各チップ部品１及びベアＩＣチップ２の実装状態等の検査が行われる。
【００５１】
上記第２実施形態によれば、上記第１実施形態における保護シート８に代えて異方性導電膜１８を用いて、ベアＩＣチップ実装位置１２を保護しているため、上記第１実施形態による効果と同様な効果を得ることができ、回路基板４上におけるベアＩＣチップ実装位置１２の周囲に無駄なスペースＲを無くすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することができる。
【００５２】
さらに、加えて、異方性導電膜１８を用いてベアＩＣチップ実装位置１２を保護しているため、ベアＩＣチップ実装位置１２にベアＩＣチップ２を実装する際に、異方性導電膜１８を剥離させる必要を無くすことができ、上記第１実施形態における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００５３】
また、本発明の第３の実施形態にかかる部品混載実装方法は、上記第１実施形態及び上記第２実施形態と同様に第１部品の一例としてチップ部品１と、第２部品の一例としてベアＩＣチップ２を回路基板４に混載して実装する部品混載実装方法であるが、ベアＩＣチップ実装位置１２を保護部材等により覆わずに、ベアＩＣチップ２の接合作業の直前において、ベアＩＣチップ実装位置１２にクリーニング処理を施す点において相違している。この部品混載実装方法の手順を示す図７、及びこの部品混載実装方法を行う部品混載実装装置１０１の斜視図を示す図８を用いて、以下に説明する。
【００５４】
まず、図８に示すように、部品混載実装装置１０１は、複数の作業装置を備えており、図示右側より順に、回路基板４のチップ部品実装位置１１において、クリーム半田５の印刷による塗布供給を行う印刷装置３１と、クリーム半田５が塗布供給されたチップ部品実装位置１１にチップ部品１の接合を行うマウンター３２及び３３と、回路基板４のベアＩＣチップ実装位置１２のクリーニング処理を行うクリーニング装置３４と、クリーニング処理が行われたベアＩＣチップ実装位置１２にベアＩＣチップ２を接合するＩＣ接合装置３５、及びチップ部品１及びベアＩＣチップ２が接合された回路基板４を加熱して、半田をリフローさせることにより、チップ部品１及びベアＩＣチップ２を回路基板４へ実装するリフロー装置３６とを備えている。また、部品混載実装装置１０１が備えるこれら各作業装置は、個々に回路基板４を搬送可能な搬送装置を備えており、さらに、これら各搬送装置は互いに連結されて、部品混載実装装置１０１として、１つの搬送ラインが形成されている。印刷装置３１からリフロー装置３６まで、この搬送ラインにより順次回路基板４が各作業装置内に搬送されていくことにより、各作業装置において、各回路基板４に対して所定の作業が施され、チップ部品１及びベアＩＣチップ２の回路基板４への混載実装作業が行われる。
【００５５】
次に、このような部品混載実装装置１０１を用いる部品混載実装方法の手順について説明する。
【００５６】
まず、部品混載実装装置１０１において、複数のチップ部品実装位置１１とベアＩＣチップ実装位置１２とを備える回路基板４が印刷装置３１に供給される。印刷装置３１において、図７（Ａ）に示すように、メタルマスク９の各半田供給部９ａから各チップ部品実装位置１１における各電極４ａ上にクリーム半田５が供給可能なように、各半田供給用開口部９ａと各電極４ａとを位置合せし、メタルマスク９を回路基板４の上面に設置する。
【００５７】
その後、スキージの先端をメタルマスク９の上面に当てて滑らせて移動させることにより、クリーム半田５を各半田供給用開口部９ａに充填し、回路基板４の各チップ部品実装位置１１における各電極４ａ上にクリーム半田５を塗布供給して、複数の半田部５ａを形成する。このとき、回路基板４におけるベアＩＣチップ実装位置１２は、保護部材等により覆われておらず、保護された状態ではないため、クリーム半田５の塗布供給の際に発生する異物等が付着する場合もある。その後、回路基板４上のメタルマスク９は上方に移動された後、印刷装置３１における搬送装置により、次の作業装置であるマウンター３２に回路基板４が搬送される。
【００５８】
回路基板４が印刷装置３１より搬送されてきた後、マウンター３２において、図７（Ｂ）に示すように、回路基板４の各チップ部品実装位置１１における各電極４ａ上に、半田部５ａを介在させて、チップ部品１が接合される。なお、複数の種類のチップ部品１が回路基板４へ接合されるような場合にあっては、マウンター３３においても同様な作業が行われ、上記各種類のチップ部品１の回路基板４への接合作業が行われる。その後、マウンター３３における搬送装置により、次の作業装置であるクリーニング装置３４に回路基板４が搬送される。
【００５９】
回路基板４がクリーニング装置３４に搬送されてきた後、クリーニング装置３４において、図７（Ｃ）に示すように、回路基板４におけるベアＩＣチップ実装位置１２に対してのクリーニング処理が行われる。このクリーニング処理は、ベアＩＣチップ実装位置１２における各電極４ｂ表面をプラズマで洗浄することにより行われ、各電極４ｂ表面に付着した異物等を除去することができる。なお、このプラズマ洗浄によるクリーニング処理は、回路基板４におけるベアＩＣチップ実装位置１２に対してのみ施されるため、チップ部品実装位置１１における各チップ部品１の接合及び各チップ部品１本体に影響を与えることはない。このクリーニング処理が行われ、ベアＩＣチップ実装位置１２に付着した異物等が除去された後、クリーニング装置３４における搬送装置により、次の作業装置であるＩＣ接合装置３５に回路基板４が搬送される。なお、このクリーニング処理は、ベアＩＣチップ実装位置１２における全ての電極４ｂの表面に対して行われる場合に代えて、ベアＩＣチップ実装位置１２におけるクリーニング処理が必要な電極４ｂの表面に対して行われる場合であってもよい。回路基板４において、ベアＩＣチップ実装位置１２が、チップ部品実装位置１１に比べて、広い範囲を占めているような場合にあっては、チップ部品実装位置１１へのクリーム半田５の供給等によっても、明らかに異物の付着が起こらない電極が部分的にある場合があるからである。
【００６０】
回路基板４がＩＣ接合装置３５に搬送されてきた後、ＩＣ接合装置３５において、図７（Ｄ）に示すように、ベアＩＣチップ２の各半田バンプ３が回路基板４のベアＩＣチップ実装位置１２における各電極４ｂの上方へと位置するように、ベアＩＣチップ２と回路基板４とが位置合された後、ベアＩＣチップ２の各半田バンプ３が各電極４ｂに押圧されて、ベアＩＣチップ２の各半田バンプ３が回路基板４の各電極４ｂに接合される。その後、ＩＣ接合装置３５における搬送装置により、次の作業装置であるリフロー装置３６に回路基板４が搬送される。
【００６１】
リフロー装置において、図７（Ｅ）に示すように、各チップ部品１及びベアＩＣチップ２が接合されている回路基板４全体が加熱されることにより、各半田部５ａ及び各半田バンプ３が加熱され、各半田部５ａ及び各半田バンプ３が溶融され、その後冷却されて固化される。これにより、図７（Ｆ）に示すように、回路基板４において、各チップ部品実装位置１１におけるチップ部品１との接合、ベアＩＣチップ実装位置１２におけるベアＩＣチップ２との接合が維持されて、各チップ部品１及びベアＩＣチップ２が回路基板４へ実装される。
【００６２】
上記第３実施形態によれば、上記第１実施形態においてのように保護部材等を用いて、ベアＩＣチップ実装位置１２を保護し、ベアＩＣチップ実装位置１２に異物等が付着しないようにするのではなく、チップ部品１の接合作業とベアＩＣチップ２の接合作業との間において、プラズマ洗浄によるクリーニング処理の作業を行うことにより、ベアＩＣチップ実装位置１２に異物等が付着したような場合であっても、洗浄除去することができる。
【００６３】
従って、上記第１実施形態による効果と同様な効果を得ることができ、回路基板４上におけるＩＣ実装位置１２の周囲に無駄なスペースＲを無くすことができ、回路基板４への部品の実装密度を高めることができ、部品が実装された回路基板の小型化を可能とする部品混載実装方法を提供することができる。
【００６４】
さらに、加えて、上記保護部材等を回路基板４へ貼付けるという作業工程と貼り付けた上記保護部材等を回路基板４から剥離するという作業工程とに代えて、クリーニング処理を施す作業工程を行うこととなるため、上記第１実施形態における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００６５】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００６６】
【発明の効果】
本発明の上記第１態様によれば、回路路形成体の第２部品実装位置に保護部材を被着させて、上記第２部品実装位置を保護した状態で、第１部品実装位置への接合材の供給を行うことにより、上記接合材の供給の際に発生する異物等の上記第２部品実装位置への付着を防止することができる。
【００６７】
また、この上記保護部材を用いることにより、上記回路形成体への上記第２部品の接合作業を、上記第１部品実装位置への上記接合材の供給の後とすることができ、上記接合材の供給に用いられるメタルマスクを平坦なプレート状の形状とすることができる。
【００６８】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、上記保護部材の大きさを上記第２部品実装位置を覆うことができる最小限の大きさとすることで、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースをなくすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００６９】
本発明の上記第２態様によれば、上記保護部材は、確実に上記第２部品実装位置における上記各電極を覆って保護することができるとともに、上記回路形成体へ容易に貼付けることができ、容易に剥離することができるため、円滑な部品混載実装方法を提供することが可能となる。
【００７０】
本発明の上記第３態様によれば、上記第１態様における上記保護部材に代えて、導電性粒子が分布された絶縁性の樹脂シート若しくは樹脂ペーストを用いて、上記第２部品実装位置を保護することとなるため、上記第１態様による効果と同様な効果を得ることができ、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースを無くすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することができる。
【００７１】
さらに、加えて、上記樹脂シート若しくは樹脂ペーストを用いて上記第２部品実装位置を保護しているため、上記第２部品実装位置に上記第２部品を実装する際に、上記樹脂シート若しくは樹脂ペーストを剥離させる必要を無くすことができ、上記第１態様における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００７２】
本発明の上記第４態様によれば、上記第２部品における上記接合電極が、金属材料で形成されたバンプ、又は導電性樹脂で形成されたバンプであっても、上記第３態様における部品混載実装方法を提供することができる。
【００７３】
本発明の上記第５態様又は第６態様によれば、上記第１態様においてのように上記保護部材等を用いて、上記第２部品実装位置を保護し、上記第２部品実装位置に異物等が付着しないようにするのではなく、上記第１部品の接合作業と上記第２部品の接合作業との間において、上記第２部品実装位置における上記電極表面のプラズマによるクリーニング処理の作業を行うことにより、上記第２部品実装位置に異物等が付着したような場合であっても、洗浄除去することができる。
【００７４】
従って、上記第１態様による効果と同様な効果を得ることができ、上記回路形成体における上記第２部品実装位置の周囲に無駄なスペースを無くすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することができる。
【００７５】
さらに、加えて、上記保護部材を上記回路形成体へ被着させるという作業工程と被着させた上記保護部材を上記回路形成体から剥離するという作業工程とに代えて、上記クリーニング処理を施す作業工程を行うこととなるため、上記第１態様における部品混載実装方法よりもさらに作業工程を短縮させることができる部品混載実装方法を提供することができる。
【００７６】
本発明の上記第７態様によれば、上記第２部品における上記接合電極が、半田バンプである場合であっても、上記第１態様、第２態様、第５態様又は第６態様のいずれか１つにおける部品混載実装方法を提供することができる。
【００７７】
本発明の上記第８態様によれば、上記第１部品がチップ部品又はリード付部品であり、上記第２部品がベアＩＣチップであることにより、上記各態様による効果を得ながら、上記回路形成体に上記チップ部品と上記ベアＩＣチップとを混載して実装することができる部品混載実装方法を提供することができる。
【００７８】
本発明の上記第９態様によれば、上記第１部品実装位置の上記各電極上に供給される上記接合材が、半田である場合であっても、上記各態様における部品混載実装方法を提供することができる。
【００７９】
本発明の上記第１０態様によれば、回路路形成体のベアＩＣチップが実装される電極を覆うように保護部材を被着させて上記電極を保護した状態で、第１部品が実装される電極への半田材料の供給を行うことにより、上記半田材料の供給の際に発生する異物等の上記ベアＩＣチップが実装される上記電極への付着を防止することができる。
【００８０】
また、この上記保護部材を用いることにより、上記回路形成体への上記ベアＩＣチップの実装作業を、上記第１部品が実装される上記電極への上記半田材料の供給の後とすることができ、上記半田材料の供給に用いられるメタルマスクを平坦なプレート状の形状とすることができる。
【００８１】
これにより、従来において必要であったメタルマスクのエンボス部をなくすことができるため、上記保護部材の大きさを上記ベアＩＣチップが実装される上記電極を覆うことができる最小限の大きさとすることで、上記回路形成体における上記ベアＩＣチップが実装される周囲に無駄なスペースをなくすことができ、回路形成体への部品の実装密度を高めることができ、部品が実装された回路形成体の小型化を可能とする部品混載実装方法を提供することが可能となる。
【００８２】
本発明の上記第１１態様によれば、上記第１部品がチップ部品又はリード付部品であることにより、上記第１０態様による効果を得ながら、上記回路形成体に上記チップ部品又は上記リード付部品と上記ベアＩＣチップとを混載して実装することができる部品混載実装方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる部品混載実装方法の手順を示す図である。
【図２】 上記第１実施形態の部品混載実装方法において、クリーム半田が供給されている状態の回路基板の断面図である。
【図３】 上記第１実施形態の部品混載実装方法において、チップ部品及びベアＩＣチップが接合された状態の回路基板の断面図である。
【図４】 本発明の上記第２実施形態にかかる部品混載実装方法の手順を示す図である。
【図５】 上記第２実施形態の部品混載実装方法において、ベアＩＣチップが接合される直前のベアＩＣチップ及び回路基板の断面図である。
【図６】 上記第２実施形態の部品混載実装方法において、ベアＩＣチップが接合された後のベアＩＣチップ及び回路基板の断面図である。
【図７】 本発明の第３実施形態にかかる部品混載実装方法の手順を示す図である。
【図８】 上記第３実施形態の部品混載実装方法を行う部品混載実装装置の斜視図である。
【図９】 従来の部品混載実装方法の手順を示す図である。
【符号の説明】
１…チップ部品、１ａ…電極、２…ベアＩＣチップ、２ａ…電極、３…半田バンプ、４…回路基板、４ａ…電極、４b…電極、５…クリーム半田、５ａ…半田部、６…メタルプレート、６ａ…半田供給用開口部、６ｂ…エンボス部、７…スキージ、８…保護シール、９…メタルプレート、９ａ…半田供給用開口部、１１…チップ部品実装位置、１２…ベアＩＣチップ実装位置、１３…Ａｕバンプ、１８…異方性導電膜、１８ａ…導電性粒子、３１…印刷装置、３２…マウンター、３３…マウンター、３４…クリーニング装置、３５…ＩＣ接合装置、３６…リフロー装置、１０１…部品混載実装装置。
Claims (3)
- 複数の電極を備えるチップ部品又はリード付部品である第１部品が実装される第１部品実装位置、及び半田バンプが形成された複数の電極を備えるベアＩＣチップである第２部品が実装される第２部品実装位置の夫々において、複数の電極を備える回路形成体に、上記第１部品及び上記第２部品を上記夫々の実装位置に実装して、上記第１部品及び上記第２部品の混載実装を行う部品混載実装方法において、
上記回路形成体の上記第２部品実装位置において上記各電極を覆うように保護部材を剥離可能に被着させ、
その後、上記回路形成体の上記第１部品実装位置において上記各電極に接合材を供給した後、上記接合材を介在させて上記各電極に上記第１部品の上記各電極を接合し、
上記第２実装位置において上記保護部材を上記各電極より剥離して、上記各電極に上記第２部品の上記各半田バンプを押圧して接合し、
上記接合材及び上記各半田バンプを加熱して溶融固化させることにより上記夫々の接合を維持して、上記第１部品を上記回路形成体に実装するとともに、上記第２部品を上記回路形成体にフリップチップ実装することを特徴とする部品混載実装方法。 - 上記保護部材は、上記第２部品実装位置における上記各電極を覆って保護可能かつ剥離可能に被着可能な材料により構成されるフィルム状の部材である請求項１に記載の部品混載実装方法。
- 上記接合材は、半田である請求項１または２に記載の部品混載実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384502A JP4099329B2 (ja) | 2001-12-18 | 2001-12-18 | 部品混載実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384502A JP4099329B2 (ja) | 2001-12-18 | 2001-12-18 | 部品混載実装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003188521A JP2003188521A (ja) | 2003-07-04 |
| JP2003188521A5 JP2003188521A5 (ja) | 2005-07-21 |
| JP4099329B2 true JP4099329B2 (ja) | 2008-06-11 |
Family
ID=27594218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384502A Expired - Fee Related JP4099329B2 (ja) | 2001-12-18 | 2001-12-18 | 部品混載実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4099329B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021843A (ja) * | 2006-07-13 | 2008-01-31 | Seiko Epson Corp | 配線基板の製造方法、多層配線基板の製造方法 |
| CN107799507B (zh) * | 2016-08-29 | 2020-02-04 | 鸿富锦精密工业（深圳）有限公司 | 背光系统及其制造方法 |
| US10651233B2 (en) * | 2018-08-21 | 2020-05-12 | Northrop Grumman Systems Corporation | Method for forming superconducting structures |
| CN112018143A (zh) * | 2019-05-28 | 2020-12-01 | 云谷（固安）科技有限公司 | 微发光二极管显示基板、显示面板及其制作方法、显示装置 |
-
2001
- 2001-12-18 JP JP2001384502A patent/JP4099329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188521A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
| US5759269A (en) | Manufacturing flexible circuit board assemblies and printer for screening solder paste in such manufacture | |
| JP4405554B2 (ja) | 電子部品の実装方法 | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US20020023342A1 (en) | Electronic device and a method of manufacturing the same | |
| JPH0567869A (ja) | 電装部品接合方法並びにモジユール及び多層基板 | |
| WO2014033983A1 (ja) | 部品実装構造体 | |
| JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
| KR101053091B1 (ko) | 실장기판의 제조방법 | |
| JP4099329B2 (ja) | 部品混載実装方法 | |
| JP3636030B2 (ja) | モジュール基板の製造方法 | |
| JP3487411B2 (ja) | 突起電極の形成方法 | |
| JP2003188521A5 (ja) | ||
| JP3848011B2 (ja) | Ｂｇａ型電子部品 | |
| JP4023093B2 (ja) | 電子部品の固定方法 | |
| JPH0837278A (ja) | ピングリッドアレイの製造方法 | |
| JP3489489B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004152857A (ja) | 配線基板への電子部品搭載方法 | |
| JP2000312073A (ja) | プリント基板マスキング用部材 | |
| JPS59188996A (ja) | 電子部品の実装方法 | |
| JP2004134817A (ja) | 半導体装置の製造方法 | |
| JP2003347493A (ja) | 電子部品の実装方法及びそれに使用される汚染防止用チップ | |
| JP3439103B2 (ja) | ソルダーバンプ形成方法 | |
| JP2006093178A (ja) | 電子機器の製造方法 | |
| JP2002299504A (ja) | はんだバンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |