JP3848011B2 - Ｂｇａ型電子部品 - Google Patents

Ｂｇａ型電子部品 Download PDF

Info

Publication number
JP3848011B2
JP3848011B2 JP10241999A JP10241999A JP3848011B2 JP 3848011 B2 JP3848011 B2 JP 3848011B2 JP 10241999 A JP10241999 A JP 10241999A JP 10241999 A JP10241999 A JP 10241999A JP 3848011 B2 JP3848011 B2 JP 3848011B2
Authority
JP
Japan
Prior art keywords
solder ball
solder
hole
diameter
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10241999A
Other languages
English (en)
Other versions
JP2000294672A (ja
Inventor
啓一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10241999A priority Critical patent/JP3848011B2/ja
Publication of JP2000294672A publication Critical patent/JP2000294672A/ja
Application granted granted Critical
Publication of JP3848011B2 publication Critical patent/JP3848011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡ型電子部品に関するものである。
【０００２】
【従来の技術】
従来、ＢＧＡ（Ball Grid Array ）と呼ばれている電子部品では、ポリイミドフィルム基板やガラスエポキシ基板などのプラスチック基板、あるいは、紙フェノール基板やセラミックス基板からなる絶縁性のパターン基板Ｐに、所用の引出し用配線を形成しておき、図５に示すように、半導体チップＣの配設面にレジストＲを塗布し、半導体チップＣを着設後、金線Ｗあるいはアルミ線を用いてワイヤボンディングを施して、モールド樹脂Ｍによるモールドを行い、さらに、パターン基板Ｐの外部電極Ｄに外部接続端子となる半田ボール３０を配設することによってＢＧＡと呼ばれる電子部品としている。
【０００３】
ここで、パターン基板Ｐは必ずしも単層である必要はなく、複数層の絶縁性基板を積層し、一体化させたものを使用することもある。
【０００４】
パターン基板Ｐの外部電極Ｄに半田ボール３０を配設する際には、あらかじめ外部電極Ｄに微量の半田ペースト、または、フラックスを塗布しておき、同半田ペースト、または、フラックスの粘着性を利用して、半田ボール３０を粘着接合している。
【０００５】
【発明が解決しようとする課題】
しかし、上述したような半田ボールの配設方法では、パターン基板の外部電極部と半田ボールとの接触面積が小さく、また、半田ペースト、または、フラックスの粘着性に頼っているだけであるので、接合強度が弱く、半田ボールの接合後、外的な振動や衝撃により半田ボールが脱落し、不良品となることがあった。
【０００６】
【課題を解決するための手段】
上述した問題点を解決するために、本発明では、引出し用配線と外部電極が形成されたパターン基板に半導体チップを配設し、半導体チップと引出し用配線との導通をとり、モールド封止され、外部電極に半田ボールが配設されるＢＧＡ型電子部品において、半田ボールの半径よりは厚く、直径よりは薄い厚みを有した板体であって、かつ、同板体に開口径を半田ボールを挿入可能な大きさとしたスルーホールを、外部電極パターンと同一パターンに形成するとともに、スルーホール内面に親半田性材料を配設した半田ボール保護板をパターン基板の半田ボール配設面に配設するとともに、この半田ボール保護板の各スルーホール内に半田ボールを挿入した後に、半田ボールの直径よりも小さい直径とした係止口を外部電極パターンと同一パターンに形成した係止フィルムを半田ボール保護板のスルーホール開口面に配設し、実装基板への実装時におけるリフローにともなってスルーホール内の半田ボールを親半田性材料に溶着させていることを特徴とするＢＧＡ型電子部品を提供せんとするものである。
【０００８】
【発明の実施の形態】
本発明は、ＢＧＡ型電子部品であって、特に、外部接続端子である半田ボールとパターン基板の外部電極との接合状態を向上させるものである。
【０００９】
同電子部品では、引出し用配線が形成された絶縁性のパターン基板に半導体チップを配設し、ワイヤーボンディングなどにより半導体チップと引出し用配線との導通をとり、モールド樹脂によるモールド封止後、外部電極に外部接続端子となる半田ボールを配設すべく、電子部品の半田ボール配設面に絶縁材料で形成された半田ボール保護板を貼着している。
【００１０】
半田ボール保護板は、半田ボールの半径よりは厚く、直径よりは薄い厚みを有するガラスエポキシのようなプラスチック板やセラミックス板より形成され、さらに、電子部品の外部電極の配設パターンと同じパターンに、半田ボールの直径と略一致させた開口径を有するスルーホールを穿設し、半田ボールを挿入可能に構成している。
【００１１】
半田ボール保護板の貼着された電子部品のスルーホールに半田ボールを挿入後、半田ボール保護板のスルーホール開口面に係止フィルム体を貼着する。
【００１２】
係止フィルム体は絶縁性のフィルム体であって、半田ボールの直径より小さい直径とした係止口を配設しており、同係止フィルム体によって半田ボールを係止し、半田ボールのスルーホールからの脱落を防止している。
【００１３】
また、係止フィルム体を貼り付けるのではなく、半田ボールの一部が露出した状態となるようにスクリーン印刷などを用いて樹脂を塗布し、同樹脂により落下を防止すべく構成することもできる。
【００１４】
または、スルーホール内面に親半田性材料を配設しておき、半田ボールを挿入後、リフローすることによって親半田性材料と半田ボールとを溶着させて着設面積を増やし、落下を防止することもできる。
【００１５】
【実施例】
＜第１実施例＞
図１は第１実施例の説明図である。図１（ａ）のＣは半導体チップであり、レジストＲを介してポリイミドフィルム上に銅配線の配設されたパターン基板Ｐに貼着されている。
【００１６】
そして、金線Ｗによるワイヤーボンディングによって半導体チップＣとパターン基板Ｐとの導通をとった後、モールド樹脂Ｍによるモールド封止が行われている。
【００１７】
ここで、パターン基板Ｐとしてはポリイミドフィルムを使用しているが、ポリイミドフィルムに限定するものではなく、ガラスエポキシ基板や、セラミックス基板、あるいは、紙フェノール基板などであってもよく、さらに、それらをそれぞれ積層して一体的に形成している積層基板であってもよい。
【００１８】
また、半導体チップＣとパターン基板Ｐとの導通を金線Ｗによるワイヤーボンディングによって行っているが、アルミ線を使用してもよく、さらには、半田を使用するフリップチップ接合であってもよい。
【００１９】
パターン基板Ｐの半田ボール配設面には、ガラスエポキシ基板からなる半田ボール保護板１を接着剤によって貼設している。同半田ボール保護板１はガラスエポキシ基板に限定するものではなく、それ以外のプラスチック基板、あるいは、セラミックス基板を使用してもよい。また、半田ボール保護板１の着設方法は接着剤に限定するものではなく、パターン基板Ｐと半田ボール保護板１との嵌合による着設など、他の着設手段を用いてもよい。
【００２０】
半田ボール保護板１には、電子部品の外部電極Ｄのパターンと同一パターンにスルーホール２が形成されており、かつ、同スルーホール２の開口径は、電子部品の外部接続端子となる半田ボール３の挿入が可能なように、半田ボール３の直径と略一致させている。
【００２１】
さらに、半田ボール保護板１の厚みは、半田ボール３の半径よりは厚く、直径よりは薄くしている。特に、半田ボール保護板１の厚みとしては、使用する半田ボール３の直径に対して６０％〜８０％の厚みであることが望ましい。
【００２２】
次いで、図１（ｂ）に示すように、スルーホール２内に半田ボール３を挿入する。半田ボール３の挿入方法は、どのような方法であってもよく、例えば、スキージを使用した挿入や、半田ボール吸着装置などを使用して挿入してもよい。
【００２３】
このとき、電子部品の外部電極Ｄにはフラックスまたは半田ペーストを塗布しておき、同フラックスまたは半田ペーストによって、外部電極Ｄと半田ボール３との接合を良好なものとすべく構成してもよい。特に、半田ボール吸着装置を用いて半田ボール３をスルーホール２内に挿入する場合には、同半田ボール吸着装置に吸着された半田ボール３の先端に、フラックスまたは半田ペーストを塗布した後、スルーホール２に挿入することによって、簡単に塗布作業を行うことができる。
【００２４】
半田ボール３の挿入後、図１（ｃ）及び（ｄ）に示すように、スルーホール開口面４にスルーホール２の直径より小さい直径の係止口５を穿設した係止フィルム体６を貼着する。
【００２５】
係止フィルム体６としてはポリイミドフィルムを使用した。ただし、ポリイミドフィルムに限定するものではなく、薄いガラスエポキシ基板やセラミックス基板など、絶縁性があって、半田ボール３の直径と比較して厚みの十分薄い材料であればよい。
【００２６】
係止フィルム体６に穿設される係止口５の径寸法は、半田ボール保護板１の厚みと半田ボール３の大きさによって適宜選択されるものであるが、スルーホール直径の７０％〜９５％程度が望ましく、本実施例ではスルーホール直径の約９０％とした。
【００２７】
７０％以下の場合、実装基板との接合面積が小さくなりすぎることによって、接合強度が低下するという悪影響が生じることがあるので、最低値を７０％としている。
【００２８】
係止フィルム体６の半田ボール保護板１への着設は、接着剤や熱溶着などにより適宜行われるものである。
【００２９】
係止フィルム体６を貼設することによって、半田ボール３がスルーホール２内から抜け落ちることを防止することができる。特に、搬送時に、半田ボール３に不要な力が加わることがなく、確実に半田ボール３を保護することができる。
【００３０】
従って、振動や衝撃により半田ボール３が脱落することを防止することができ、不良品の発生を防止することができる。
【００３１】
さらに、係止フィルム体６を貼設したことによって、露出状態となっている半田ボール３の間隔を大きくすることができる。例えば、係止フィルム体６に穿設される係止口５の開口寸法を、スルーホール直径の９０％とした場合には、図２に示すように、スルーホール２間の最近接間隔をＡ、係止口５間の最近接間隔をＢ、スルーホール直径をｄとしたとき、
Ｂ＝Ａ＋（１−０．９）ｄ
となり、半田ボール３間の露出部分の最近接間隔広げることができる。
【００３２】
従って、同電子部品を実装基板へ実装した際には、係止フィルム体６によって、半田ボール３間の間隔が広げられた状態となることにより、実装時に生じやすい半田ボール３のブリッジによるショートを防止することができる。
【００３３】
さらに、通常、ＢＧＡ型電子部品の外部電極Ｄの配設間隔は使用する半田ボール３の大きさによる規制がはたらき、所定間隔より外部電極Ｄを密に配設することは不可能であるが、本発明のように、半田ボール保護板１によって半田ボールをそれぞれ個別のスルーホール２に挿入し、係止フィルム体６によって、半田ボール３間の露出部分の間隔を広げるべく構成することにより、半田ボール３の配設間隔をさらに小さくすることが可能となるので、ＢＧＡ型電子部品をさらに小型化することができる。
【００３４】
また、他の実施例として、係止フィルム体６を使用するのではなく、スクリーン印刷などを利用して、樹脂を係止フィルム体６と同パターン状に印刷することによって、同様に半田ボール３の露出面積を低減させ、かつ、半田ボール３を樹脂によって係止すべく構成することもできる。
【００３５】
ここで使用する樹脂としては、紫外線硬化タイプの樹脂が望ましいが、硬化温度が低ければ熱硬化タイプの樹脂を用いてもよい。
【００３６】
＜第２実施例＞
図３は第２実施例の説明図である。図３（ａ）のＣは半導体チップであり、第１実施例と同様に、レジストＲを介してポリイミドフィルム上に銅配線の形成されたパターン基板Ｐに貼着され、金線Ｗによるワイヤーボンディングによって半導体チップＣとパターン基板Ｐとの導通をとった後、モールド樹脂Ｍによるモールド封止が行われている。
【００３７】
以下の説明において、特に説明をしていない構成については、第１実施例と同じである。
【００３８】
パターン基板Ｐの半田ボール配設面には、ガラスエポキシ基板からなる半田ボール保護板１' を接着剤によって貼設している。半田ボール保護板１' にも、電子部品の外部電極Ｄのパターンと同一パターンにスルーホール２が形成されており、かつ、同スルーホール２の開口径は、電子部品の外部接続端子となる半田ボール３の挿入が可能なように、半田ボール３の直径と略一致させている。
【００３９】
また、スルーホール２の内側面には、親半田性材料７の配設している。親半田性材料７としては銅、金またはパラジウムなどを用いており、めっきなどの手法を利用して配設されている。
【００４０】
さらに、半田ボール保護板１' の厚みも、半田ボール３の半径よりは厚く、直径よりは薄くしており、特に、本実施例においても、使用する半田ボール３の直径に対して６０％〜８０％の厚みとしている。
【００４１】
次いで、図３（ｂ）に示すように、スルーホール２内に半田ボール３を挿入する。半田ボール３の挿入方法は、第１実施例と同じである。
【００４２】
半田ボール３を挿入することによって、図３（ｃ）に示すように、半田ボール３と親半田性材料７とが当接状態となり、この状態で半田ボール３をリフローすることによって、半田ボール３の半田が親半田性材料７と溶着し、接合面積が増加することになる。
【００４３】
接合面積が増加することによって接合強度を向上させることができるので、電子部品の運搬中に加わる振動や衝撃によって半田ボール３が脱落して不良品となることを防止することができるとともに、半田ボール３は半田ボール保護板１' によって保護されていることにより、半田ボール３に外力が加わることを防止することができる。
【００４４】
本実施例の親半田性材料７は、パターン基板Ｐの外部電極Ｄとは独立した状態に配設されているが、外部電極Ｄと親半田性材料７とを接続状態に配設し、親半田性材料７とも導通できるように構成し、外部電極Ｄと半田ボール３との確実な導通がとれるようにしてもよい。
【００４５】
上述した半田ボール保護板１' は単層であるが、他の実施例として、図４に示すように、複数の絶縁体８，８' を積層して半田ボール保護板１" としてもよい。
【００４６】
特に、複数の絶縁体８，８' の内、少なくとも１層の絶縁体８' のスルーホール内面に親半田性材料７を配設して、半田ボール３との接合領域を必要最低限としておくことによって、半田ボール３の一部がリフロー後においても確実に半田ボール保護板１" より突出状となるべく構成しておき、実装基板への配設が容易に行えるようにしておいてもよい。
【００４７】
さらに、他の実施例として、第２実施例の電子部品に、第１実施例の係止フィルム体６を配設し、第２実施例のリフローによる親半田性材料７と半田ボール３との溶着行程を省き、電子部品の実装基板への実装とともに行うリフロー時に、半田ボール３と親半田性材料７との溶着を行うべく構成してもよい。
【００５２】
【発明の効果】
請求項１記載の本発明によれば、半田ボールの半径よりは厚く、直径よりは薄い厚みを有した板体であって、かつ、同板体に開口径を半田ボールを挿入可能な大きさとしたスルーホールを、外部電極パターンと同一パターンに形成するとともに、スルーホール内面に親半田性材料を配設した半田ボール保護板をパターン基板の半田ボール配設面に配設するとともに、この半田ボール保護板の各スルーホール内に半田ボールを挿入した後に、半田ボールの直径よりも小さい直径とした係止口を外部電極パターンと同一パターンに形成した係止フィルムを半田ボール保護板のスルーホール開口面に配設し、実装基板への実装時におけるリフローにともなってスルーホール内の半田ボールを親半田性材料に溶着させていることによって、半田ボールに外力が加わることを防止することができるとともに、振動や衝撃により半田ボールが脱落することを防止することができ、不良品の発生を防止することができる。
【００５３】
従って、電子部品の搬送トレーに半田ボール落下防止のための構造、例えば、半田ボールとの接触を回避するためのスペーサの配設や、ウレタンなどのクッション材の配設が不要であり、搬送のためのコストを削減することができる。また、係止フィルム体によって、半田ボールの露出部分の間隔を大きくすることができるので、実装基板に電子部品を実装する際に、半田のブリッジによるショートの発生を防止することができる。
【００５４】
また、実装の際、実装基板に塗布されるクリーム半田の塗布量が多い場合にも同様に、余分な半田をスルーホール内に吸収し、半田のブリッジによるショートの発生を防止することができ、半田による接合強度を向上させることができる。
【図面の簡単な説明】
【図１】第１実施例の説明図である。
【図２】（ａ）係止フィルム体配設前の電子部品の一部分背面図、（ｂ）係止フィルム体配設後の電子部品の一部分背面図である。
【図３】第２実施例の説明図である。
【図４】第２実施例の他の実施例を示す拡大横断面図である。
【図５】従来のＢＧＡ型電子部品の横断面図である。
【符号の説明】
Ｃ 半導体チップ
Ｒ レジスト
Ｐ パターン基板
Ｗ 金線
Ｍ モールド樹脂
Ｄ 外部電極
１，１' ，１" 半田ボール保護板
２ スルーホール
３ 半田ボール
４ スルーホール開口面
５ 係止口
６ 係止フィルム体
７ 親半田性材料

Claims (1)

  1. 引出し用配線と外部電極が形成されたパターン基板に半導体チップを配設し、半導体チップと引出し用配線との導通をとり、モールド封止され、外部電極に半田ボールが配設されるＢＧＡ型電子部品において、
    半田ボールの半径よりは厚く、直径よりは薄い厚みを有した板体であって、かつ、同板体に開口径を半田ボールを挿入可能な大きさとしたスルーホールを、外部電極パターンと同一パターンに形成するとともに、スルーホール内面に親半田性材料を配設した半田ボール保護板をパターン基板の半田ボール配設面に配設するとともに、
    この半田ボール保護板の各スルーホール内に半田ボールを挿入した後に、半田ボールの直径よりも小さい直径とした係止口を外部電極パターンと同一パターンに形成した係止フィルムを半田ボール保護板のスルーホール開口面に配設し、
    実装基板への実装時におけるリフローにともなってスルーホール内の半田ボールを親半田性材料に溶着させていることを特徴とするＢＧＡ型電子部品。
JP10241999A 1999-04-09 1999-04-09 Ｂｇａ型電子部品 Expired - Fee Related JP3848011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10241999A JP3848011B2 (ja) 1999-04-09 1999-04-09 Ｂｇａ型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10241999A JP3848011B2 (ja) 1999-04-09 1999-04-09 Ｂｇａ型電子部品

Publications (2)

Publication Number Publication Date
JP2000294672A JP2000294672A (ja) 2000-10-20
JP3848011B2 true JP3848011B2 (ja) 2006-11-22

Family

ID=14326938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10241999A Expired - Fee Related JP3848011B2 (ja) 1999-04-09 1999-04-09 Ｂｇａ型電子部品

Country Status (1)

Country Link
JP (1) JP3848011B2 (ja)

Also Published As

Publication number Publication date
JP2000294672A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
US8018731B2 (en) Interconnect substrate and electronic circuit mounted structure
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2003204015A (ja) 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
WO2000059033A1 (en) Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3565090B2 (ja) 半導体装置の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP3848011B2 (ja) Ｂｇａ型電子部品
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2651608B2 (ja) 電子部品搭載用基板
JP4099329B2 (ja) 部品混載実装方法
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JP2004200665A (ja) 半導体装置およびその製造方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JPH08191128A (ja) 電子装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP3615236B2 (ja) 混成集積回路装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
KR101744247B1 (ko) 임베디드 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees