JPH0837278A - ピングリッドアレイの製造方法 - Google Patents

ピングリッドアレイの製造方法

Info

Publication number
JPH0837278A
JPH0837278A JP19175694A JP19175694A JPH0837278A JP H0837278 A JPH0837278 A JP H0837278A JP 19175694 A JP19175694 A JP 19175694A JP 19175694 A JP19175694 A JP 19175694A JP H0837278 A JPH0837278 A JP H0837278A
Authority
JP
Japan
Prior art keywords
solder
pin
insulating base
base material
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19175694A
Other languages
English (en)
Inventor
Ken Takeuchi
建 竹内
Tsunehisa Takahashi
恒久 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP19175694A priority Critical patent/JPH0837278A/ja
Publication of JPH0837278A publication Critical patent/JPH0837278A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードタイムが短く,チップ部品や絶縁基材
が熱損傷を受けず,かつ半田の再溶融を防止できる,ピ
ングリッドアレイの製造方法を提供すること。 【構成】 電子部品搭載穴11及びピン孔15を形成す
る(A工程)。ピン孔に導体ピン16を挿入する(B工
程)。電子部品搭載穴11の周辺の放熱板半接合部11
1及びチップ部品搭載部13,並びにピン孔に,ペース
ト状の半田101,103,104を印刷する(C工
程)。放熱板半田接合部の周囲の放熱板接着部112
に,粘着性を有する接着剤102を塗布する(D工
程)。チップ部品搭載部の半田上にチップ部品14を搭
載する(E工程)と共に,電子部品搭載穴を覆うように
放熱板半田接合部及び放熱板接着部に放熱板12を搭載
して,接着剤の粘着力により放熱板を仮接着する(F工
程)。加熱処理を施す(G工程)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,ピングリッドアレイの
製造方法に関し,特に半田の供給及び半田接合方法に関
する。
【0002】
【従来技術】従来,ピングリッドアレイとしては,例え
ば,図8に示すごとく,電子部品98を搭載するための
電子部品搭載穴91と,絶縁基材9の表面に搭載したチ
ップ部品93と,絶縁基材9のピン孔94に装着した導
体ピン95とを有するものがある。
【0003】また,ピングリッドアレイ90は,絶縁基
材9に貫通して設けた上記電子部品搭載穴91と,該電
子部品搭載穴91を被覆する放熱板96とを有してい
る。放熱板96は,半田961及び接着シート962に
より,上記絶縁基材9の表面に接合されている。チップ
部品93は,半田993により,絶縁基材表面のチップ
部品搭載部92の上に,接合されている。導体ピン95
は,半田995により,ピン孔94の内壁に接合されて
いる。また,絶縁基材9の表面には,配線回路97が形
成されている。
【0004】次に,従来例に係る,上記ピングリッドア
レイの製造方法について,図8,図9を用いて説明す
る。まず,絶縁基材9に配線回路97を形成し,絶縁基
材9に外形加工を施して,電子部品搭載穴91及びピン
孔94を形成する(a工程)。次いで,配線回路97の
断線,短絡試験を行う。
【0005】次に,ピン孔94に導体ピン95を挿入す
る(b工程)。次に,ピン孔94,及び絶縁基材9の表
面のチップ部品搭載部92に,ペースト状の半田99
5,993を印刷する(c工程)。次に,チップ部品搭
載部92の半田993の上に,チップ部品93を搭載す
る(d工程)。次いで,これらをリフロー炉に入れて,
半田995,993を溶融し,その後冷却して,上記半
田を固化する(e工程)。これにより,導体ピン95が
ピン孔94に,またチップ部品93が絶縁基材9に,そ
れぞれ半田接合される。
【0006】次に,電子部品搭載穴91の周囲に,接着
シート962を介在して,電子部品搭載穴91を覆うよ
うに放熱板96を絶縁基材9の表面に配置する(f工
程)。次いで,放熱板96を絶縁基材9に押しつけなが
ら加熱して,放熱板96を絶縁基材9に仮接着する(g
工程)。
【0007】次に,ペースト状の半田961を,絶縁基
材9と放熱板96との間に塗布する(h工程)。次い
で,これらを再度リフロー炉の中に入れて,上記半田9
61を溶融させ,その後冷却して,上記半田を固化する
(i工程)。これにより,放熱板96が,絶縁基材9に
半田接合される。次に,上記絶縁基材9を洗浄し(j工
程),断線,短絡試験を行う。これにより,前記図8に
示すピングリッドアレイ90が得られる。
【0008】
【解決しようとする課題】しかしながら,上記従来のピ
ングリッドアレイの製造方法においては,3度にわたる
加熱処理を行っている。即ち,導体ピン95及びチップ
部品93の半田接合のための第1のリフロー(e工程)
と,放熱板96の半田接合のための第2のリフロー(i
工程)と,その間における放熱板,仮接着のための加熱
(g工程)とを別々に行っている。そのため,リードタ
イムが長くなり,製造コストも高くなる。
【0009】また,2回のリフロー処理を行うと,チッ
プ部品93及び絶縁基材9に熱損傷を与えるおそれがあ
る。更に,第2のリフローの際に,c工程で印刷した半
田995,993が再度溶融するおそれがある。そのた
め,チップ部品93が絶縁基材9に対して位置ずれを起
こしたり,半田995が導体ピン95の下方に流れ落ち
るおそれがある。
【0010】本発明はかかる従来の問題点に鑑み,リー
ドタイムが短く,チップ部品や絶縁基材が熱損傷を受け
ず,かつ半田の再溶融を防止することができる,ピング
リッドアレイの製造方法を提供しようとするものであ
る。
【0011】
【課題の解決手段】本発明は,絶縁基材を貫通してなる
電子部品搭載穴及びピン孔を形成し,次に,上記ピン孔
に導体ピンを挿入し,次に,上記絶縁基材表面のチップ
部品搭載部,及び上記電子部品搭載穴周辺の放熱板半田
接合部,並びに上記ピン孔に,ペースト状の半田を印刷
し,次に,上記放熱板半田接合部の内側の放熱板接着部
に,粘着性を有する接着剤を塗布し,次に,上記チップ
部品搭載部の半田の上にチップ部品を搭載すると共に,
上記電子部品搭載穴を覆うように上記放熱板半田接合部
及び上記放熱板接着部に放熱板を搭載して,上記接着剤
の粘着力により放熱板を仮接着し,次に,これらを加熱
することにより,上記チップ部品をチップ部品搭載部
に,導体ピンをピン孔に,放熱板を放熱板半田接合部
に,それぞれ半田接合することを特徴とするピングリッ
ドアレイの製造方法にある。
【0012】本発明において最も注目すべきことは,導
体ピンを挿入したピン孔,チップ部品搭載部,及び放熱
板半田接合部に予めペースト状の半田を一括して印刷
し,次に,上記チップ部品搭載部の半田上にチップ部品
を搭載すると共に,放熱板半田接合部に隣接した放熱板
接着部に粘着性を有する接着剤を塗布し,この接着剤に
より放熱板を絶縁基材に仮接着し,その後,上記絶縁基
材を加熱することである。
【0013】上記半田の印刷は,絶縁基材における半田
印刷部分以外の部分をマスクによりカバーして,該マス
クの上からペースト状の半田を印刷することにより行う
ことが出来る。上記接着剤は,粘着性を有するものであ
り,例えば,ディスペンサー及び転写により塗布され
る。上記接着剤としては,エポキシ系樹脂,シリコン系
樹脂等の熱硬化型接着剤,アクリル基含有のエポキシ樹
脂等の紫外線硬化型接着剤等を用いることができる。
【0014】上記チップ部品搭載部の半田の上にチップ
部品を搭載する。また,上記電子部品搭載穴を覆うよう
に,半田よりなる放熱板半田接合部及び接着剤よりなる
放熱板接着部に,放熱板を,上記チップ部品と同様な手
段により搭載する。これにより,上記接着剤の粘着力に
より放熱板が放熱板接着部に仮接着される。上記放熱板
半田接合部は,例えば,絶縁基材表面における,放熱板
を接合する部位及びその周囲をいう。
【0015】上記放熱板表面における,絶縁基材の放熱
板半田接合部との対向面は,ニッケルめっき又は金めっ
きにより被覆されていることが好ましい。この場合に
は,ニッケル又は金と半田とのなじみ性が良いため,放
熱板を絶縁基材に確実に接合することができる。
【0016】絶縁基材の加熱は,例えば,リフロー炉の
中において行う。この加熱は,リフロー炉などの半田を
溶融させる工程の中の予熱でも充分適用が可能である。
このリフロー炉による加熱は,250〜280℃,2〜
20秒間の条件で行うことが好ましい。これにより,半
田がほどよく溶融し,導体ピンがピン孔の内壁に,チッ
プ部品がチップ部品搭載部に,また放熱板が絶縁基材の
放熱板半田接合部に,それぞれ確実に接合される。上記
加熱は,窒素雰囲気又は水素還元環境下で行うことも選
択できる。これにより,半田の酸化を防止することがで
きる。
【0017】上記加熱の後,上記絶縁基材を洗浄して,
フラックス,塵等を除去することが好ましい。また,外
形加工の後,及び加熱処理又は洗浄の後には,上記配線
回路の断線,短絡試験を行うことが好ましい。
【0018】絶縁基材は,1又は2枚以上の樹脂基板を
積層したものである。絶縁基材の内部又は表面には,導
電回路,電源回路,又は接地回路等の配線回路,ボンデ
ィングパッド等を設けることができる。これら各種回路
は,上記外形加工の前に,形成することができる。ま
た,絶縁基材には,その表裏又は内部との導通を行うた
めのスルーホールを設けることもできる。
【0019】
【作用及び効果】本発明のピングリッドアレイの製造方
法においては,半田接合をするべき箇所,即ち,導体ピ
ンを挿入したピン孔,チップ部品搭載部,及び放熱板半
田接合部のすべてに,予め半田を印刷し,その後,一回
の加熱処理により半田を溶融して,半田接合をしてい
る。そのため,従来例のように,数回にわたる加熱処理
を行うという必要がなく,リードタイムの短縮化及び製
造コストの低減化を図ることができる。
【0020】また,加熱処理が一回で済むため,チップ
部品や絶縁基材が熱損傷を受けない。また,半田の再溶
融もなく,チップ部品及び放熱板が絶縁基材に対して位
置ずれするおそれもない。更に,ピン孔の中の半田が導
体ピンの下方に流れ落ちることもない。更に,放熱板
は,加熱処理の前に,粘着性のある接着剤により絶縁基
材に仮接着されている。そのため,放熱板を絶縁基材に
固定したまま,両者間にペースト状の半田を供給でき,
全体をリフロー炉内に入れることができ,またその間に
放熱板が位置ずれを生ずるおそれもない。
【0021】以上のごとく,本発明によれば,リードタ
イムが短く,チップ部品や絶縁基材が熱損傷を受けず,
かつ半田の再溶融を防止することができる,ピングリッ
ドアレイの製造方法を提供することができる。
【0022】
【実施例】
実施例1 本発明の実施例にかかる,ピングリッドアレイの製造方
法について,図1〜図6を用いて説明する。本例により
作製されるピングリッドアレイ10は,図1,図2に示
すごとく,絶縁基材1を貫通して設けた電子部品搭載穴
11と,電子部品搭載穴11を被覆する放熱板12と,
電子部品搭載穴11の周囲のチップ部品搭載部13に設
けたチップ部品14と,絶縁基材1を貫通して設けたピ
ン孔15とを有している。放熱板12は,絶縁基材1の
表面に半田101及び接着剤102により接合されてい
る。
【0023】図1,図2,図4,図5に示すごとく,ピ
ン孔15は絶縁基材1の端部に,チップ部品搭載部13
は電子部品搭載穴11の周辺に搭載する。また,図6に
示すごとく,チップ部品14を搭載するチップ部品搭載
部は絶縁基材1の端部に,ピン孔15は電子部品搭載穴
11の周辺に搭載してもよい。
【0024】ピン孔15の中には,導体ピン16が装着
され,その内壁と半田105により接合されている。ピ
ン孔15の内壁には導電膜が形成されている。チップ部
品搭載部13には,半田103によりチップ部品14が
搭載されている。
【0025】電子部品搭載穴11には,その底面となる
放熱板12上に,電子部品17が搭載される。電子部品
17は,比較的出力の大きいものであり,例えば,半導
体素子,パワートランジスタ等がある。チップ部品14
は,例えば,上記電子部品17に比べて小さいものであ
り,例えば,チップコンデンサ,チップ抵抗,チップコ
イル等がある。また,絶縁基材1の表面には,ボンディ
ングパッド180及び配線回路18が形成されている。
【0026】上記ピングリッドアレイ10を製造するに
当たっては,図3に示すごとく,回路形成,並びに電子
部品搭載穴及びピン孔の形成(A工程),導体ピンの挿
入(B工程),ペースト状の半田の印刷(C工程),放
熱板接着部への接着剤塗布(D工程),チップ部品の搭
載(E工程),放熱板の仮接着(F工程),リフロー炉
による加熱(G工程),絶縁基材の洗浄(H工程)を行
う。
【0027】以下,これを図1〜図5を用いて詳説す
る。 A工程 まず,図4に示すごとく,絶縁基材1に配線回路18及
びボンディングパッド180を形成する。次いで,電子
部品搭載穴11及びピン孔15を形成する。次いで,ダ
イシングによる絶縁基材1の外形加工を行う。次いで,
ピン孔15の内壁にめっき法により導電膜を形成する。
次いで,上記配線回路の断線,短絡試験を行い,不良品
を取り除く。
【0028】B工程 次に,ピン孔15に導体ピン16を挿入する。この導体
ピン16は,リン青銅,コバール材料により形成されて
おり,その半田接合部分には半田めっき又はニッケル及
び金めっきが施されている。
【0029】C工程 次に,絶縁基材1における半田接合されるべきすべての
箇所,即ち,図4に示すごとく,導体ピン16が挿入さ
れたピン孔15,絶縁基材1上のチップ部品搭載部13
及び放熱板半田接合部111に,ペースト状の半田10
5,103,101を印刷する。上記放熱板半田接合部
111は,絶縁基材1の表面における,放熱板を接合す
る部位及びその周囲をいう。上記の半田は,上記半田接
合されるべき箇所以外の部分をメタルマスクによりカバ
ーして絶縁基材に印刷される。これにより,上記半田接
合されるべきすべての箇所に半田105,103,10
1が印刷される。
【0030】D工程 次に,図4,図5に示すごとく,絶縁基材1の表面にお
ける,放熱板半田接合部111の内側の放熱板接着部1
12,エポキシ系樹脂の熱硬化型の接着剤102を塗布
する。
【0031】E工程,F工程 次に,図1,図5に示すごとく,チップ部品搭載部13
の半田103の上に,チップ部品14を搭載する。ま
た,絶縁基材1の表面における半田101及び接着剤1
02の上に,電子部品搭載穴11を覆うようにして,放
熱板12を搭載する。
【0032】G工程 次に,上記チップ部品14及び放熱板12を搭載した絶
縁基材1をリフロー炉内に入れて,加熱処理を行う。加
熱は,150℃にて,30秒間,続いて250℃にて5
秒間行う。これにより,接着剤102が硬化するととも
に,上記半田101,103,105が溶融する。その
後,冷却して,上記半田を固化する。これにより,導体
ピン16をピン孔15の内壁に,チップ部品14をチッ
プ部品搭載部13に,放熱板12を放熱板半田接合部1
11に,それぞれ半田接合する。
【0033】H工程 次に,上記絶縁基材1を溶剤,水系洗浄剤により洗浄し
て,フラックス,塵等を除去する。また,配線回路の断
線,短絡試験を行う。これにより,図1,図2に示す上
記ピングリッドアレイ10が得られる。
【0034】次に,本例の作用効果について説明する。
本例のピングリッドアレイの製造方法においては,半田
接合をするべき箇所,即ち,導体ピン16を挿入したピ
ン孔15,チップ部品搭載部13,及び放熱板半田接合
部111のすべてに,予めペースト状の半田105,1
03,101を印刷し,その後,一回の加熱処理により
上記半田を溶融して,半田接合をしている。そのため,
数回にわたる加熱処理を行う必要がなく,リードタイム
の短縮化及び製造コストの低減化を図ることができる。
【0035】また,加熱処理が一回で済むため,チップ
部品14や絶縁基材1が熱損傷を受けない。また,半田
103,101の再溶融もなく,チップ部品14及び放
熱板12が絶縁基材1に対して位置ずれするおそれもな
い。ピン孔15の中の半田105が導体ピン16の下方
に流れ落ちることもない。更に,放熱板12は,加熱処
理の前に,粘着性のある接着剤102により絶縁基材1
に仮接着されている。そのため,放熱板12を絶縁基材
1に固定したまま,両者を半田接合でき,放熱板が位置
ずれするおそれもない。
【0036】実施例2 本例は,図7に示すごとく,多層基板よりなる絶縁基材
を用いたピングリッドアレイの製造方法である。本例の
製造方法により作成されるピングリッドアレイ20は,
絶縁基材1,2,3,4を積層した多層基板6であり,
各絶縁基材の間はプリプレグ5により接着されている。
各絶縁基材の表面には,配線回路18及びボンディング
パッド180が形成されている。ピングリッドアレイ2
0には,上記ピン孔15及び電子部品搭載穴11の他
に,各絶縁基材1〜4の間の導通を図るためのスルーホ
ール19が設けられている。スルーホール19の内壁は
導電膜190により被覆されている。
【0037】上記ピングリッドアレイを作製するに当た
っては,まず,絶縁基材1,2,3,4の表面に,エッ
チング法,めっき法等により,配線回路18及びボンデ
ィンパッド180を形成する。次に,上記絶縁基材1〜
4を積層すると共に,各絶縁基材の間にプリプレグ5を
介在する。次いで,この積層体を圧着し,多層基板6を
形成する。
【0038】次に,上記実施例1と同様に,ピン孔1
5,スルーホール19,及び電子部品搭載穴11を形成
する。また,電子部品搭載穴11には,各絶縁基材1〜
4に形成したボンディングパッド180を露出させる。
次に,スルーホール19及びピン孔15の内壁に,めっ
き法により導電膜を形成する。次に,上記多層基板6
に,ダイシングにより外形加工を施す(図1中のA加
工)。
【0039】その後,実施例1と同様に,B〜H工程を
行い,上記ピングリッドアレイ20を得る。その他は,
実施例1と同様である。本例においても,実施例1と同
様の効果を得ることができる。
【図面の簡単な説明】
【図1】実施例1のピングリッドアレイの断面図。
【図2】実施例1のピングリッドアレイの斜視図。
【図3】実施例1のピングリッドアレイの製造方法を示
す工程説明図。
【図4】実施例1における,半田の印刷位置を示す,絶
縁基材の断面図。
【図5】実施例1における,スルーホール,チップ部品
搭載部,放熱板半田接合部及び放熱板接着部の形成位置
を示す,絶縁基材の平面図。
【図6】実施例1における,スルーホール,チップ部品
搭載部,放熱板半田接合部及び放熱板接着部の他の形成
位置を示す,絶縁基材の平面図。
【図7】実施例2のピングリッドアレイの断面図。
【図8】従来例のピングリッドアレイの断面図。
【図9】従来例のピングリッドアレイの製造方法を示す
工程説明図。
【符号の説明】
1,2,3,4,...絶縁基材, 10,20...ピングリッドアレイ, 101,103,105...半田, 102...接着剤, 111...放熱板半田接合部, 112...放熱板接着部, 12...放熱板, 13...チップ部品搭載部, 14...チップ部品, 15...ピン孔, 16...導体ピン, 17...電子部品, 18...配線回路, 180...ボンディングパッド, 19...スルーホール,

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基材を貫通してなる電子部品搭載穴
    及びピン孔を形成し,次に,上記ピン孔に導体ピンを挿
    入し,次に,上記絶縁基材表面のチップ部品搭載部,及
    び上記電子部品搭載穴周辺の放熱板半田接合部,並びに
    上記ピン孔に,ペースト状の半田を印刷し,次に,上記
    放熱板半田接合部の内側の放熱板接着部に,粘着性を有
    する接着剤を塗布し,次に,上記チップ部品搭載部の半
    田の上にチップ部品を搭載すると共に,上記電子部品搭
    載穴を覆うように上記放熱板半田接合部及び上記放熱板
    接着部に放熱板を搭載して,上記接着剤の粘着力により
    放熱板を仮接着し,次に,これらを加熱することによ
    り,上記チップ部品をチップ部品搭載部に,導体ピンを
    ピン孔に,放熱板を放熱板半田接合部に,それぞれ半田
    接合することを特徴とするピングリッドアレイの製造方
    法。
  2. 【請求項2】 請求項1において,上記接着剤は,電子
    部品搭載穴に面して半田接合部よりも内方において,絶
    縁基材の表面に塗布することを特徴とするピングリッド
    アレイの製造方法。
JP19175694A 1994-07-21 1994-07-21 ピングリッドアレイの製造方法 Pending JPH0837278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19175694A JPH0837278A (ja) 1994-07-21 1994-07-21 ピングリッドアレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19175694A JPH0837278A (ja) 1994-07-21 1994-07-21 ピングリッドアレイの製造方法

Publications (1)

Publication Number Publication Date
JPH0837278A true JPH0837278A (ja) 1996-02-06

Family

ID=16279987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19175694A Pending JPH0837278A (ja) 1994-07-21 1994-07-21 ピングリッドアレイの製造方法

Country Status (1)

Country Link
JP (1) JPH0837278A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板
JP4566335B2 (ja) * 2000-05-30 2010-10-20 イビデン株式会社 多層プリント配線板

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
US5759269A (en) Manufacturing flexible circuit board assemblies and printer for screening solder paste in such manufacture
KR20010092350A (ko) 전자 회로 장치
JP3219793B2 (ja) 基板にsmd構成要素を実装する方法
US5268048A (en) Reworkable die attachment
JPH03504064A (ja) 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
JPH0837278A (ja) ピングリッドアレイの製造方法
JP4099329B2 (ja) 部品混載実装方法
JP3487411B2 (ja) 突起電極の形成方法
JP3240687B2 (ja) 電子部品の実装方法
JP2692522B2 (ja) パッケージモジュール基板
JP3072602U (ja) フレキシブル基板の接続構造
JP3331146B2 (ja) Bga型半導体装置の製造方法
JPH0983128A (ja) 半導体モジュールの接合構造
JPH05251512A (ja) エリアテープ上への金属バンプの形成方法
JP2904274B2 (ja) Lsiパッケージの実装方法
JP3868557B2 (ja) Ic搭載用多層プリント配線板の製造方法
JPH11168171A (ja) 混成集積回路装置及びその製造方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
US7827679B1 (en) Thermal management circuit board and methods of producing the same
JP3391996B2 (ja) 半導体パッケージの製造方法
JP3132713B2 (ja) 半導体装置
JPH06232514A (ja) 放熱形プリント基板の組立方法