JP3132713B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3132713B2
JP3132713B2 JP07046359A JP4635995A JP3132713B2 JP 3132713 B2 JP3132713 B2 JP 3132713B2 JP 07046359 A JP07046359 A JP 07046359A JP 4635995 A JP4635995 A JP 4635995A JP 3132713 B2 JP3132713 B2 JP 3132713B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
lead pattern
base tape
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07046359A
Other languages
English (en)
Other versions
JPH08222607A (ja
Inventor
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP07046359A priority Critical patent/JP3132713B2/ja
Publication of JPH08222607A publication Critical patent/JPH08222607A/ja
Application granted granted Critical
Publication of JP3132713B2 publication Critical patent/JP3132713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子をリードパ
ターンが形成された基テープに搭載した半導体装置に係
り、更には、平面上のPCB(PRINT CIRCU
IT BOAD)等の電子回路基板への実装が容易な半
導体装置に関する。
【0002】
【従来の技術】半導体素子をリードパターンが形成され
た小型のプリント基板や、絶縁性フィルムの片面にリー
ドパターンが形成された基テープに予め実装して必要部
分を樹脂封止し、該プリント基板や基テープに、前記リ
ードパターンの端子部に接続された半田ボールを取付け
た半導体装置のパッケージ(BALL GRID AR
RAY PACKAGE)を製造し、前記半田ボールを
用いて半導体装置をプリント回路基板(PCB)に実装
するソルダーボール接合法が提案され、多数の接続部分
が同時に接合できるので広く実施されている。
【0003】
【発明が解決しようとする課題】しかしながら、前記ソ
ルダーボール接合法においては、多数の半田ボールを基
板や基テープの所定位置に予め接合させる必要があって
極めて手間であり、製造コストがかかるという問題があ
る。また、プリント基板に搭載した半導体装置を修理、
交換しようとする場合、パッケージ裏面への熱の伝導性
が悪く、現状では半導体装置の修理、交換は極めて困難
であるという問題がある。そして、半田ボールの接合部
分が裏面にあるので、接合の状態の確認ができないとい
う問題がある。本発明はかかる事情に鑑みてなされたも
ので、製造コストを削減でき、更に搭載した半導体装置
の修理、交換が容易で、しかも接合状態も目視可能な半
導体装置を提供することを目的とする。
【0004】
【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置は、下部にその接続端子であるバンプ
を複数備えた半導体素子と、前記バンプに一端がそれぞ
れ接続されるリードパターンが形成された基テープとを
有する半導体装置であって、前記基テープは、絶縁性フ
ィルムの上に前記リードパターンが形成され、更に該リ
ードパターンの他端に形成された端子部の下部の前記絶
縁性フィルムには該端子部の少なくとも内側部分を下方
に露出させる開口部が形成され、しかも、該端子部の中
央には小孔が形成され、しかも、前記端子部の中央に形
成された小孔の周囲には、洗浄液流入孔が形成されてい
る。請求項2記載の半導体装置は、請求項1記載の半導
体装置において、前記基テープの周囲にはスルーホール
が設けられ、該スルーホール上に支持枠が高温半田を介
して接合されている。そして、請求項3記載の半導体装
置は、請求項1又は2記載の半導体装置において、前記
バンプに接続される前記リードパターンの接続リード
は、前記絶縁性フィルムの中央に形成され、しかも前記
半導体素子の全部のバンプを含む広さを有する窓部内に
配線され、更に、連結後の前記バンプ及び接続リードは
ポッティング樹脂によって樹脂封止されている。
【0005】
【作用】請求項1〜3記載の半導体装置においては、絶
縁性フィルムには下部の電子回路基板に接続されるリー
ドパターンの端子部の内側部分が露出する開口部が形成
され、更に端子部の中央に小孔が設けられているので、
前記リードパターンの端子部に連結する電子回路基板側
のパッド部に前記開口部に嵌入する広さのクリーム半田
を印刷法によって塗布し、該電子回路基板に前記半導体
装置を位置決めして加熱すると、塗布された前記クリー
ム半田がリフローして、前記端子部の裏面にクリーム半
田が接合することになり、この場合、前記端子部の中央
には小孔が形成されているので毛細管現象によって溶け
たクリーム半田が端子部の上面まで伝わり、確実に接合
できる。そして、端子部の中央に設けられた小孔の周囲
に洗浄液流入孔が形成されているので、この部分から洗
浄液を流すことによって、クリーム半田がリフロー時に
発生する残存フラックスや飛散した小径半田ボールを洗
浄することができる。請求項2記載の半導体装置におい
ては、基テープの周囲にはスルーホールが設けられ、該
スルーホール上に支持枠が高温半田を介して接合されて
いるので、基テープを平面上に保つことができ、これに
よって、下部の電子回路基板への実装が容易となる。な
お、支持枠は高温半田によって接合され、更には基テー
プの周囲にはスルーホールが形成されているので、スル
ーホール内に高温半田が浸入し、強固に接合される。な
お、電子回路基板に実装時に行うクリーム半田の溶解温
度(即ち、リフロー温度)では高温半田は溶解しない。
そして、請求項3記載の半導体装置においては、バンプ
に接続される前記リードパターンの接続リードは、前記
絶縁性フィルムの中央に形成され、しかも前記半導体素
子の全部のバンプを含む広さを有する窓部内に配線され
ているので、バンプとの接合が容易となる。そして、ポ
ッティング樹脂の投入もこの窓部の部分から行うので、
確実にバンプとリードパターンの接続リードを樹脂封止
することができる。
【0006】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき、説明し、本発明の理解に供
する。ここに、図1は本発明の一実施例に係る半導体装
置の説明図、図2はクリーム半田の説明図、図3は半導
体装置を実装した場合の断面図、図4はその実装方法の
説明図、図5は他の実施例に係る半導体装置の説明図で
ある。
【0007】図1に示すように、本発明の一実施例に係
る半導体装置10は、半導体素子11と、これを中央に
搭載する基テープ12とを有している。前記基テープ1
2は、ポリイミド樹脂フィルムからなる絶縁性フィルム
13に接着剤14を介して接合された銅フィルムを接合
したものが使用され、該銅フィルムを所定の形状にエッ
チング加工してなるリードパターン15が上側に形成さ
れている。このリードパターン15の表面には、必要に
応じてニッケルの下地めっきがなされ、その上には錫め
っきがなされている。なお、前記ニッケルの下地めっき
は省略することも可能である。また、この実施例におい
ては、前記銅フィルムは接着剤14を介して絶縁性フィ
ルム13に固着されているが、絶縁性フィルム13上に
直接蒸着することも可能である。
【0008】前記絶縁性フィルム13の中央には、半導
体素子11の全部の金バンプ(バンプの一例)16が露
出する窓部17が形成され、該窓部17内には、前記リ
ードパターン15の一部である接続リード18が配置さ
れ、その端部はそれぞれ金バンプ16に熱圧接されてい
る。そして、前記金バンプ16に接続リード18の端部
を接合した後は、ポッティング樹脂(ポリイミド系樹脂
あるいはエポキシ系樹脂を使用)19によって金バンプ
16、接続リード18、及び半導体素子11と基テープ
12との間は樹脂封止され、これによって、金バンプ1
6及び接続リード18の保護を図ると共に、半導体素子
11を基テープ12に固定している。
【0009】前記リードパターン15の他端側には、図
1(A)に示すように下部の電子回路基板の一例である
プリント基板20(図3参照)に接続する端子部21が
形成されている。この端子部21の下部の絶縁性フィル
ム13には、端子部21の少なくとも内側が露出する開
口部22が設けられ、しかも、端子部21の中央には小
孔23が形成され、小孔23の周囲には支持部材24に
よって区分される複数の洗浄液流入孔25が形成されて
いる。なお、クリーム半田中のフラックスの種類によっ
てはクリーム半田のリフロー後フラックスの洗浄の必要
がないものもあり、この場合は、図1(B)に示すよう
に、リードパターン15の端子部26は略円形状となっ
て、中央に小孔27が形成され、絶縁性フィルム13の
開口部28は端子部26の内側下面を露出させる広さと
なっている。
【0010】次に、この半導体装置10を、プリント基
板20上に実装する場合について説明する。図4(A)
に示すように、予めプリント基板20のパッド部29上
に印刷法によってクリーム半田30を塗布しておく。こ
のクリーム半田30の高さは、図4(C)に示すように
実装した場合の半導体装置10の端子部21の下面から
パッド部29の上面までの高さ(h3 =約25μm)又
は絶縁性フィルム13の厚み(例えば約25μm)より
十分厚く塗布する必要があり、通常は図2(A)に示す
ように、その高さ(h1 )は約150μm程度である。
これは半田粒とフラックスとの比が約50:50のクリ
ーム半田を使用した場合、図2(B)に示すようにリフ
ローさせると、その高さ(h2 )が約84μm程度とな
り、基テープ12に多少のコプラナリティ(非平面性)
があっても、半導体装置10をプリント基板20に実装
できるからである。
【0011】従って、クリーム半田30が印刷されたプ
リント基板20の所定の位置に、図4(B)に示すよう
に半導体装置10を載置した後、リフロー炉に入れて2
45℃程度に加熱しクリーム半田30を溶融させると、
溶融した半田31が端子部21の中央に形成された小孔
23に毛細管現象によって吸引され、図4(C)に示す
ような状態になって、端子部21はパッド部29に半田
31によって接合される。なお、小孔23がない場合に
は、溶融した半田は端子部21の下面に吸い上げられず
に残存しており、許容されるコプラナリティの程度が狭
められる。従って、場合によっては接合不良が生じる
が、小孔23を設けることによってこの問題は解決され
ている。以上の方法によって半導体装置10がプリント
基板20に実装された状態を図3に示す。32はプリン
ト基板20上のパッド部29以外の部分に塗布されたソ
ルダーレジスト膜を示す。
【0012】続いて、図5に示す本発明の他の実施例に
係る半導体装置35について説明するが、前記実施例と
同一の構成要素は同じ番号を付してその説明を省略す
る。半導体装置35は、半導体素子11とこれを搭載す
る十分に広い基テープ36とを有している。基テープ3
6はポリイミド樹脂フィルムからなる絶縁性フィルム3
7の表面に銅フィルム層が接着剤又は蒸着によって形成
され、これをエッチングして半導体素子11の金バンプ
(バンプの一例である)38と、各端子部39(端子部
21と同一構造)を結ぶリードパターン40が形成され
ている。
【0013】前記基テープ36の周辺部には支持枠41
が設けられている。この支持枠41を接合する基テープ
36のリードパターン40にはスルーホール42が形成
され、しかもスルーホール42の周辺部の絶縁性フィル
ム37には円形開口部43が形成されている。前記支持
枠41の周囲には高温半田が予め被覆され、半導体素子
11が取付けられた基テープ36の周囲に支持枠41を
載せて加熱して、支持枠41を基テープ36の周囲に接
合している。この場合、基テープ36の周囲には、スル
ーホール42が設けられているので、高温半田がリード
パターン40の裏面にまで回って、強固に支持枠41に
基テープ36を固着することができる。このような構造
となった半導体装置35をプリント基板20に実装した
状態を、図5(B)に示す。図5において、44はポッ
ティング樹脂を、45は接着剤を、46はソルダーレジ
スト膜を示す。なお、絶縁性フィルムの開口は、予めプ
レス加工によって行ってもよいし、場合によっては周知
のエッチング法によって形成してもよい。また、前記実
施例においては、半導体素子からの端子は金バンプであ
ったが、半田バンプ等その他の金属を用いたバンプであ
ってもよい。
【0014】
【発明の効果】請求項1〜3記載の半導体装置において
は、以上の説明からも明らかなように、従来のように装
着に手間のかかる半田ボールを使用しないで、印刷法に
よってクリーム半田を塗布した電子回路基板に実装でき
るので、取付けが極めて簡単になり、製造コストを下げ
ることができ、更には極薄型の格子端子付きパッケージ
を実現できる。そして、端子部には小孔が設けられてい
るので、実装した場合その接合状態を目視することがで
き、しかも半田が上部に露出しているので、上部から端
子部の半田付けや修理を行うことができる。そして、半
田溶融中に発生した残存フラックスを簡単に洗浄するこ
とができる。請求項2記載の半導体装置においては、基
テープが半導体素子より十分に広いものであっても、基
テープを支持枠によって平面状に保った状態で下部の電
子回路基板との接合が行え、接合不良が減少する。請求
項3記載の半導体装置においては、バンプと基テープと
の接合が密に行えるので、半導体装置全体を小型化で
き、チップサイズの半導体装置(パッケージ)を提供で
きる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体装置の説明図で
ある。
【図2】クリーム半田の説明図である。
【図3】半導体装置を実装した場合の断面図である。
【図4】半導体装置の実装方法の説明図である。
【図5】他の実施例に係る半導体装置の説明図である。
【符号の説明】
10:半導体装置、11:半導体素子、12:基テー
プ、13:絶縁性フィルム、14:接着剤、15:リー
ドパターン、16:金バンプ(バンプ)、17:窓部、
18:接続リード、19:ポッティング樹脂、20:プ
リント基板(電子回路基板)、21:端子部、22:開
口部、23:小孔、24:支持部材、25:洗浄液流入
孔、26:端子部、27:小孔、28:開口部、29:
パッド部、30:クリーム半田、31:半田、32:ソ
ルダーレジスト膜、35:半導体装置、36:基テー
プ、37:絶縁性フィルム、38:金バンプ(バン
プ)、39:端子部、40:リードパターン、41:支
持枠、42:スルーホール、43:円形開口部、44:
ポッティング樹脂、45:接着剤、46:ソルダーレジ
スト膜

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 下部にその接続端子であるバンプを複数
    備えた半導体素子と、前記バンプに一端がそれぞれ接続
    されるリードパターンが形成された基テープとを有する
    半導体装置であって、 前記基テープは、絶縁性フィルムの上に前記リードパタ
    ーンが形成され、更に該リードパターンの他端に形成さ
    れた端子部の下部の前記絶縁性フィルムには該端子部の
    少なくとも内側部分を下方に露出させる開口部が形成さ
    れ、しかも、該端子部の中央には小孔が形成され、しか
    も、 前記端子部の中央に形成された小孔の周囲には、洗浄液
    流入孔が形成されていることを特徴とする半導体装置。
  2. 【請求項2】 前記基テープの周囲にはスルーホールが
    設けられ、該スルーホール上に支持枠が高温半田を介し
    て接合されている請求項1記載の半導体装置。
  3. 【請求項3】 前記バンプに接続される前記リードパタ
    ーンの接続リードは、前記絶縁性フィルムの中央に形成
    され、しかも前記半導体素子の全部のバンプを含む広さ
    を有する窓部内に配線され、更に、連結後の前記バンプ
    及び接続リードはポッティング樹脂によって樹脂封止さ
    れている請求項1又は2記載の半導体装置。
JP07046359A 1995-02-10 1995-02-10 半導体装置 Expired - Fee Related JP3132713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07046359A JP3132713B2 (ja) 1995-02-10 1995-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07046359A JP3132713B2 (ja) 1995-02-10 1995-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH08222607A JPH08222607A (ja) 1996-08-30
JP3132713B2 true JP3132713B2 (ja) 2001-02-05

Family

ID=12744967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07046359A Expired - Fee Related JP3132713B2 (ja) 1995-02-10 1995-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JP3132713B2 (ja)

Also Published As

Publication number Publication date
JPH08222607A (ja) 1996-08-30

Similar Documents

Publication Publication Date Title
TWI549204B (zh) Manufacturing method of semiconductor device
JP3063161B2 (ja) ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法
US6457633B1 (en) Method of forming a BGA-type semiconductor device having reliable electrical connection for solder balls
JPH0410240B2 (ja)
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US5841198A (en) Ball grid array package employing solid core solder balls
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JPH06267964A (ja) バンプの形成法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2000040713A (ja) 半導体パッケージの製造方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP3132713B2 (ja) 半導体装置
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2692522B2 (ja) パッケージモジュール基板
JP3544439B2 (ja) 接続ピンと基板実装方法
JP3164486B2 (ja) 半導体装置の実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP2705653B2 (ja) 電子デバイス組立体およびその製造方法
JP2874597B2 (ja) 電子部品組立体の製造方法
JPH1187906A (ja) 半導体装置およびその実装方法
JPH09326412A (ja) ハンダボールの取り付け方法
JPH05136143A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees