JPH03504064A - 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット - Google Patents
高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケットInfo
- Publication number
- JPH03504064A JPH03504064A JP90501655A JP50165590A JPH03504064A JP H03504064 A JPH03504064 A JP H03504064A JP 90501655 A JP90501655 A JP 90501655A JP 50165590 A JP50165590 A JP 50165590A JP H03504064 A JPH03504064 A JP H03504064A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- solder bumps
- resist
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 177
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000013459 approach Methods 0.000 description 4
- 238000013519 translation Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P3/00—Drugs for disorders of the metabolism
- A61P3/08—Drugs for disorders of the metabolism for glucose homeostasis
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
- A61P3/00—Drugs for disorders of the metabolism
- A61P3/08—Drugs for disorders of the metabolism for glucose homeostasis
- A61P3/10—Drugs for disorders of the metabolism for glucose homeostasis for hyperglycaemia, e.g. antidiabetics
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07K—PEPTIDES
- C07K14/00—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
- C07K14/435—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from animals; from humans
- C07K14/575—Hormones
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07K—PEPTIDES
- C07K16/00—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies
- C07K16/18—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans
- C07K16/26—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans against hormones ; against hormone releasing or inhibiting factors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
- A61K38/00—Medicinal preparations containing peptides
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Diabetes (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Medicinal Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Endocrinology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Veterinary Medicine (AREA)
- Molecular Biology (AREA)
- Genetics & Genomics (AREA)
- Biophysics (AREA)
- Biochemistry (AREA)
- Emergency Medicine (AREA)
- Proteomics, Peptides & Aminoacids (AREA)
- Hematology (AREA)
- Obesity (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Pharmacology & Pharmacy (AREA)
- Animal Behavior & Ethology (AREA)
- Public Health (AREA)
- Immunology (AREA)
- Toxicology (AREA)
- Zoology (AREA)
- Gastroenterology & Hepatology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
高密度ソルダ・バンプの製造方法と
高密度ソルダ・バンプ用基板ソケット
技術分野
本発明は、一般的にソルダ・バンプに関し、ざらに詳しくは、高密度ソルダ・バ
ンプの製造方法およびソルダ(半田)の隆起部を有する部材を受は入れるために
基板上にソケットを設ける方法に関する。
背景技術
リフロー・プロセスによって第2基板に取り付けるために第1基板上でソルダ・
バンプを使用することは技術的に知られている。ソルダ・バンプは、パッド・グ
リッド・アレイ基板とともに用いると特に有用である。ソルダ・パッドの接近性
すなわち密度は、周知の技術を使用した場合、高密度のソルダ・バンプを設ける
際の問題やりフロ一時にソルダ・バンプが共に流れ出したりパッドやバンプをシ
ョートさせるのを防止する際の問題のため、制限されている。
ソルダ・バンプを設けるための1つのアプローチには、ステンシル・プロセスを
使用するものがあり、この場合ステンシルは基板上に載置され、ソルダ・ペース
トは、スクイージ−(squeegee >を使用する場合のようにステンシル
を介して基板に塗布される。このアプローチでは、ステンシルが移動する際にソ
ルダ・ペーストがつぶれて広がるため、密度が限定される。
別のアプローチでは、基板上に正確に載置することのできるソルダ・ポールを使
用する。ソルダ・ポールの載置には時間がかかり、信頼性の問題も発生する可能
性がある。
仮に1つのポールを間違って載置したとすると、基板に対して正しい半田付けを
行うことができなくなる。
発明の開示
高密度のソルダ・バンプを設ける本方法によって、半田(ソルダ)を信頼性のあ
る方法で塗布できると共にソルダの間隔を接近させることが可能になる。ソルダ
の隆起した部材を基板に取り付ける本方法によって、ソルダの隆起した部材の自
己整合用のソケットが提供される。
ソルダ・バンプを形成する本方法は、基板にソルダ・レジストの厚い層を設ける
段階を含む。このソルダ・レジストは選択的に除去されて、基板上のソルダ・パ
ッドにウェルを設ける。次にソルダを付けてパッド上にソルダ・バンプを形成す
る。ソルダ・バンプの形成後、残ったレジストを除去することができる。
本発明の1つの特徴によれば、ソルダ・ペーストは基板のウェルの中に付けられ
、このソルダ・ペーストはリフローされてソルダ・バンプを形成する。本発明の
他の特徴によれば、ソルダ・ペーストは、スクイージ−で基板に直接° 付けら
れる。本発明のさらに他の特徴によれば、ウェルはソルダ・パッドより大きくな
るよう形成される。本発明の1つの特徴によれば、ソルダ・レジスト層は少なく
とも10ミルの厚さでおる。
基板にソルダの隆起した部材を取り付ける方法は、この部材のソルダ・バンプに
対応する金属化パッドを有する基板を設ける段階を含む。ソルダ・レジストの厚
い層が基板に設けられる。このソルダ・レジストは選択的に除去されて基板上の
金属化パッドにウェルを設ける。ソルダ・ペーストがウェルに堆積される。ソル
ダの隆起した部材が取り付けられ、その結果、ソルダ・バンプはウェル内に位置
する。ソルダ・ペーストはリフローされて濡らされ、ソルダ・バンプと金属化パ
ッドに接着される。本発明の1つの待低い溶融温度を持つように選択される。加
熱段階の間、ソルダ・ペーストは、ソルダ・バンプの溶融温度よりも低いが、ソ
ルダ・ペーストを溶融するには十分に高く、より高い溶融温度を有するソルダ・
バンプと基板の金属化パッドの両方に冶金的接合を生じる温度に加熱される。
図面の簡単な説明
第1図は、本発明を適用しうる金属化パッドを有する基板のアレイの上部平面図
である。
第2図は、第1図のアレイにソルダ・ペーストを塗布した後の基板のアレイの配
置の上部平面図でおる。
第3図は、本発明に従ってソルダ・レジストを被覆した基板の断面図である。
第4図は、レジストを選択的にパターン化しこれを除去した後の第3図の基板の
断面図である。
第5図は、ソルダ・ペーストを塗布した後の第3図の基板の断面図である。
第6図は、ペーストのりフロー後の第3図の基板の断面図である。
第7図は、残っているレジストを除去した後の第3図の基板の断面図である。
第8図は、本発明に従いソルダ・レジストで被覆して図示したソルダ・バンプ部
材用のソケットとして使用することのできる基板の断面図である。
第9図は、レジストを選択的にパターン化しこれを除去した後の第8図の基板の
断面図である。
第10図は、ソルダ・ペーストを塗布した後の第8図の基板の断面図である。
第11図は、所定の位置にソルダ・バンプ部材を載せた第8図の基板の断面図で
ある。
第12図は、ペーストのりフロー後の第8図の基板の断面図である。
発明を実施するための最良の形態
第1図は基板10を示し、この基板10は1つの基板上にパッド・グリッド・ア
レイ1,1を15個有する。各パッド・グリッド・アレイ11は、マトリックス
列に配列された複数の金属化パッド12を有する。各パッド・グリッド・アレイ
11の周囲は、複数の側面パッド13とコーナー・パッド14が必る。基板10
はセラミックのようないかなる所望の金属でもよい。個々のパッド・グリッド・
アレイは、切り離されると、集積回路チップ・キャリア′のような電子部品に使
用することができる。
第2図は、光によって形成可能なソルダ・レジストを塗布した後の基板10を示
し、このソルダ・レジストは露光および処理されて、金属化パッド12.13お
よび14の周囲にこれらの金属化パッドよりも若干大きな@域を設ける。次に論
じるように、それらの領域にはソルダ・ペースト16が充填される。
第3図は基板20を示し、この基板20は明確にするため2つの金属化パッド2
1のみを示し、これらの金属化パッド21は半田(ソルダ)の薄い層を含むこと
ができる。
基板20は、いずれの所望のパターンの金属化パッド21を有することも可能で
あり、これらのパッドはソルダの薄い層を含むことができる。光によって形成可
能なソルダ・レジスト22の厚層が基板20に・塗布される。レジスト22は少
なくとも10ミルの厚さであることが望ましく、15ミルの厚さであることが望
ましい。適当な光によって形成可能なソルダ・レジストは、ペンシルベニア州、
ランカスターのアームストロング・ワールド・インダストリーズによって製造さ
れ、FANTON、106.306.3701または363の登録商標で販売さ
れている。レジスト22は、マスク・ステンシルを介して紫外線の放射によって
露光され、このマスク・ステンシルはレジストを感光させることによって金属化
パッド21よりも大きい領域を金属化パッド21上に形成し、次にレジストを選
択的に除去する。
1ノジスト22を選択的に除去することによって、第4図で示すようにウェル2
3が設けられる。ソルダ・ペーストは、次にスクイージ−によって直接基板20
に塗布される。
残るレジスト22は、第5図で示すように、ウェル23の中でソルダ・ペースト
24を捕捉するステンシルとして基本的に作用する。ウェル23のサイズは、各
ウェルで適量のソルダ・ペースト24が捕捉されるように選択される。
ソルダ・ペースト24は、次に加熱されてソルダをリフロー動作、第6図で示す
ように、ソルダ・バンプ25を形成する。ソルダ・バンプの高さはソルダ・ペー
スト24の組成、金属化パッド21の領域とウェル23の寸法によって決定され
る。高いソルダ・バンプ25が希望される場合には、より多くのソルダ・ペース
ト23がリフローに使用されるように、より大きなウェル23を設けることがで
きる。ソルダ・ペースト24は、リフローすると、濡れて金属化パッド21の芯
になる。リフロー動作の後、残るソルダ・レジスト22は、第7図で示すように
、最終のソルダ・バンプ基板を設けるために基板からはがしたり除去したりする
ことができる。
同様のアプローチを使用して、ソルダ・バ〕/ブ基板20亡取り付けるとこれと
対になる基板を作ることができる。
自己固定基板は、第8図の基板30によって設けることが′Cきる。基板30は
セラミック、ポリイミド、プリント回路板もしくはその他の基板でもよい。基板
30は、第7図の基板のように、これか結合されるソルダ・バンプ基板のパター
ンに対応するパターンを有する金属化パッド31を含む。
光によって形成可能なソルダ・レジスト32(レジス1〜22と同様のものでも
よい)を第9図に示ずように、基板30の上に塗布し、これはフォ1〜・レジス
ト32内にウェル33を形成するためにパターン化される。ソルダ・ペースト3
4は、スクイージ−で直接塗布され、第10図に示すように、ウェル33に充満
される。ソルダ・バンプ37を有するソルダ・バンプ部材36(第7図のソルダ
・バンプ基板20で良い)が、基板30の上に載置され、その結果、そのソルダ
・バンプ37はソルダ・ペースト34の中に落ち着く。ウェル33は、高さが約
10ミル(0,01インチ)でおることが望ましく、これによってソルダ・バン
プ部材36の自己整合すなわち自己固定が行われる。ソルダ・バンプ37は、重
力を受けてソルダ・ペースト34内に落ち着く傾向がある。このアッセンブリは
、次に加熱されてソルダ・ペースト34をリフローさせこれをソルダ・バンプ3
7と接着させ部材36を基板3oに相互結合させる。その結果得られたソルダの
相互結合を、第12図の半田38として示す。
ソルダ・ペースト34は、ソルダ・バンプ37のソルダよりも低い溶融温度を持
つように選択されることが望ましい。ソルダ・ペースト34をこれをリフローさ
せるのkは十分だが、ソルダ・バンプ37の溶融温度よりも低い温度に加熱する
ことによって、ソルダ・ペースト34は流動化して金属化パッド3]とソルダ・
バンプ37に対して濡れ、ソルダ・バンプ37に混じる。ソルダ・バンプ37を
リフローさせることも可能であるが、隣接するソルダ・バンプへの不注意なショ
ートの可能性を避けるため、これらをリフローさせないことが望ましい。
FIG、3 FIG、4FIG、5 FIG、6
FIG、7
FIG、1θ FIG、11FIG、12
補正書の翻訳文提出書(特許法第184条の7第1項)平成2年9月3日
特許庁長官 植 松 敏 殿
1、特許出願の表示
PCT/[JS89105528
2、発明の名称
高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
3、特許出願人
住 所 アメリカ合衆国イリノイ州シャンバーグ、イースト・アルゴンフィン・
ロード1303名 称 モトローラ・インコーホレーテッド代表者 ラウナー、
ビンセント・ジエイ4、代理人
住 所 東京都港区南麻布3丁目20番1号1990年4月25日
6、添付書類の目録
補正婁の翻訳文 0\ 1通請求の範囲
(1)基板上に厚いレジスト層を適用する段階:前記基板上のソルダ・パッド上
方の前記レジストを選択的に除去して、前記レジスタ内にウェルを設ける段階:
前記ウェル内にのみソルダ・ペイストを適用してソルダ・パッドに接触ざぜる段
階;および
前記ソルダ・ペイストをリフローして前記ソルダ・パッド上にソルダ・バンプを
形成する段階;によって構成されることを特徴とするソルダ・バンプの形成方法
。
(2)ソルダ・バンプを形成した後、残りのレジストを除去する段階によってざ
らに構成されることを特徴とする請求項1記載のソルダ・ハンプの形成方法。
(3)ソルダ・ペーストをスクイージ−で適用することを特徴とする請求項1記
載のソルダ・バンプの形成方法。
(4)ウェルはソルダ・パッドよりも若干大きく形成されることを特徴とする請
求項1記載のソルダ・ハンプの形成方法。
(5)前記レジストの厚さが少なくとも10ミルで必ることを特徴とする請求項
1記載のソルダ・バンプの形成方法。
(6)前記レジストの厚さが約15ミルであることを特徴とする請求項1記載の
ソルダ・バンプの形成方法。
(7)ソルダ・バンプを形成した部材を基板へ取付ける方法であって:
前記部材のソルダ・バンプに対応する金属化パッドを有する基板を設ける段階ニ
レジストの厚い層を基板に適用する段階ニレジストを選択的に除去して基板上の
前記金属化パッドのところにウェルを設ける段階ニ
スクイ−ジーを用いてソルダ・ペーストをウェル内に付着させる段階;
前記ソルダ・バンプがウェル内にくるように前記のソルダ・バンプを形成した部
材を位置づける段階:およびソルダ・ペーストを加熱してリフローさせ、ソルダ
・バンプおよび金属化パッドに接合させる段階;によって構成されることを特徴
とする取付は方法。
融温度以下の溶融温度を有するように選択され;かつ加熱段階の期間中、ソルダ
・ペーストはソルダ・バンプの溶融温度以下の温度に加熱される;
ことを特徴とする請求項7記載の取付は方法。
国際調査報告
Claims (9)
- (1)基板上に厚いレジスト層を適用する段階;前記レジストを選択的に除去し て基板上のソルダ・パッドのところにウェルを設ける段階;およびソルダを適用 してパッド上にソルダ・バンプを形成する段階; によって構成されることを特徴とするソルダ・バンプの形成方法。
- (2)ソルダ・バンプを形成した後、残りのレジストを除去する段階によってさ らに構成されることを特徴とする請求項1記載のソルダ・バンプの形成方法。
- (3)前記のソルダを適用する段階が;ウェル内の基板にソルダ・ペーストを適 用する段階;および ソルダ・ペーストをリフローさせてソルダ・バンプを形成する段階; によって構成される、ところの請求項1記載のソルダ・バンプの形成方法。
- (4)ソルダ・ペーストをスクィージーで適用することを特徴とする請求項3記 載のソルダ・バンプの形成方法。
- (5)ウェルはソルダ・パッドよりも若干大きく形成されることを特徴とする請 求項1記載のソルダ・バンプの形成方法。
- (6)前記レジストの厚さが少なくとも10ミルであることを特徴とする請求項 1記載のソルダ・バンプの形成方法。
- (7)前記レジストの厚さが約15ミルであることを特徴とする請求項1記載の ソルダ・バンプの形成方法。
- (8)ソルダ・バンプを形成した部材を基板へ取付ける方法であって; 前記部材のソルダ.バンプに対応する金属化パッドを有する基板を設ける段階; レジストの厚い層を基板に適用する段階;レジストを選択的に除去して基板上の 前記金属化パッドのところにウェルを設ける段階; ソルダ・ペーストをウェル内に付着させる段階;前記ソルダ・バンプがウェル内 にくるように前記のソルダ・バンプを形成した部材を位置づける段階;およびソ ルダ・ペーストを加熱してリフローさせ、ソルダ・バンプおよび金属化パッドに 接合させる段階;によって構成されることを特徴とする取付け方法。
- (9)前記ソルダ・ペーストは前記ソルダ・バンプの溶融温度以下の溶融温度を 有するように選択され;かつ加熱段階の期間中、ソルダ・ペーストはソルダ・バ ンプの溶融温度以下の温度に加熱される; ことを特徴とする請求項8記載の取付け方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29298889A | 1989-01-03 | 1989-01-03 | |
US292,988 | 1989-01-03 | ||
PCT/US1989/005528 WO1990007792A1 (en) | 1989-01-03 | 1989-12-15 | Method of making high density solder bumps and a substrate socket for high density solder bumps |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03504064A true JPH03504064A (ja) | 1991-09-05 |
Family
ID=23127128
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP90501655A Pending JPH03504064A (ja) | 1989-01-03 | 1989-12-15 | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット |
JP2501655A Expired - Lifetime JPH0666358B2 (ja) | 1989-01-03 | 1989-12-15 | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2501655A Expired - Lifetime JPH0666358B2 (ja) | 1989-01-03 | 1989-12-15 | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0403631B1 (ja) |
JP (2) | JPH03504064A (ja) |
KR (1) | KR940000747B1 (ja) |
AT (1) | ATE126395T1 (ja) |
DE (1) | DE68923790T2 (ja) |
WO (1) | WO1990007792A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
CN106937533A (zh) * | 2014-03-26 | 2017-07-07 | 索尼公司 | 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
ZA915965B (en) * | 1990-07-30 | 1992-04-29 | South Africa Ind Dev Corp | Attaching integrated circuits to circuit boards |
GB2255672B (en) * | 1991-05-10 | 1994-11-30 | Northern Telecom Ltd | Opto-electronic components |
US5261155A (en) * | 1991-08-12 | 1993-11-16 | International Business Machines Corporation | Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders |
US6077725A (en) * | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
US5406701A (en) * | 1992-10-02 | 1995-04-18 | Irvine Sensors Corporation | Fabrication of dense parallel solder bump connections |
DE4310930A1 (de) * | 1993-04-02 | 1994-10-06 | Siemens Ag | Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte |
US5346118A (en) * | 1993-09-28 | 1994-09-13 | At&T Bell Laboratories | Surface mount solder assembly of leadless integrated circuit packages to substrates |
EP0841840A1 (en) * | 1996-11-12 | 1998-05-13 | Hewlett-Packard Company | Method for the manufacture of micro solder bumps on copper pads |
US6023029A (en) * | 1998-03-19 | 2000-02-08 | International Business Machines Corporation | Use of blind vias for soldered interconnections between substrates and printed wiring boards |
JPH11297889A (ja) | 1998-04-16 | 1999-10-29 | Sony Corp | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 |
US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
JP6502337B2 (ja) * | 2013-07-03 | 2019-04-17 | アルダー・バイオファーマシューティカルズ・インコーポレーテッド | 抗cgrp抗体を使用したグルコース代謝の調整 |
DE102021133746A1 (de) * | 2021-12-17 | 2023-06-22 | Endress+Hauser SE+Co. KG | Verfahren zum Verlöten mindestens eines Bauteils mit mindestens einem Trägerelement |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103198A (ja) * | 1981-12-15 | 1983-06-20 | シャープ株式会社 | 電子部品の取付け方法 |
JPS61296729A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 集積回路接続部の形成方法 |
JPS6354738A (ja) * | 1986-06-04 | 1988-03-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | ハンダ付け法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3436818A (en) * | 1965-12-13 | 1969-04-08 | Ibm | Method of fabricating a bonded joint |
US3589000A (en) * | 1969-01-13 | 1971-06-29 | Du Pont | Method for attaching integrated circuit chips to thick film circuitry |
US4032058A (en) * | 1973-06-29 | 1977-06-28 | Ibm Corporation | Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads |
US3986255A (en) * | 1974-11-29 | 1976-10-19 | Itek Corporation | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein |
US4311267A (en) * | 1979-05-04 | 1982-01-19 | Gte Automatic Electric Laboratories, Inc. | Method of screening paste solder onto leaded hybrid substrates |
US4273859A (en) * | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
JPS59136990A (ja) * | 1983-01-26 | 1984-08-06 | オムロン株式会社 | リフロ−半田付け方法 |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
US4739917A (en) * | 1987-01-12 | 1988-04-26 | Ford Motor Company | Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors |
-
1989
- 1989-12-15 EP EP90901355A patent/EP0403631B1/en not_active Expired - Lifetime
- 1989-12-15 WO PCT/US1989/005528 patent/WO1990007792A1/en active IP Right Grant
- 1989-12-15 JP JP90501655A patent/JPH03504064A/ja active Pending
- 1989-12-15 KR KR1019900701936A patent/KR940000747B1/ko not_active IP Right Cessation
- 1989-12-15 AT AT90901355T patent/ATE126395T1/de active
- 1989-12-15 DE DE68923790T patent/DE68923790T2/de not_active Expired - Fee Related
- 1989-12-15 JP JP2501655A patent/JPH0666358B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103198A (ja) * | 1981-12-15 | 1983-06-20 | シャープ株式会社 | 電子部品の取付け方法 |
JPS61296729A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 集積回路接続部の形成方法 |
JPS6354738A (ja) * | 1986-06-04 | 1988-03-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | ハンダ付け法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
US6138348A (en) * | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
CN106937533A (zh) * | 2014-03-26 | 2017-07-07 | 索尼公司 | 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0403631B1 (en) | 1995-08-09 |
JPH0666358B2 (ja) | 1994-08-24 |
KR940000747B1 (ko) | 1994-01-28 |
DE68923790D1 (de) | 1995-09-14 |
KR910700541A (ko) | 1991-03-15 |
ATE126395T1 (de) | 1995-08-15 |
DE68923790T2 (de) | 1996-05-15 |
EP0403631A1 (en) | 1990-12-27 |
EP0403631A4 (en) | 1992-01-02 |
JPH03501611A (ja) | 1991-04-11 |
WO1990007792A1 (en) | 1990-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5024372A (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
JP2596721B2 (ja) | Dca用集積回路チップ製造方法 | |
US9545014B2 (en) | Flip chip interconnect solder mask | |
US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
JP5186550B2 (ja) | 電気的相互接続構造体及びその形成方法 | |
JPH03504064A (ja) | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット | |
EP0942636A2 (en) | Solder bonding printed circuit board | |
JPH09232464A (ja) | Bga接続構造及びその形成方法 | |
JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
KR19980064439A (ko) | 기판에 땜납을 형성하기 위한 방법 및 장치 | |
JP2001044606A (ja) | 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法 | |
JPH06168982A (ja) | フリップチップ実装構造 | |
JPH08340174A (ja) | 半田電極の形成方法 | |
JP3487411B2 (ja) | 突起電極の形成方法 | |
JP2000164774A (ja) | 半導体装置及びその製造方法 | |
JPH05251512A (ja) | エリアテープ上への金属バンプの形成方法 | |
JPH05251505A (ja) | Icチップのエリアテープへの接続方法 | |
JP3337068B2 (ja) | フラックスシートを用いる、電子部品の接合方法 | |
JP4102538B2 (ja) | 電子回路基板補修方法 | |
JPH0883799A (ja) | はんだバンプの形成方法 | |
JPH05121411A (ja) | 電子部品における接続用バンプの形成方法 | |
JP2000208544A (ja) | ベアicチップおよび半導体装置 | |
JP3645444B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH10126047A (ja) | ボールグリッドアレイプリント配線板の半田バンプ形成方法 | |
JPH04246885A (ja) | パッドグリッドアレイパッケージの基板実装方法 |