DE68923790T2 - Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte. - Google Patents

Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte.

Info

Publication number
DE68923790T2
DE68923790T2 DE68923790T DE68923790T DE68923790T2 DE 68923790 T2 DE68923790 T2 DE 68923790T2 DE 68923790 T DE68923790 T DE 68923790T DE 68923790 T DE68923790 T DE 68923790T DE 68923790 T2 DE68923790 T2 DE 68923790T2
Authority
DE
Germany
Prior art keywords
solder
substrate
resist
solder bumps
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923790T
Other languages
English (en)
Other versions
DE68923790D1 (de
Inventor
Leonard Altman
Jill Flaugher
William Mullen
Anthony Suppelsa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE68923790D1 publication Critical patent/DE68923790D1/de
Publication of DE68923790T2 publication Critical patent/DE68923790T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61PSPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
    • A61P3/00Drugs for disorders of the metabolism
    • A61P3/08Drugs for disorders of the metabolism for glucose homeostasis
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61PSPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
    • A61P3/00Drugs for disorders of the metabolism
    • A61P3/08Drugs for disorders of the metabolism for glucose homeostasis
    • A61P3/10Drugs for disorders of the metabolism for glucose homeostasis for hyperglycaemia, e.g. antidiabetics
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07KPEPTIDES
    • C07K14/00Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
    • C07K14/435Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from animals; from humans
    • C07K14/575Hormones
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07KPEPTIDES
    • C07K16/00Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies
    • C07K16/18Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans
    • C07K16/26Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans against hormones ; against hormone releasing or inhibiting factors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61KPREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K38/00Medicinal preparations containing peptides
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10992Using different connection materials, e.g. different solders, for the same connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Diabetes (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Endocrinology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Obesity (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Hematology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Biochemistry (AREA)
  • Biophysics (AREA)
  • Genetics & Genomics (AREA)
  • Molecular Biology (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Emergency Medicine (AREA)
  • Toxicology (AREA)
  • Immunology (AREA)
  • Gastroenterology & Hepatology (AREA)
  • Zoology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Diese Erfindung betrifft Löthöcker im allgemeinen und im besonderen ein Verfahren zur Herstellung von Löthöckern hoher Dichte und eines Sockels auf einem Substrat, der ein mit Löthöckern versehenes Element aufnimmt. Die Verwendung von Löthöckern auf einem Substrat zur Befestigung an einem zweiten Substrat durch einen Reflow-Prozeß ist in der Technik bekannt. Löthöcker sind bei Substraten mit Lötflecken-Gitteranordnung besonders nützlich. Die Nahe oder Dichte der Lötflecken ist bei Verwendung bekannter Verfahren wegen der Probleme bei der Herstellung hochdichter Löthöcker und dem Verhindern, daß die Löthöcker wahren des Reflow-Prozesses zusammenfließen und Lötflecken und Löthöcker kurzschließen, beschränkt. Ein Verfahren zur Herstellung von Löthökkern umfaßt die Anwendung eines Schablonenprozesses, wo eine Schablone über das Substrat gelegt und Lötpaste durch die Schablone hindurch, z.B. mit Hilfe eines Quetschers, auf das Substrat aufgetragen wird. Bei diesem Verfahren wird die Dichte wegen des Zusammenfallens der Lötpaste beim Entfernen der Schablone eingeschränkt.
  • Ein anderes Verfahren umfaßt die Verwendung von Lötkugeln, die auf einem Substrat genau plaziert werden. Die Plazierung von Lötkugeln ist zeitaufwendig und kann Zuverlassigkeitsprobleme aufwerfen. Wenn eine einzige Kugel falsch plaziert wird, wird keine richtige Lötung des Substrats erreicht werden.
  • Ein anderes Konzept ist von Mones et al. in dem U.S. Patent 4,213,859 beschrieben worden, wo ein verbessertes Verfahren zur Bildung erhöhter Ein/Ausgangs-Anschlüsse auf der Oberseite eines Halbleiterchips offenbart wird. Auf dem Chip wird eine Photoresistschicht aufgebracht, und über den ausgewählten Anschlüssen werden geeignete Öffnungen festgelegt. Dann wird eine Schicht aus Lötmittel auf dem ganzen Chip aufgetragen, das die freiliegenden Anschlüsse und das Photoresist bedeckt. Nach dem Schmelzen des Lotes wird das überschüssige Lot auf dem Resist durch Abheben des Resits entfernt.
  • Das Japanische Patent JP-A-136990 und das 'Metals Handbook' neunte Auflage, Band 6, Seiten 1100-1101 beschreiben Anwendungen von Lötpaste bei elektronischen Anwendungen. Diese Verfahren leiden jedoch unter dem Nachteil, daß das auf dem Photoresist abgelagerte überschüssige Lot und das gesamte Photoresist entfernt werden müssen.
  • ZUSAMMENFASSUNG DER ERFINDNNG
  • Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zur Bildung von Löthöckern zur Verfügung gestellt, das die Schritte umfaßt:
  • Auftragen einer dicken Schicht von Resist auf ein Substrat;
  • Bilden von Wannen in dem Resist, indem erste Teile davon über Lötflekken auf dem Substrat selektiv entfernt werden, wodurch zweite Teile des Resists auf dem Substrat belassen werden;
  • Auftragen von Lötpaste nur in den Wannen, um die Lötflecken zu berühren, und
  • Schmelzen der Lötpaste, um Löthöcker auf den Lötflecken zu bilden,
  • wobei die zweiten Teile des Resists während des Schrittes des Schmelzens auf dem Substrat zurückbleiben.
  • Bei einem zweiten Aspekt der Erfindung wird ein Verfahren zum Befestigen eines mit Löthöckern versehenen Elements an einem Substrat zur Verfügung gestellt, das die Schritte umfaßt:
  • Bereitstellen eines Substrats mit metallisierten Flecken, die den Löthöckern des Elements entsprechen;
  • Auftragen einer dicken Schicht von Resist auf das Substrat;
  • selektives Entfernen des Resists, um Wannen bei den metallisierten Flecken auf dem Substrat zu bilden;
  • Ablagern von Lötpaste in den Wannen mit einem Quetscher;
  • Positionieren des Elements, so daß sich die Löthöcker in den Wannen befinden, und
  • Erhitzen der Lötpaste, um zu schmelzen und sich mit den Löthöckern und den metallisierten Flecken zu verbinden.
  • Diese Verfahren zur Herstellung von Löthöckern hoher Dichte erlauben eine dichte Beabstandung der Lötung und eine zuverlässige Methode, um das Lötmittel aufzutragen. Die Verfahren zum Befestigen eines mit Löthöckern versehenen Elements an eimem Substrat stellen ferner einen Sockel zur Selbstausrichtung des mit Löthöckern versehenen Elements zur Verfügung.
  • Bei einem Aspekt der Erfindung wird die Lötpaste so gewählt, daß sie eine niedrigere Schmelztemperatur als die Löthöcker aufweist. Während des Erhitzungsschrittes wird die Lötpaste auf eine Temperatur erhitzt, die niedriger als die Schmelztemperatur der Löthöcker, aber ausreichend hoch ist, um die Lötpaste zu schmelzen und eine metallurgische Verbindung mit sowohl den Löthöckern mit höherer Schmelztemperatur als auch den metallisierten Flecken auf dem Substrat zu bewirken.
  • Eine exemplarische Ausführung der vorliegenden Erfindung wird nun mit Verweis auf die begleitenden Zeichnungen beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Draufsicht einer Anordnung von Substraten mit metallisierten Flecken.
  • Fig. 2 ist eine Draufsicht der Anordnung von Substraten nach dem Auftragen der Lötpaste.
  • Fig. 3 ist eine Schnittansicht eines mit undefiniertem Lötresist bedeckten Substrats.
  • Fig. 4 ist eine Schnittansicht des Substrats von Fig. 3 nach selektiver Abgrenzung und Entfernung des Reslts.
  • Fig. 5 ist eine Schnittansicht des Substrats von Fig. 3 nach dem Auftragen der Lötpaste.
  • Fig. 6 ist eine Schnittansicht des Substrats von Fig. 3 nach dem Schmelzen der Paste.
  • Fig. 7 ist eine Schnittansicht des Substrats von Fig. 3 nach dem Entfernen des übrigen Resists.
  • Fig. 8 ist eine Schnittansicht eines Substrats, das als ein Sockel für ein mit Löthöckern versehenes Element benutzt werden kann, mit einem undefinierten bedeckt Lötresist dargestellt.
  • Fig. 9 ist eine Schnittansicht des Substrats von Fig. 8 nach selektiver Abgrenzung und Entfernung des Resits.
  • Fig. 10 ist eine Schnittansicht des Substrats von Fig. 8 nach dem Auftragen der Lötpaste.
  • Fig. 11 ist eine Schnittansicht des Substrats von Fig. 8, die das Pc- sitlonlerte mit Höckern versehene Element zeigt.
  • Fig. 12 ist eine Schnittansicht des Substrats von Fig. 8 nach dem Schmelzen der Lötpaste.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG
  • Fig. 1 zeigt ein Substrat 10, das fünfzehn Fleckengltter-Anordnungen 11 auf einem einzigen Substrat umfaßt. Jede Anordnung 11 umfaßt eine Mehrzahl von metallisierten Flecken 12, die in einer Matrix angeordnet sind. Um die Peripherie jeder Fleckengitter-Anordnung 11 herum befindet sich eine Mehrzahl von Seitenflecken 13 und Eckflecken 14. Das Substrat 10 kann jedes gewünschte Material, z.B. Keramik, sein. Die einzelnen Fleckengitter-Anordnungen können, wenn sie getrennt werden, für elektronische Bauteile, z.B. IC-Chip Carrier, verwendet werden.
  • Fig. 2 zeigt das Substrat 10 nach dem Auftragen von fotodefinierbarem Lötresist, das belichtet und entwickelt worden ist, um Bereiche um die metallisierten Flecken 12, 13 und 14 herum zu bilden, die etwas größer als die Fläche der metallisierten Flecken sind. Diese Bereiche sind mit Lötpaste 16 gefüllt worden, wie unten erörtert wird.
  • Fig. 3 zeigt ein Substrat 20, wo zur Klarheit nur zwei metallislerte Flecken 21 dargestellt sind, die eine dünne Schicht von Lot enthalten können. Das Substrat 20 kann jedes gewünschte Muster von metallislerten Flecken 21 umfassen, die eine dünne Schicht von Lot enthalten können. Auf das Substrat 20 wird eine dicke Schicht von fotodefinierbarem Lötresist 22 aufgetragen. Das Resist 22 ist vorzugsweise wenigstens 0.254 mm (10 mil) dick und vorzugsweise 0.38 mm (15 mil) dick. Ein geeignetes fotodefinierbares Lötresist wird von Armstrong World Industries of Lancaster, Pennsylvania hergestellt und unter den Handelsnamen FANTON 106, 306, 310 oder 363 verkauft. Das Resist 22 wird dann mit ultravioletter Strahlung durch eine Masterschablone belichtet, die die Bereiche über den metallisierten Flecken 21 definiert und einen Bereich größer als die metallisierten Flecken 21 definieren kann, indem das Resist lichtempfindlich gemacht wird, um dann das selektive Entfernen des Resists zu erlauben.
  • Das selektive Entfernen des Resists 22 bildet Wannen 23, wie in Fig. 4 gezeigt. Dann wird die Lötpaste 24 direkt auf das Substrat 20 mit z.B. einem Quetscher aufgetragen. Das übrige Resist 22 wirkt im wesentlichen als eine Schablone, die die Lötpaste 24 in den Wannen 23 fängt, wie in Fig. 5 gezeigt. Die Größe der Wannen 23 wird so gewählt, daß eine geeignete Menge von Lötpaste 24 in jeder Wanne gefangen wird. Die Lötpaste 24 wird dann erhitzt, um das Lot zu schmelzen und die in Fig. 6 gezeigten Löthöcker 25 zu bilden. Die Höhe der Löthöcker 25 wird durch die Zusammensetzung der Lötpaste 24, die Fläche des metallisierten Fleckens 21 und durch die Abmessungen der Wanne 23 bestimmt. Wo höhere Löthöcker gewünscht werden, können größere Wannen 23 bereitgestellt werden, so daß mehr Lötpaste 24 zum Schmelzen zur Verfügung steht. Die Lötpaste 24, wenn geschmolzen, benetzt die metallisierten Flecken 21 und haftet daran. Nach dem Schmelzvorgang kann das übrige Lötresist 22 von dem Substrat 20 abgestreift oder entfernt werden, um das endgültige mit Löthöckern versehene Substrat zur Verfügung zu stellen, wie in Fig. 7 gezeigt.
  • Ein ähnliches Verfahren kann benutzt werden, um ein Gegensubstrat zum Befestigen eines mit Löthöckern versehenen Substrats herzustellen. Das Substrat 30 von Fig. 8 stellt ein selbstbefestigendes Substrat zur Verfügung. Das Substrat 30 kann Keramik, Polyimid, eine gedruckte Leiterplatte oder ein anderes Substrat sein. Das Substrat 30 umfaßt metallisierte Flecken 31 mit einem Muster, das dem des mit Löthöckern versehenen Substrats entspricht, mit dem es verbunden wird, z.B. dem von Fig. 7.
  • Ein fotodefinierbares Lötresist 32 (das das gleiche wie das Resist 22 sein kann) wird auf das Substrat 30 aufgetragen und abgegrenzt, um in dem Fotoresist 32 Wannen 33 zu definieren, wie in Fig. 9 gezeigt. Die Lötpaste 34 wird direkt, z.B. mit einem Quetscher, aufgetragen um die Wannen 33 zu füllen, wie in Fig. 10 gezeigt. Ein mit Löthöckern versehenes Element 36 mit Löthöckern 37, das das mit Löthöckern versehene Substrat 20 von Fig. 7 sein kann, wird über dem Substrat 30 plaziert, so daß sich seine Löthöcker 37 in die Lötpaste 34 setzen. Die Wannen 33 sind vorzugsweise etwa 0.254 mm (10 mil) (0.01 Zoll) hoch und liefern die Selbstausrichtung oder -befestigung des mit Löthöckern versehenen Elements 36. Die Löthöcker 37 neigen dazu, sich unter der Schwerkraft in die Lötpaste 34 zu setzen. Die Baugruppe wird dann erhitzt, um die Lötpaste 34 zu schmelzen, die sich mit den Löthöckern 37 verbindet und das Element 36 und das Substrat 30 miteinander verbindet. Eine sich ergebende Lötverbindung wird als Lötung 38 in Fig. 12 veranschaulicht.
  • Die Lötpaste 34 wird vorzugsweise so gewählt, daß ihre Schmelztemperatur niedriger als die des Lotes der Löthöcker 31 ist. Durch Erhitzen der Lötpaste 34 auf eine Temperatur, die ausreicht, um sie fließend zu machen, aber niedriger als die Schmelztemperatur der Löthöcker 37 ist, wird die Lötpaste 37 zu den metallisierten Flecken 31 und den Löthöckern 37 fließen und sie benetzen, um mit den Löthöckern 37 zu verschmelzen. Während die Löthöcker 37 fließend gemacht werden können, ist es erwünscht, sie nicht zum Fließen zu bringen, um die Möglichkeit des versehentlichen Kurzschließens von angrenzenden Löthöckern zu vermeiden.

Claims (8)

1. Verfahren zur Bildung von Löthöckern, das die Schritte umfaßt:
Auftragen einer dicken Schicht von Resist (19) auf ein Substrat (20);
Bilden von Wannen (23) in dem Resist, indem erste Teile davon über Lötflecken (21) auf dem Substrat selektiv entfernt werden, wodurch zweite Teile (22) des Resists auf dem Substrat belassen werden;
Auftragen von Lötpaste (24) nur in den Wannen (23), um die Lötflecken (21) zu berühren, und
Schmelzen der Lötpaste (24), um Löthöcker (25) auf den Lötflecken zu bilden,
wobei die zweiten Teile (22) des Resists während des Schrittes des Schmelzens auf dem Substrat (20) zurückbleiben.
2. Verfahren zur Bildung von Löthöckern nach Anspruch 1, das den weiteren Schritt des Entfernens des übrigen Resists (22) nach dem Bilden der Löthöcker (25) umfaßt.
3. Verfahren zur Bildung von Löthöckern nach Anspruch 1 oder 2, bei dem die Lötpaste (24) mit einem Quetscher auf das Substrat (20) aufgetragen wird.
4. Verfahren zur Bildung von Löthöckern nach Anspruch 1, 2 oder 3, bei dem die Wannen (23) so gebildet werden, daß sie etwas größer als die Lötflecken (21) sind.
5. Verfahren zur Bildung von Löthöckern nach einem der vorangehenden Ansprüche, bei dem die zweiten Teile des Resists (22) dauernd auf dem Substrat (20) verbleiben.
6. Verfahren zur Bildung von Löthöckern nach einem der vorangehenden Ansprüche, bei dem die Schicht von Resist (19) etwa 0.4 mm dick ist.
7. Verfahren zum Befestigen eines mit Löthöckern versehenen Elements an einem Substrat, das die Schritte umfaßt:
Bereitstellen eines Substrats (30) mit metallisierten Flecken (31), die den Löthöckern (31) des Elements (36) entsprechen;
Auftragen einer dicken Schicht von Resist (32) auf das Substrat;
selektives Entfernen des Resists, um Wannen (33) an den metallisierten Flecken auf dem Substrat zu bilden;
Ablagern von Lötpaste (34) in den Wannen mit einem Quetscher;
Positionieren des Elements, so daß sich die Löthöcker in den Wannen befinden, und
Erhitzen der Lötpaste, um zu schmelzen und sich mit den Löthöckern und den metallisierten Flecken zu verbinden.
8. Verfahren zum Befestigen eines mit Löthöckern versehenen Elements an einem Substrat nach Anspruch 1, bei dem:
die Lötpaste (34) so gewählt wird, daß sie eine niedrigere Schmelztemperatur als die Löthöcker (31) aufweist, und
während des Erhitzungschrittes die Lötpaste auf eine Temperatur erhitzt wird, die niedriger als Schmelztemperatur der Löthöcker ist.
DE68923790T 1989-01-03 1989-12-15 Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte. Expired - Fee Related DE68923790T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29298889A 1989-01-03 1989-01-03
PCT/US1989/005528 WO1990007792A1 (en) 1989-01-03 1989-12-15 Method of making high density solder bumps and a substrate socket for high density solder bumps

Publications (2)

Publication Number Publication Date
DE68923790D1 DE68923790D1 (de) 1995-09-14
DE68923790T2 true DE68923790T2 (de) 1996-05-15

Family

ID=23127128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923790T Expired - Fee Related DE68923790T2 (de) 1989-01-03 1989-12-15 Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte.

Country Status (6)

Country Link
EP (1) EP0403631B1 (de)
JP (2) JPH0666358B2 (de)
KR (1) KR940000747B1 (de)
AT (1) ATE126395T1 (de)
DE (1) DE68923790T2 (de)
WO (1) WO1990007792A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
ZA915965B (en) * 1990-07-30 1992-04-29 South Africa Ind Dev Corp Attaching integrated circuits to circuit boards
GB2255672B (en) * 1991-05-10 1994-11-30 Northern Telecom Ltd Opto-electronic components
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
DE4310930A1 (de) * 1993-04-02 1994-10-06 Siemens Ag Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
EP0841840A1 (de) * 1996-11-12 1998-05-13 Hewlett-Packard Company Verfahren zur Herstellung von Mikrolöthöckern auf Kupferkontaktflächen
US6023029A (en) * 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
JPH11297889A (ja) 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
EP3016684B1 (de) * 2013-07-03 2022-02-23 H. Lundbeck A/S Regulierung des glucosestoffwechsels mit anti-cgrp-antikörpern
JP6152816B2 (ja) * 2014-03-26 2017-06-28 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
DE102021133746A1 (de) * 2021-12-17 2023-06-22 Endress+Hauser SE+Co. KG Verfahren zum Verlöten mindestens eines Bauteils mit mindestens einem Trägerelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3589000A (en) * 1969-01-13 1971-06-29 Du Pont Method for attaching integrated circuit chips to thick film circuitry
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US4311267A (en) * 1979-05-04 1982-01-19 Gte Automatic Electric Laboratories, Inc. Method of screening paste solder onto leaded hybrid substrates
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS58103198A (ja) * 1981-12-15 1983-06-20 シャープ株式会社 電子部品の取付け方法
JPS59136990A (ja) * 1983-01-26 1984-08-06 オムロン株式会社 リフロ−半田付け方法
JPS61296729A (ja) * 1985-06-26 1986-12-27 Fujitsu Ltd 集積回路接続部の形成方法
US4763829A (en) * 1986-06-04 1988-08-16 American Telephone And Telegraph Company, At&T Bell Laboratories Soldering of electronic components
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4739917A (en) * 1987-01-12 1988-04-26 Ford Motor Company Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors

Also Published As

Publication number Publication date
JPH0666358B2 (ja) 1994-08-24
ATE126395T1 (de) 1995-08-15
WO1990007792A1 (en) 1990-07-12
JPH03504064A (ja) 1991-09-05
EP0403631B1 (de) 1995-08-09
EP0403631A4 (en) 1992-01-02
JPH03501611A (ja) 1991-04-11
EP0403631A1 (de) 1990-12-27
KR910700541A (ko) 1991-03-15
DE68923790D1 (de) 1995-09-14
KR940000747B1 (ko) 1994-01-28

Similar Documents

Publication Publication Date Title
DE68923790T2 (de) Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte.
DE69309197T2 (de) Methode und Apparat zur Montage von Multichip-Modulen
US5024372A (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
DE69414753T2 (de) Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
DE10110453A1 (de) Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE68908341T2 (de) Verfahren zum Montieren eines elektronischen Bausteins und diesen verwendende Speicherkarte.
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE69833401T2 (de) Oberflächenmontierte Anordnung von elektronischen Bauteilen
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee