DE10295972B4 - Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung - Google Patents

Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE10295972B4
DE10295972B4 DE10295972T DE10295972T DE10295972B4 DE 10295972 B4 DE10295972 B4 DE 10295972B4 DE 10295972 T DE10295972 T DE 10295972T DE 10295972 T DE10295972 T DE 10295972T DE 10295972 B4 DE10295972 B4 DE 10295972B4
Authority
DE
Germany
Prior art keywords
substrate
solder
semiconductor device
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10295972T
Other languages
English (en)
Other versions
DE10295972T5 (de
Inventor
Rajeev Joshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10295972T5 publication Critical patent/DE10295972T5/de
Application granted granted Critical
Publication of DE10295972B4 publication Critical patent/DE10295972B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Halbleiteranordnung mit:
einem Substrat (12), welches eine Basisschicht (20), eine Metallschicht (21) und eine Isolierschicht (22) zwischen der Basisschicht (20) und der Metallschicht (21) aufweist;
einem Plättchen (11), welches eine erste Oberfläche umfassend einen Drain aufweist und eine zweite Oberfläche entgegengesetzt zu der ersten Oberfläche aufweist, welche mit der Metallschicht (21) des Substrats (12) verbunden ist, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst; und
mehreren mit dem Substrat (12) benachbart zum Plättchen (11) verbundenen Lötkugeln (13), wobei die Lötkugeln (13) nach Verbinden der Halbleiteranordnung mit einer gedruckten Schaltkreisplatine im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens (11) angeordnet sind,
wobei zum Bereitstellen einer Drain-Verbindung die erste Oberfläche des Plättchens (11) über ein Lötlot mit der gedruckten Schaltkreisplatine verbunden ist,
wobei der Gate-Bereich des Plättchens über mindestens eine Lötkugel in einem Gate-Bereich (14) des Substrats (12) mit der gedruckten Schaltkreisplatine verbunden ist und...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Packung für eine Halbleiteranordnung und insbesondere eine Packung für eine Halbleiteranordnung, die einen geformten Körper nicht erfordert. Derartige Packungen sind beispielsweise aus der US 5 777 386 A , der EP 0 966 038 A2 und aus IBM Technical Disclosure Bulletin 01 Dezember 1993, US Vol. 36, No. 12, Seiten 463–464 bekannt geworden.
  • 2. Beschreibung des Standes der Technik
  • Halbleiteranordnungen, insbesondere MOSFET-Anordnungen, erfordern im Allgemeinen einen sehr niedrigen Packungswiderstand (RDSon) mit guten thermischen Eigenschaften. Es ist ebenfalls im Allgemeinen wünschenswert, einfache, schnelle und effiziente Verfahren zum Aufbau von Packungen aus Halbleiteranordnungen vorzusehen. Somit sind zahlreiche Packungskonzepte und -verfahren im Stand der Technik entwickelt worden.
  • Ein Beispiel eines solchen Packungskonzeptes besteht aus einer Kugelgitteranordnung (BGA) (ball grid array). Ein solches Konzept umfasst eine Anordnung aus Source-, Gate- und Drain-Lötkugeln, die direkt mit der gedruckten Schaltkreisplatine (PCB) verbunden sind. Dies erfordert ein mit Perlen versehenes Plättchen (bumped die), und ein Leitungsrahmen (leadframe) wird verwendet, um den Drain-Kontakt zu erleichtern. Ein anderes Packungskonzept wird gemeinhin als „Flip Chip in Leaded Molded Package (FLMP)” bezeichnet, welche eine geformte, an ihrer Oberfläche mit Leitungen versehene Befestigungspackung (molded leaded surface mount package) aufweist, wo ein mit Perlen versehenes Plättchen mit Gate- und Source-Anschlüssen des Rahmens verbunden ist. Der Drain-Anschluss, der sich auf der Rückseite des Plättchens befindet, wird von der Formkomponente oder dem Körper freigelegt und mit der gedruckten Schaltkreisplatine über einen Lötlotrückfluss während eines Standard-Platinenbestückungsprozesses verbunden. Andere Packungsherstellungskonzepte verwenden eine Kupferriemen-(copper straps) und/oder Drahtverbindungs-(wire bonding)Technologie.
  • Diese herkömmlichen Konzepte bestehen aus verschiedenen Komponenten und können zu komplizierten Herstellungsverfahren (zum Aufbau von Packungen) führen.
  • ABRISS DER ERFINDUNG
  • Die vorliegende Erfindung stellt eine Halbleiteranordnung zur Verfügung, mit einem Substrat, welches eine Basisschicht, eine Metallschicht und eine Isolierschicht zwischen der Basisschicht und der Metallschicht aufweist, einem Plättchen, welches eine erste Oberfläche umfassend einen Drain aufweist und eine zweite Oberfläche entgegengesetzt zu der ersten Oberfläche aufweist, welche mit der Metallschicht des Substrats verbunden ist, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst. Mehrere Lötkugeln sind ebenfalls mit dem Substrat benachbart zum Plättchen verbunden. Die Lötkugeln sind nach Verbinden der Halbleiteranordnung mit einer gedruckten Schaltkreisplatine im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens angeordnet, wobei zum Bereitstellen einer Drain-Verbindung die erste Oberfläche des Plättchens über ein Lötlot mit der gedruckten Schaltkreisplatine verbunden ist, wobei der Gate-Bereich des Plättchens über mindestens eine Lötkugel in einem Gate-Bereich des Substrats mit der gedruckten Schaltkreisplatine verbunden ist und wobei der Source-Bereich des Plättchens mittels mindestens einer weiteren Lötkugel über das Substrat mit der gedruckten Schaltkreisplatine verbunden ist.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist die Basisschicht ein metallisiertes Muster auf und weist die Metallschicht ein anderes metallisiertes Muster auf oder dient zur Wärmeverteilung.
  • Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur Herstellung einer Packung einer Halbleiteranordnung zur Verfügung, welches die Schritte aufweist, ein Substrat, welches eine Basisschicht, eine Metallschicht und eine Isolierschicht zwischen der Basisschicht und der Metallschicht aufweist, zur Verfügung zu stellen, ein Plättchen aufweisend eine erste Oberfläche, welche einen Drain umfasst, und eine zweite Oberfläche entgegengesetzt zur ersten Oberfläche, welche mit der Metallschicht des Substrats verbunden wird, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst, zur Verfügung zu stellen, Lötlot auf dem Substrat und/oder dem Plättchen anzuordnen, das Plättchen auf das Substrat aufzubringen, die Lötkugeln auf dem Substrat benachbart zu der zweiten Oberfläche des Plättchens anzuordnen, so dass die Lötkugeln zum Bereitstellen von Verbindungen zwischen der Halbleiteranordnung und einer Schaltkreisplatine positioniert sind, um im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens zu sein, die erste Oberfläche des Plättchens mit der gedruckten Schaltkreisplatine über ein Lötlot zum Bereitstellen einer Drain-Verbindung zu verbinden, den Gate-Bereich des Plättchens über mindestens eine Lötkugel in einem Gate-Bereich des Substrats mit der gedruckten Schaltkreisplatine zu verbinden und den Source-Bereich des Plättchens mittels mindestens einer weiteren Lötkugel über das Substrat mit der gedruckten Schaltkreisplatine zu verbinden.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden beim Lesen und Verstehen der detaillierten Beschreibung der bevorzugten Ausführungsbeispiele deutlich, die nachfolgend beschrieben werden, und zwar unter Bezugnahme auf die Zeichnungen, in denen gleiche Bezugszeichen gleiche Elemente repräsentieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht auf eine Halbleiteranordnung gemäß der vorliegenden Erfindung;
  • 2 ist eine entlang der Linie A-A geschnittene Seitenansicht der in 1 gezeigten Halbleiteranordnung;
  • 3 ist eine Draufsicht auf eine andere Halbleiteranordnung gemäß der vorliegenden Erfindung;
  • 4 ist eine entlang der Linie B-B geschnittene Seitenansicht der in 3 gezeigten Halbleiteranordnung; und
  • 5 ist eine geschnittene Seitenansicht einer alternativen Ausführung gemäß der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • 1 zeigt eine MOSFET-Halbleiteranordnung 10, die ein Plättchen 11, ein Substrat 12 und Lötkugeln 13 aufweist. Das Substrat weist einen Gate-Bereich 14 auf.
  • Wie 2 zu entnehmen ist, weist das Substrat vorzugsweise eine Basisschicht 20 und eine obere Metallschicht 21 auf. Die Basisschicht und die obere Metallschicht sind getrennt durch eine Isolierschicht 22, vorzugsweise isolierendes Epoxy, das die beiden Schichten miteinander verbindet. Das Basismaterial weist vorzugsweise ein metallisiertes Muster auf, während die obere Metallschicht vorzugsweise ein anderes metallisiertes Muster aufweist. Die Metallschicht kann ebenfalls zur Wärmeverteilung dienen.
  • Das Plättchen ist vorzugsweise über eine Hochtemperaturlötpaste mit dem Substrat verbunden, kann aber auch über ein anderes im Stand der Technik bekanntes geeignetes leitendes Verbindungsmaterial verbunden sein. Die Lötkugeln sind benachbart zum Plättchen an gegenüberliegenden Seiten des Plättchens angeordnet, wobei mindestens eine Lötkugel im Gate-Bereich des Substrats angeordnet ist.
  • Bei Benutzung wird somit die Halbleiteranordnung auf einer gedruckten Schaltkreisplatine angeordnet und die Oberfläche des Plättchens direkt mit der gedruckten Schaltkreisplatine über eine Lötpaste oder ein geeignetes elektrisch leitendes Verbindungsmaterial verbunden und dient somit als Drain-Verbindung. Die Oberfläche des mit dem Substrat verbundenen Plättchens weist den Gate-Bereich und den Source-Bereich des Plättchens auf. Somit dient die Lötkugel im Gate-Bereich des Substrates dazu, den Gate-Bereich des Plättchens mit der gedruckten Schaltkreisplatine zu verbinden, während die übrigen Lötkugeln den Source-Bereich des Plättchens über das Substrat mit der gedruckten Schaltkreisplatine verbinden. Dementsprechend wird der Gate-Bereich des Substrats vom übrigen Abschnitt des Substrats elektrisch isoliert.
  • Ein Verfahren zur Herstellung oder zum Aufbau einer Packung einer solchen Halbleiteranordnung umfasst die Schritte, die Lötpaste auf dem Substrat oder dem Plättchen aufzutragen und das Plättchen am Substrat mit einem Flip-Chip-Verfahren zu befestigen. Lötkugeln werden anschließend auf dem Substrat benachbart zum Plättchen angeordnet. Vorzugsweise wird diese Kombination dann getestet. Die Halbleiteranordnung wird anschließend getrimmt bzw. vollendet und nochmals getestet.
  • Die Lötkugeln werden auf einer solchen Höhe angeordnet, dass bei Verbindung der Halbleiteranordnung mit einer gedruckten Schaltkreisplatine die Lötkugeln im Wesentlichen koplanar zur Drain-Oberfläche des Plättchens liegen, wodurch die Halbleiteranordnung in gleicher Höhe wie die gedruckte Schaltkreisplatine liegt.
  • In einer alternativen Ausführung werden die Lötkugeln nicht auf der Halbleiteranordnung, sondern auf der gedruckten Schaltkreisplatine angeordnet und wird anschließend die Halbleiteranordnung mit dieser verbunden.
  • In 3 ist eine alternative Ausführung der Halbleiteranordnung gemäß der vorliegenden Erfindung dargestellt. Bei dieser Ausführung weist das Substrat metallisiertes Keramikmaterial auf. Beispiele von Materialen für das Substrat umfassen ein isoliertes Metallsubstrat.
  • Bei einer solchen Ausführung dient die freigelegte Oberfläche des Plättchens als Drain-Verbindung mit der gedruckten Schaltkreisplatine, während die Lötkugeln als Gate- und Source-Verbindungen mit der gedruckten Schaltkreisplatine dienen.
  • Die in den 3 und 4 dargestellte Anordnung wird ähnlich wie in der zuvor unter Bezugnahme auf die in den 1 und 2 dargestellte Halbleiteranordnung beschriebenen Weise hergestellt.
  • Demnach stellt die vorliegende Erfindung eine Halbleiteranordnung zur Verfügung, die eine verbesserte Wärmeverteilung der Anordnung vorsieht, da die Rückseite des Plättchens direkt an die gedruckte Schaltkreisplatine angelötet ist und die Source und das Gate des MOSFET an ein Substrat angelötet sind, und zwar vorzugsweise mit Hilfe einer Hochtemperaturlötpaste. Somit braucht das Plättchen nicht aus einem mit Perlen versehenem Plättchen (bumped die) zu bestehen, sondern benötigt eine lötbare obere Metallfläche beispielsweise aus autokatalytischem Nickel (oder elektrolytischem Nickel) mit einer goldenen Außenschicht. Außerdem wird der Herstellungsprozess beträchtlich vereinfacht, da er keine formfaktorbestimmten Verfahren wie Drahtbonding, Gießformen, Gratentfernen, Trimmen und Formen sowie Plattieren umfasst. Außerdem ist die Abdruck- bzw. Auflagefläche nun für die Halbleiteranordnung veränderbar, da die Lötkugeln während des Designprozesses veränderbar sind.
  • Wie 5 entnommen werden kann, ermöglicht die vorliegende Erfindung ebenfalls eine einfache Kombination von zwei oder mehreren Plättchen 11a, b in einem hochverdichteten Packungsschema (ein oder mehrere Plättchen an jeder Seite des Substrats 12). Dabei kann ein einfaches Verfahren zur hochverdichteten Integration ohne Verwendung von herkömmlichen Verfahren zur Herstellung einer an der Oberfläche befestigten Packung erzielt werden, und dies ist ein formfaktorunabhängig von Schritten wie Gießformen, Gratentfernen, Trimmen und Formen. Das Substrat weist zwei Schichten aus metallisiertem Keramikmaterial auf, die über eine Isolierschicht getrennt oder auf sonstige Weise elektrisch voneinander isoliert sind. Somit bestimmt die Anordnung der Lötkugeln die Source- und Gate-Verbindungen jedes Plättchens. Falls es gewünscht ist, den Drain-Bereich des Plättchens 11b mit der gedruckten Schaltkreisplatine zu verbinden, können bekannte Techniken wie beispielsweise Drahtbonding verwendet werden.
  • Obwohl die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden ist, sei angemerkt, dass es beabsichtigt ist, sämtliche Modifikationen und Äquivalente innerhalb des Schutzumfanges der beiliegenden Ansprüche abzudecken.

Claims (10)

  1. Halbleiteranordnung mit: einem Substrat (12), welches eine Basisschicht (20), eine Metallschicht (21) und eine Isolierschicht (22) zwischen der Basisschicht (20) und der Metallschicht (21) aufweist; einem Plättchen (11), welches eine erste Oberfläche umfassend einen Drain aufweist und eine zweite Oberfläche entgegengesetzt zu der ersten Oberfläche aufweist, welche mit der Metallschicht (21) des Substrats (12) verbunden ist, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst; und mehreren mit dem Substrat (12) benachbart zum Plättchen (11) verbundenen Lötkugeln (13), wobei die Lötkugeln (13) nach Verbinden der Halbleiteranordnung mit einer gedruckten Schaltkreisplatine im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens (11) angeordnet sind, wobei zum Bereitstellen einer Drain-Verbindung die erste Oberfläche des Plättchens (11) über ein Lötlot mit der gedruckten Schaltkreisplatine verbunden ist, wobei der Gate-Bereich des Plättchens über mindestens eine Lötkugel in einem Gate-Bereich (14) des Substrats (12) mit der gedruckten Schaltkreisplatine verbunden ist und wobei der Source-Bereich des Plättchens mittels mindestens einer weiteren Lötkugel über das Substrat (12) mit der gedruckten Schaltkreisplatine verbunden ist.
  2. Halbleiteranordnung nach Anspruch 1, bei welcher die Basisschicht (20) ein metallisiertes Muster und die Metallschicht ein zweites metallisiertes Muster aufweist.
  3. Verfahren zur Herstellung einer Packung einer Halbleiteranordnung, mit den Schritten: ein Substrat (12), welches eine Basisschicht (20), eine Metallschicht (21) und eine Isolierschicht (22) zwischen der Basisschicht (20) und der Metallschicht (21) aufweist, zur Verfügung zu stellen; ein Plättchen (11) aufweisend eine erste Oberfläche, welche einen Drain umfasst, und eine zweite Oberfläche entgegengesetzt zur ersten Oberfläche, welche mit der Metallschicht (21) des Substrats (12) verbunden wird, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst, zur Verfügung zu stellen; Lötlot auf dem Substrat (12) und/oder dem Plättchen (11) anzuordnen; das Plättchen (11) auf das Substrat (12) aufzubringen; die Lötkugeln (13) auf dem Substrat (12) benachbart zu der zweiten Oberfläche des Plättchens anzuordnen, so dass die Lötkugeln zum Bereitstellen von Verbindungen zwischen der Halbleiteranordnung und einer Schaltkreisplatine positioniert sind, um im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens zu sein, die erste Oberfläche des Plättchens (11) mit der gedruckten Schaltkreisplatine über ein Lötlot zum Bereitstellen einer Drain-Verbindung zu verbinden, den Gate-Bereich des Plättchens über mindestens eine Lötkugel in einem Gate-Bereich (14) des Substrats (12) mit der gedruckten Schaltkreisplatine zu verbinden und den Source-Bereich des Plättchens mittels mindestens einer weiteren Lötkugel über das Substrat (12) mit der gedruckten Schaltkreisplatine zu verbinden.
  4. Verfahren nach Anspruch 3, mit den weiteren Schritten: die Kombination aus Plättchen (11), Substrat (12) und Lötkugeln (13) zu testen; das Substrat (12) zu trimmen bzw. fertigzustellen; und die Kombination aus Plättchen (11), Substrat (12) und Lötkugeln (13) erneut zu testen.
  5. Verfahren nach Anspruch 3, ferner mit den Schritten, ein zweites Plättchen (11a) zur Verfügung zu stellen, Lötlot auf dem Substrat (12'') oder dem zweiten Plättchen (11a) anzuordnen und das zweite Plättchen (11a) mit dem Substrat (12'') zu verbinden.
  6. Halbleiteranordnung nach Anspruch 1, mit einem zweiten Plättchen (11a), das an einer Fläche gegenüber einer Fläche, mit der das erste Plättchen (11b) verbunden ist, mit dem Substrat (12'') verbunden ist.
  7. Verfahren zur Herstellung einer Packung einer Halbleiteranordnung, mit den Schritten: ein Substrat (12), welches eine Basisschicht (20), eine Metallschicht (21) und eine Isolierschicht (22) zwischen der Basisschicht (20) und der Metallschicht (21) aufweist, zur Verfügung zu stellen; ein Plättchen (11) zur Verfügung zu stellen, aufweisend eine erste Oberfläche, welche einen Drain umfasst, und aufweisend eine zweite Oberfläche entgegengesetzt zur ersten Oberfläche, welche mit der Metallschicht (21) des Substrats (12) verbunden wird, wobei die zweite Oberfläche Source- und Gate-Bereiche umfasst; gleichzeitig die erste Oberfläche des Plättchens (11) mittels Lötlot mit einer gedruckten Schaltkreisplatine zum Bereitstellen einer Drain-Verbindung zu verbinden und Lötkugeln (13) auf dem Substrat (12) benachbart zu der zweiten Oberfläche des Plättchens (11) anzuordnen, wobei die Lötkugeln (13) positioniert werden, um im Wesentlichen koplanar zu der ersten Oberfläche des Plättchens (11) zu sein, um Verbindungen zwischen dem Gate-Bereich des Plättchens (11) und der gedruckten Schaltkreisplatine sowie zwischen dem Source-Bereich und der gedruckten Schaltkreisplatine bereitzustellen; und das Lötlot und die Lötkugeln zurückfließen zu lassen.
  8. Halbleiteranordnung nach Anspruch 1, wobei die Halbleiteranordnung frei von Unterfüllmaterial im Bereich einer Peripherie des Plättchens (11) ist.
  9. Verfahren nach Anspruch 3, wobei eine Peripherie des Plättchens (11) in der Halbleiteranordnung frei von Unterfüllmaterial gehalten wird.
  10. Verfahren nach Anspruch 7, wobei die Halbleiteranordnung frei von Unterfüllmaterial im Bereich einer Peripherie des Plättchens (11) ist.
DE10295972T 2001-02-01 2002-01-17 Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung Expired - Fee Related DE10295972B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/776,341 US6469384B2 (en) 2001-02-01 2001-02-01 Unmolded package for a semiconductor device
US09/776,341 2001-02-01
PCT/US2002/001686 WO2002061832A1 (en) 2001-02-01 2002-01-17 Unmolded package for a semiconductor device

Publications (2)

Publication Number Publication Date
DE10295972T5 DE10295972T5 (de) 2004-04-15
DE10295972B4 true DE10295972B4 (de) 2013-05-16

Family

ID=25107113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10295972T Expired - Fee Related DE10295972B4 (de) 2001-02-01 2002-01-17 Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung

Country Status (6)

Country Link
US (4) US6469384B2 (de)
JP (2) JP4729244B2 (de)
CN (2) CN100352047C (de)
DE (1) DE10295972B4 (de)
TW (1) TW535243B (de)
WO (1) WO2002061832A1 (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6753605B2 (en) * 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
WO2003079407A2 (en) 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
TW560023B (en) * 2002-06-20 2003-11-01 Advanced Semiconductor Eng Semiconductor device and method for manufacturing a semiconductor package
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6873043B2 (en) * 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
AT504250A2 (de) 2005-06-30 2008-04-15 Fairchild Semiconductor Halbleiterchip-packung und verfahren zur herstellung derselben
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7345499B2 (en) * 2006-01-13 2008-03-18 Dell Products L.P. Method of Kelvin current sense in a semiconductor package
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090256245A1 (en) * 2008-04-14 2009-10-15 Yong Liu Stacked Micro-Module Packages, Systems Using the Same, and Methods of Making the Same
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
US7745244B2 (en) 2008-06-23 2010-06-29 Fairchild Semiconductor Corporation Pin substrate and package
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US20100289129A1 (en) * 2009-05-14 2010-11-18 Satya Chinnusamy Copper plate bonding for high performance semiconductor packaging
US8222078B2 (en) 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
US8362606B2 (en) 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US8803297B2 (en) 2012-08-10 2014-08-12 Infineon Technologies Ag Semiconductor device including a stress relief layer and method of manufacturing
DE102014204722A1 (de) * 2014-03-14 2015-09-17 Robert Bosch Gmbh Elektronisches Modul sowie Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
CN105118817B (zh) * 2015-09-10 2017-09-19 江阴长电先进封装有限公司 一种低成本的硅基模块的封装结构及其封装方法
US11862983B1 (en) 2019-03-28 2024-01-02 Roger W. Graham Earth energy systems and devices
US11393743B2 (en) 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777386A (en) * 1995-08-23 1998-07-07 Shinko Electric Industries Co., Ltd. Semiconductor device and mount structure thereof
EP0966038A2 (de) * 1998-06-15 1999-12-22 Ford Motor Company Bonden von Leistungshalbleiteranordnungen

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974653A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd 半導体装置
US4517051A (en) * 1982-12-27 1985-05-14 Ibm Corporation Multi-layer flexible film module
JPS63104435A (ja) 1986-10-22 1988-05-09 Hitachi Ltd 半導体装置
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JP3348562B2 (ja) 1995-04-05 2002-11-20 ソニー株式会社 半導体パッケージの実装構造
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5637916A (en) 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
JPH10284544A (ja) * 1997-04-10 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JPH11238828A (ja) 1998-02-20 1999-08-31 Toshiba Corp Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6226699B1 (en) * 1998-06-25 2001-05-01 Compaq Computer Corporation Method and apparatus for clock selection and switching
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US6084308A (en) 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
JP2000077563A (ja) 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000077591A (ja) * 1998-09-02 2000-03-14 Sanken Electric Co Ltd 半導体装置及びその組立方法
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
ES2206195T3 (es) * 1999-03-03 2004-05-16 Eurovita A/S Productos farmaceuticos, suplementos alimentarios y composiciones cosmeticas que comprenden un acido graso y jengibre.
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6753605B2 (en) 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
US6633030B2 (en) 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6620635B2 (en) * 2002-02-20 2003-09-16 International Business Machines Corporation Damascene resistor and method for measuring the width of same
WO2003079407A2 (en) 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777386A (en) * 1995-08-23 1998-07-07 Shinko Electric Industries Co., Ltd. Semiconductor device and mount structure thereof
EP0966038A2 (de) * 1998-06-15 1999-12-22 Ford Motor Company Bonden von Leistungshalbleiteranordnungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM: Flex Interconnect of Multi chip Mosules. US, 1993 (36, 12). 463-464. - Firmenschrift *

Also Published As

Publication number Publication date
JP4729244B2 (ja) 2011-07-20
US20050280161A1 (en) 2005-12-22
US20030011005A1 (en) 2003-01-16
JP2009124176A (ja) 2009-06-04
WO2002061832A1 (en) 2002-08-08
CN100576483C (zh) 2009-12-30
US20040164386A1 (en) 2004-08-26
DE10295972T5 (de) 2004-04-15
CN1489788A (zh) 2004-04-14
JP2004521493A (ja) 2004-07-15
US6953998B2 (en) 2005-10-11
US6469384B2 (en) 2002-10-22
US7393718B2 (en) 2008-07-01
TW535243B (en) 2003-06-01
CN100352047C (zh) 2007-11-28
US20020100962A1 (en) 2002-08-01
US6740541B2 (en) 2004-05-25
CN101154607A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE19709295B4 (de) Halbleiterbaugruppe
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP1155449A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie
DE102007002707A1 (de) System-in Package-Modul
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102004001829A1 (de) Halbleitervorrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69737320T2 (de) Halbleitervorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130817

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee