JPH11238828A - Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 - Google Patents

Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置

Info

Publication number
JPH11238828A
JPH11238828A JP10038988A JP3898898A JPH11238828A JP H11238828 A JPH11238828 A JP H11238828A JP 10038988 A JP10038988 A JP 10038988A JP 3898898 A JP3898898 A JP 3898898A JP H11238828 A JPH11238828 A JP H11238828A
Authority
JP
Japan
Prior art keywords
chip
pad
cover plate
semiconductor device
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10038988A
Other languages
English (en)
Inventor
Hidekazu Hosomi
英一 細美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10038988A priority Critical patent/JPH11238828A/ja
Publication of JPH11238828A publication Critical patent/JPH11238828A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップ５の能動素子面５ａをベース基板３に
向けて接続するフリップチップ接続方式において、カバ
ープレート１のプレス量が少なく且つ薄型のＢＧＡ型パ
ッケージの半導体装置およびその製造方法、実装装置を
提供するものである。 【解決手段】 ベース基板３の一方の面にフリップチッ
プパッド８とボールパッド９を形成して、ボールパッド
９上に半田ボール４を形成し、フリップチップパッド８
上にバンプ６を介してチップ５を装着する。半田ボール
４側において、半田ボール４はチップ５より突き出して
いる。ベース基板３の他方の面をカバープレート１で被
覆する。このことよりパッケージの高さを低くすること
ができ、且つカバープレート１のプレスがない、もしく
は小さくしてカバープレート１の平坦性を保つことがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続方式によるＢＧＡ型パッケージの半導体装置およびそ
の製造方法、実装装置に関する。
【０００２】
【従来の技術】フリップチップによる接続は、チップの
能動素子面にパッドを形成して能動素子面をベース基板
に向けて接続する方式で、高密度実装が可能である。
【０００３】またＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒ
ａｙ）型パッケージは、パッケージの裏面に半田ボール
からなる端子を備えるパッケージで、多ピン化が容易で
あり、また実装歩留まりも高いために広く利用されてい
る。特にチップの接続技術にフリップチップを用いたＢ
ＧＡ型パッケージは、さらに多ピン化に向いている。
【０００４】図９に従来のフリップチップ接続方式によ
るＢＧＡ型パッケージの半導体装置の断面図を示す。従
来のＢＧＡ型パッケージの半導体装置は、ベース基板３
に対してチップ５は一方の面に、半田ボール４は他方の
面に配置されている。ベース基板３の一方の面にフリッ
プチップパッド８が、他方の面にボールパッド９が形成
され、ボールパッド９上に半田ボール４が形成されてい
る。チップ５が能動素子面５ａをベース基板３に向けて
バンプ６を介してフリップチップパッド８上に装着され
ている。チップ５とベース基板３の間には樹脂７が充填
されている。チップ５とベース基板３の一部を凸型にプ
レスされた金属板のカバープレート１が被覆しており、
接着剤２により接着されている。
【０００５】例えば、チップ５の厚さ０．６２５ｍｍ、
バンプ６の高さ０．０７ｍｍの場合、カバープレート１
のプレス量（Ｐ）＝０．６９５ｍｍとなる。さらにベー
ス基板３の厚さ０．０７５ｍｍ、カバープレート１の厚
さ０．２ｍｍ、接着剤２の厚さ０．１ｍｍ、半田ボール
４の高さ０．６ｍｍの場合のパッケージの高さ（Ｈ）＝
１．６７ｍｍとなる。
【０００６】
【発明が解決しようとする課題】このようにベース基板
の一方の面にチップを装着し、他方の面に半田ボールを
形成すると、チップの厚さ分だけカバープレートをプレ
スする必要がある。プレス量が大きいと金属板に歪みが
生じ、カバープレートの平坦性を保つのに大変な困難が
伴う。
【０００７】また、チップの厚さを薄くすると研磨工程
の時間が長くなり製造コストが上がるため、パッケージ
の高さを低くするのが困難である。
【０００８】本発明の目的は、フリップチップ接続方式
において、カバープレートのプレス量が小さく且つ薄型
のＢＧＡ型パッケージの半導体装置およびその製造方
法、実装装置を提供するものである。
【０００９】
【課題を解決するための手段】この発明によるＢＧＡ型
パッケージの半導体装置は、電気的に接続しているフリ
ップチップパッドとボールパッドが一方の面に形成され
たベース基板と、前記ボールパッド上に形成され且つ前
記ボールパッドと電気的に接続された半田ボールと、前
記フリップチップパッド上にバンプを介して装着され且
つ前記フリップチップパッドと電気的に接続されたチッ
プと、前記ベース基板を被覆するカバープレートとを有
することを特徴としている。また、前記ＢＧＡ型パッケ
ージの半導体装置の前記半田ボールが形成された側にお
いて、前記半田ボールは前記チップよりも突き出してい
ることを特徴としている。
【００１０】また、前記カバープレートの前記チップの
領域は前記カバープレート側に凸型であり、前記半田ボ
ールおよび前記ボールパッドを合わせた高さは前記バン
プ、前記チップおよび前記フリップチップパッドを合わ
せた高さから前記凸型の部分の高さを引いた高さより高
いことと、前記カバープレートは実質的に平坦であり、
前記半田ボールおよび前記ボールパッドを合わせた高さ
は前記バンプ、前記チップおよび前記フリップチップパ
ッドを合わせた高さより高いことを特徴としている。ま
た前記カバープレートは金属であることを特徴としてい
る。
【００１１】さらに、前記ベース基板と前記カバープレ
ートの間に接着剤が塗布されており、前記フリップチッ
プパッド近傍の接着剤の熱伝導率は、前記ボールパッド
近傍の接着剤の熱伝導率より高いことを特徴としてい
る。前記ベース基板と前記カバープレートの間に接着剤
が塗布されており、前記フリップチップパッド近傍の接
着剤の熱伝導率は、前記ボールパッド近傍の接着剤の熱
伝導率より高いことを特徴としている。
【００１２】また、この発明によるＢＧＡ型パッケージ
の半導体装置の製造方法は、ベース基板にフリップチッ
プパッドとボールパッドを形成する工程と、前記ボール
パッド上に半田ボールを形成する工程と、前記フリップ
チップパッド上にバンプを介してチップを装着する工程
と、金型で金属板をプレスしてカバープレートを形成す
る工程と、前記カバープレートと前記ベース基板を接着
剤で接着する工程とを備えることを特徴としている。前
記ボールパッド、前記フリップチップパッド、前記半田
ボールおよび前記チップは電気的に接続されていること
を特徴としている。
【００１３】また、この発明によるＢＧＡ型パッケージ
の半導体装置を組み込んだ実装装置は、本発明によるＢ
ＧＡ型パッケージとパッドを有する実装基板が接続さ
れ、チップと実装基板が離れていることと、チップと実
装基板が接触していることと、チップと実装基板の間に
熱伝導材を有していることを特徴としている。
【００１４】この発明によれば、ベース基板の一方の面
にフリップチップパッドとボールパッドが形成され、フ
リップチップパッド上にバンプを介してチップが装着さ
れ、ボールパッド上に半田ボールが形成されることによ
り、パッケージの高さを低くすることができ、且つカバ
ープレートのプレスがなく、もしくはカバープレートの
プレス量を小さくすることができる。
【００１５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。
【００１６】図２は本発明の第１の実施の形態によるＢ
ＧＡ型パッケージの半導体装置を底面から見た図で、図
１は図２に示したＡ−Ａ´線に沿った断面図である。ベ
ース基板３にはチップ５と半田ボール４の間の領域に段
差部１０が形成されている。段差部１０は、チップ５が
搭載される領域のベース基板３及び半田ボール４が形成
される領域のベース基板３よりも薄く、もしくは開口し
ている。またベース基板３の一方の面上にフリップチッ
プパッド８とボールパッド９が形成され、フリップチッ
プパッド８とボールパッド９は電気的に接続されてお
り、段差部１０をまたぐようにして配線されている。ベ
ース基板３はポリイミドテープ等が用いられる。ボール
パッド９上に半田ボール４が形成され、電気的に接続さ
れている。チップ５は能動素子面５ａをベース基板３に
向けてバンプ６を介してフリップチップパッド８上に装
着され、チップ５とフリップチップパッド８は電気的に
接続されている。バンプ６には金あるいは半田が用いら
れる。半田ボール４側において、半田ボール４はチップ
５より突き出している。ベース基板３とチップ５との間
には樹脂７が充填されている。樹脂７はチップ５の接続
信頼性を向上させ、またチップ５の能動素子面５ａを保
護するために用いられる。ベース基板３をカバープレー
ト１が被覆しており、接着剤２により接着されている。
【００１７】図３は、図１および図２におけるカバープ
レート１を形成する工程を説明する断面図である。カバ
ープレート１は、凸型に形成された金型１１で金属板１
２をプレスしたもので、チップ５の領域を被覆するよう
にチップ５に対して反対側に凸型に変形されている。
【００１８】図９に示した従来技術と同一に、チップ５
の厚さ０．６２５ｍｍ、バンプ６の高さ０．０７ｍｍ、
ベース基板３の厚さ０．０７５ｍｍ、カバープレート１
の厚さ０．２ｍｍ、接着剤２の厚さ０．１ｍｍ、半田ボ
ール４の高さ０．６ｍｍの場合、チップ５の下面と半田
ボール４の最下点との距離（ｄ１）を例えばｄ１＝０．
０３ｍｍとすると、パッケージの高さ（ｈ１）＝１．１
ｍｍとなり、図９に示した従来技術よりも０．５７ｍｍ
低くなる。この時、カバープレート１のプレス量（ｐ
１）＝０．１２５ｍｍであり、図９で示した従来技術の
１／５以下となる。チップ５の下面と半田ボール４の最
下点との距離（ｄ１）がこれよりも大きい場合、例えば
ｄ１＝０．１ｍｍの場合でもｈ１＝１．１７ｍｍ、ｐ１
＝０．１９５ｍｍとなり、パッケージの高さ（ｈ１）は
図９に示した従来技術よりも０．５ｍｍ低く、またカバ
ープレート１のプレス量（ｐ１）は図９で示した従来技
術の１／３以下となるため、金属板に歪みが生じ難く、
カバープレート１の平坦性を保つことができる。また段
差部１０が形成されていることによりベース基板３が変
形しやすくなり、容易にカバープレート１の形状に合わ
せて接着させることが可能となる。図２では、段差部１
０は合計４つ形成されているが、その個数はこれ以上で
も以下でもよい。また、段差部１０の形状は四角形であ
るが、任意の閉曲線形状を取ることもできる。容易にカ
バープレート１の形状に合わせてベース基板３を接着さ
せることが可能であれば、段差部１０を形成する必要は
ない。
【００１９】図４は、本発明の第２の実施の形態による
ＢＧＡ型パッケージの半導体装置の断面図である。ま
た、第２の実施の形態によるＢＧＡ型パッケージの半導
体装置の底面図は、第１の実施の形態による底面図であ
る図２と同様である。ベース基板３にはチップ５と半田
ボール４の間の領域に段差部１０が形成されている。段
差部１０は、チップ５が装着される領域のベース基板３
及び半田ボール４が形成される領域のベース基板３より
も薄く、もしくは開口している。ベース基板３の同一面
上にフリップチップパッド８とボールパッド９が形成さ
れ、フリップチップパッド８とボールチップ９は電気的
に接続され、段差部１０をまたぐようにして配線されて
いる。ベース基板３はポリイミドテープ等が用いられ
る。ボールパッド９上に半田ボール４が形成され、電気
的に接続されている。チップ５は能動素子面５ａをベー
ス基板３に向けてバンプ６を介してフリップチップパッ
ド８上に装着され、チップ５とフリップチップパッド８
は電気的に接続されている。バンプ６には金あるいは半
田が用いられている。半田ボール４側において、半田ボ
ール４はチップ５より突き出している。チップ５とベー
ス基板３の間には樹脂７で充填されている。樹脂7 はチ
ップ５の接続信頼性を向上させ、またチップ５の能動素
子面５ａを保護するために用いられる。カバープレート
１がベース基板３を被覆しており、接着剤２ａおよび２
ｂで接着されている。フリップチップパッド８近傍の接
着剤２ａの熱伝導率が、ボールパッド９近傍の接着剤２
ｂの熱伝導率より高い。接着剤２ｂとして、例えば銀ペ
ーストが用いられる。
【００２０】本発明の第２の実施の形態におけるカバー
プレート１を形成する工程を説明する断面図は、第１の
実施の形態における図３と同様である。カバープレート
１は、凸型に形成された金型１１で金属板１２をプレス
したもので、チップ５の領域を被覆するようにチップ５
に対して反対側に凸型に変形されている。
【００２１】第２の実施の形態によるＢＧＡ型パッケー
ジの半導体装置では、第１の実施の形態と同様、パッケ
ージの高さ（ｈ１）を低く、またカバープレート１のプ
レス量（ｐ１）を小さくできる。カバープレート１のプ
レス量が小さくなるため、金属板に歪みが生じ難く、カ
バープレート１の平坦性を保つことができる。また、接
着剤として用いるもので熱伝導率が高いものは、一般に
ペースト状のものが多く、ディスペンスで供給する必要
がある。また一般に、熱伝導率が高いものは接着力が弱
いものが多く、熱伝導率が低いものは接着力が強いもの
が多いので、２種類の接着剤２ａおよび２ｂを用いるこ
とでチップ５から出る熱を効率的に発散させる。そこ
で、フリップチップパッド８近傍の接着剤２ａに、ボー
ルパッド９近傍の接着剤２ｂよりも熱伝導率が高いもの
を用いることで、チップ５の能動素子面５ａから出る熱
が熱伝導率の高いフリップチップパッド８近傍の接着剤
２ａに伝わり、カバープレート１の全面から効率的に発
散することができる。また段差部１０が形成されている
ことによりベース基板３が変形しやすくなり、容易にカ
バープレート１の形状に合わせて接着させることが可能
となる。図２では、段差部１０は合計４つ形成されてい
るが、その個数はこれ以上でも以下でもよい。また、段
差部１０の形状は四角形であるが、任意の閉曲線形状を
取ることもできる。容易にカバープレート１の形状に合
わせてベース基板３を接着させることが可能であれば、
段差部１０を形成する必要はない。
【００２２】図５は、本発明の第３の実施の形態による
ＢＧＡ型パッケージの半導体装置の断面図である。ベー
ス基板３の同一面上にフリップチップパッド８とボール
パッド９が形成され、フリップチップパッド８とボール
パッド９は電気的に接続されている。ベース基板３はポ
リイミドテープ等が用いられる。ボールパッド９上に半
田ボール４が形成され、電気的に接続されている。チッ
プ５が能動素子面５ａをベース基板３に向けてバンプ６
を介してフリップチップパッド８上に装着され、チップ
５とフリップチップパッド８は電気的に接続されてい
る。バンプ６には金あるいは半田が用いられている。半
田ボール４側において、半田ボール４はチップ5 より突
き出している。チップ５とベース基板３の間には樹脂７
が充填されている。樹脂７はチップ５の接続信頼性を向
上させ、またチップ５の能動素子面５ａを保護するため
に用いられる。カバープレート１がベース基板３を被覆
しており、接着剤２で接着されている。カバープレート
1 は実質的に平坦な金属板である。
【００２３】例えば、チップ５の厚さが薄く０．５ｍｍ
の場合、チップ５の下面と半田ボール４の最下点との距
離（ｄ２）＝０．０３ｍｍとなり、チップ５の下面は半
田ボール４の最下点よりも上に位置するので、カバープ
レート１をプレスする必要がなくなるため、カバープレ
ート１の平坦性を保つことができる。さらにパッケージ
の高さ（ｈ２）も低くなり、ｈ２＝０．９７５ｍｍにな
る。
【００２４】尚、第３の実施の形態のＢＧＡ型パッケー
ジの半導体装置についても第２の実施の形態と同様に２
種類の接着剤を塗布することで、チップから出る熱を効
率的に放熱できる。
【００２５】また、ベース基板３が薄くてもカバープレ
ート１がベース基板３全体を被覆しているので、ＢＧＡ
型パッケージの強度が増す。
【００２６】また、第１および第２の実施の形態では、
カバープレート１は凸型に形成された金型１１で金属板
１２をプレスして形成しているが、凸型に形成された鋳
型に金属を流し込んで形成してもよい。その場合、パッ
ケージの高さ（ｈ１）を低くすることができる。
【００２７】図６、図７および図８は、本発明の第１の
実施の形態のＢＧＡ型パッケージの半導体装置を組み込
んだ実装装置の断面図である。実装基板１３にはパッド
１４が形成され、第１の実施の形態のＢＧＡ型パッケー
ジの半導体装置の半田ボール４とパッド１４が接続され
ている。また、ベース基板３及び実装基板１３上にソル
ダレジストを塗布しておくことができる。
【００２８】図６において、チップ５と実装基板１３は
離れている。チップ５と実装基板１３は離れているの
で、フィンをつけることにより、チップ５から出る熱を
効率的に発散させることができる。
【００２９】図７において、チップ５と実装基板１３は
接触している。チップ５から出る熱を実装基板１３から
効率的に発散させることができる。また、チップ５と実
装基板１３が接触していることにより、実装後それ以上
半田ボール４の高さは低くならない。第１の実施の形態
によるＢＧＡ型パッケージの半導体装置を実装基板１３
に接続した後、半田ボール４の高さを維持できるため、
信頼性が向上する。
【００３０】図８において、チップ５と実装基板１３の
間には熱伝導材１５が充填されている。熱伝導率のよい
銀ペースト等の熱伝導材１５を用いることにより、チッ
プ５から出る熱を効率的に発散させることができる。
【００３１】尚、第２および第３の実施の形態のＢＧＡ
型パッケージの半導体装置においても図６、図７および
図８と同様な実装を行うことができる。
【００３２】
【発明の効果】本発明によれば、ベース基板の一方の面
にフリップチップパッドとボールパッドを形成させ、フ
リップチップパッド上にバンプを介してチップを装着さ
せ、ボールパッド上に半田ボールを形成させたので、パ
ッケージの高さを低く抑えることができ、またカバープ
レートのプレスがない、もしくは小さくしてカバープレ
ートの平坦性を保つことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＢＧＡ型パッ
ケージの半導体装置における断面図
【図２】本発明の第１の実施の形態によるＢＧＡ型パッ
ケージの半導体装置における底面図
【図３】本発明による凸型に形成された金型で金属板を
プレスしてカバープレートを形成する工程の断面図
【図４】本発明の第２の実施の形態によるＢＧＡ型パッ
ケージの半導体装置における断面図
【図５】本発明の第３の実施の形態によるＢＧＡ型パッ
ケージの半導体装置における断面図
【図６】本発明の第１の実施の形態のＢＧＡ型パッケー
ジの半導体装置を組み込んだ実装装置における断面図
【図７】本発明の第１の実施の形態のＢＧＡ型パッケー
ジの半導体装置を組み込んだ実装装置における断面図
【図８】本発明の第１の実施の形態のＢＧＡ型パッケー
ジの半導体装置を組み込んだ実装装置における断面図
【図９】従来技術によるＢＧＡ型パッケージの半導体装
置における断面図
【符号の説明】
１…カバープレート ２、２ａ、２ｂ…接着剤 ３…ベース基板 ４…半田ボール ５…チップ、５ａ…能動素子面 ６…バンプ ７…樹脂 ８…フリップチップパッド ９…ボールパッド １０…段差部 １１…金型 １２…金属板 １３…実装基板 １４…パッド １５…熱伝導材

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 電気的に接続されたフリップチップパッ
    ドとボールパッドが一方の面に形成されたベース基板
    と、 前記ボールパッド上に形成され且つ前記ボールパッドと
    電気的に接続された半田ボールと、 前記フリップチップパッド上にバンプを介して装着され
    且つ前記フリップチップパッドと電気的に接続されたチ
    ップと、 前記ベース基板の他方の面を被覆するカバープレートと
    を具備することを特徴とするＢＧＡ型パッケージの半導
    体装置。
  2. 【請求項２】 前記ＢＧＡ型パッケージの半導体装置の
    前記半田ボールが形成された側において、前記半田ボー
    ルは前記チップより突き出していることを特徴とする請
    求項１記載のＢＧＡ型パッケージの半導体装置。
  3. 【請求項３】 前記カバープレートの前記チップの領域
    は前記カバープレート側に凸型であり、前記半田ボール
    および前記ボールパッドを合わせた高さは前記バンプ、
    前記チップおよび前記フリップチップパッドを合わせた
    高さから前記凸型の部分の高さを引いた高さより高いこ
    とを特徴とする請求項１または請求項２記載のＢＧＡ型
    パッケージの半導体装置。
  4. 【請求項４】 前記カバープレートは実質的に平坦であ
    り、前記半田ボールおよび前記ボールパッドを合わせた
    高さは前記バンプ、前記チップおよび前記フリップチッ
    プパッドを合わせた高さより高いことを特徴とする請求
    項１または請求項２記載のＢＧＡ型パッケージの半導体
    装置。
  5. 【請求項５】 前記カバープレートは金属であることを
    特徴とする請求項１または請求項２記載のＢＧＡ型パッ
    ケージの半導体装置。
  6. 【請求項６】 前記ベース基板と前記カバープレートの
    間に接着剤が塗布されており、前記フリップチップパッ
    ド近傍の接着剤の熱伝導率は、前記ボールパッド近傍の
    接着剤の熱伝導率より高いことを特徴とする請求項１ま
    たは請求項２記載ののＢＧＡ型パッケージの半導体装
    置。
  7. 【請求項７】 前記ベース基板の前記チップと前記半田
    ボールの間の領域は開口していること、または前記チッ
    プおよび前記半田ボールの領域よりも薄いことを特徴と
    する請求項３記載のＢＧＡ型パッケージの半導体装置。
  8. 【請求項８】 ベース基板にフリップチップパッドとボ
    ールパッドを形成する工程と、 前記ボールパッド上に半田ボールを形成する工程と、 前記フリップチップパッド上にバンプを介してチップを
    装着する工程と、 金属板を金型でプレスしてカバープレートを形成する工
    程と、 前記カバープレートと前記ベース基板を接着剤で接着す
    る工程とを備えたことを特徴とするＢＧＡ型パッケージ
    の半導体装置の製造方法。
  9. 【請求項９】前記ボールパッド、前記フリップチップパ
    ッド、前記半田ボールおよび前記チップは電気的に接続
    されていることを特徴とする請求項８記載のＢＧＡ型パ
    ッケージの半導体装置の製造方法。
  10. 【請求項１０】 請求項１記載のＢＧＡ型パッケージの
    半導体装置と、 前記半田ボールに接続された実装基板とを具備すること
    を特徴とする実装装置。
  11. 【請求項１１】 前記チップと前記実装基板が離れてい
    ることを特徴とする請求項１０記載の実装装置。
  12. 【請求項１２】 前記チップと前記実装基板が接触して
    いることを特徴とする請求項１０記載の実装装置。
  13. 【請求項１３】 前記チップと前記実装基板の間に熱伝
    導材を有することを特徴とする請求項１０記載の実装装
    置。
JP10038988A 1998-02-20 1998-02-20 Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 Pending JPH11238828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10038988A JPH11238828A (ja) 1998-02-20 1998-02-20 Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10038988A JPH11238828A (ja) 1998-02-20 1998-02-20 Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置

Publications (1)

Publication Number Publication Date
JPH11238828A true JPH11238828A (ja) 1999-08-31

Family

ID=12540534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10038988A Pending JPH11238828A (ja) 1998-02-20 1998-02-20 Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置

Country Status (1)

Country Link
JP (1) JPH11238828A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141433A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 半導体装置
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
WO2004068679A1 (ja) * 2003-01-27 2004-08-12 Hitachi, Ltd. コントローラ付き電動モータユニット
KR100694669B1 (ko) 2006-01-23 2007-03-13 엠텍비젼 주식회사 광 검출용 반도체 패키지 및 그 제작방법
KR100704980B1 (ko) 2005-11-28 2007-04-09 삼성전기주식회사 카메라 모듈 패키지
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002141433A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 半導体装置
JP4544724B2 (ja) * 2000-10-30 2010-09-15 京セラ株式会社 半導体装置
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ
WO2004068679A1 (ja) * 2003-01-27 2004-08-12 Hitachi, Ltd. コントローラ付き電動モータユニット
KR100704980B1 (ko) 2005-11-28 2007-04-09 삼성전기주식회사 카메라 모듈 패키지
KR100694669B1 (ko) 2006-01-23 2007-03-13 엠텍비젼 주식회사 광 검출용 반도체 패키지 및 그 제작방법
WO2007083976A1 (en) * 2006-01-23 2007-07-26 Mtekvision Co., Ltd. Semiconductor package for photo-sensing and fabricating method therefore

Similar Documents

Publication Publication Date Title
KR100583494B1 (ko) 반도체패키지
US6724080B1 (en) Heat sink with elevated heat spreader lid
TWI529878B (zh) 集成電路封裝件及其裝配方法
TW498516B (en) Manufacturing method for semiconductor package with heat sink
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
US6175157B1 (en) Semiconductor device package for suppressing warping in semiconductor chips
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6163458A (en) Heat spreader for ball grid array package
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
US20020180035A1 (en) Semiconductor package with heat sink
CN111508947A (zh) 半导体封装和印刷电路板
US6184575B1 (en) Ultra-thin composite package for integrated circuits
JP2002270717A (ja) 半導体装置
JPH10256470A (ja) 半導体装置
US7659620B2 (en) Integrated circuit package employing a flexible substrate
US20060091516A1 (en) Flexible leaded stacked semiconductor package
JPH11238828A (ja) Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
JPH10335577A (ja) 半導体装置及びその製造方法
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2002124627A (ja) 半導体装置及びその製造方法
JPH11233676A (ja) Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
US20060012031A1 (en) Heat dissipation device for integrated circuits
WO2021149637A1 (ja) 電子装置および電子装置の製造方法
US20220270942A1 (en) Flip chip semiconductor package with a leadframe to enhance package mechanical stability and heat dissipation