KR100694669B1 - 광 검출용 반도체 패키지 및 그 제작방법 - Google Patents

광 검출용 반도체 패키지 및 그 제작방법 Download PDF

Info

Publication number
KR100694669B1
KR100694669B1 KR1020060006671A KR20060006671A KR100694669B1 KR 100694669 B1 KR100694669 B1 KR 100694669B1 KR 1020060006671 A KR1020060006671 A KR 1020060006671A KR 20060006671 A KR20060006671 A KR 20060006671A KR 100694669 B1 KR100694669 B1 KR 100694669B1
Authority
KR
South Korea
Prior art keywords
receiving groove
substrate
light
metal pattern
solder bump
Prior art date
Application number
KR1020060006671A
Other languages
English (en)
Inventor
정헌준
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060006671A priority Critical patent/KR100694669B1/ko
Priority to PCT/KR2007/000389 priority patent/WO2007083976A1/en
Application granted granted Critical
Publication of KR100694669B1 publication Critical patent/KR100694669B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00—Printed matter of special format or style not otherwise provided for
    • B42D15/0066—Timetables, lists or forms for shooter enlistment, e.g. for use at competitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

광 검출용 반도체 패키지 및 그 제작방법이 개시된다. 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판- 기판은 소정의 크기를 갖는 수용홈 및 수용홈에 연해서 형성되는 안착면을 구비함-과, 수용홈의 내부에서부터 안착면까지 연장되는 금속패턴과, 소정 범위의 파장을 갖는 광을 검출하는 광 검출 영역 및 광 검출 영역과 전기적으로 결합되는 솔더 범프 패드를 구비하는 광 검출용 다이- 광 검출용 다이는 수용홈의 내부에 삽입되어 광 검출 영역이 수용홈 내부에 대향하게 배치되며 솔더 범프 패드가 금속패턴 상에 결합됨-와, 안착면에 위치한 금속패턴 상에 형성되며 외부 회로에 실장하기 위한 솔더 범프를 포함하는 반도체 패키지는 부피를 줄일 수 있을 뿐만 아니라 제작공정을 간소화 할 수 있다.
기판, 다이, 솔더 범프

Description

광 검출용 반도체 패키지 및 그 제작방법{SEMICONDUCTOR PACKAGE FOR PHOTO-SENSING AND FABRICATING METHOD THEREFORE}
도 1은 광 검출용 반도체 패키지를 위한 종래 기술의 CLCC 패키지의 개략적인 단면도.
도 2a는 광 검출용 반도체 패키지를 위한 종래 기술에서 절단되지 않는 기판을 나타낸 단면도.
도 2b는 광 검출용 반도체 패키지를 위한 종래 기술에서 절단되지 않는 반도체 웨이퍼를 나타낸 단면도.
도 2c는 광 검출용 반도체 패키지를 위한 종래 기술에서 절단되지 않은 기판 상에 절단된 반도체 다이를 플립칩 방법에 의해 실장한 상태를 도시한 단면도.
도 3은 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지의 제작방법에서 기판 상에 수용홈을 형성한 상태를 나타낸 단면도.
도 4는 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지의 제작방법에서 수용홈 내부 및 안착면 상에 금속패턴을 형성한 상태를 도시한 단면도.
도 5는 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지의 제작방법에서 금속패턴 상에 솔더 범프를 형성한 상태를 도시한 단면도.
도 6은 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지 제작방법에 서 기판 상에 광 검출용 다이를 플립칩 방법에 의해 실장한 상태를 도시한 단면도.
도 7은 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지가 인쇄회로기판 상에 실장된 상태를 도시한 단면도.
<도면 부호의 설명>
11: 기판 13: 금속패턴
15: 솔더 범프 17: 다이
19: 솔더 범프 패드 21: 수용홈
23: 저면 25: 경사면
27: 안착면 29: 기판
본 발명은 광 검출용 반도체 패키지 및 그 제작방법에 관한 것이다.
광 검출용 반도체 장치는 일반적으로 세라믹 패키지에 실장된다. 도 1은 광 검출용 반도체 패키지의 한 형태인 세라믹 리드리스 칩 캐리어(CLCC: ceramic leadless chip carrier)의 개략적인 단면도를 나타낸다. 도 1에 도시된 바와 같이, 광 검출용 반도체 다이는 유리 뚜껑(6)으로 덮여 있는 가장자리의 내부에 에폭시 등을 사용하여 세라믹 기판(4) 상에서 표면이 위쪽으로 향하도록 실장된다. 일반적 으로, 와이어 본딩(8)은 광 검출용 다이(2)를 세라믹 기판(4)에 연결하기 위해 사용된다. 납땜 가능한 패드(10)는 세라믹 기판(4)의 바닥에 구비되어 상기 패키지를 회로 기판에 연결한다.
상기와 같은 패키지의 단점은 가격이 고가일 뿐만 아니라, 작은 크기와 가벼운 중량이 핵심적인 특징인 휴대용 단말기에 장착되는 카메라와 같은 일부 휴대 응용품에 대해서 충분할 정도로 패키지 크기가 작지 않다는 점이다. 또 다른 단점은 패키지의 구성이 예를 들면, 렌즈의 초점 평면에 대해 광 검출용 장치의 매우 정밀한 배치가 이루어 지지않는 것인데, 이는 그 중에서도 특히 광 검출용 다이가 에폭시 등으로 실장되고 패키지 자체는 솔더 페이스트(solder paste)를 사용하여 실장되기 때문이다.
이와 같은 문제점을 해결하기 위한 방법이 도 2a 내지 도 2c에 도시되어 있다. 도 2a에 도시된 바와 같이, 유리 웨이퍼(glass wafer)를 사용하여 유리기판(51) 위에 금속 배선(53)과 이를 보호하기 위한 절연막(55)을 형성한다. 그리고, 도 2b에 도시된 솔더 범프 패드(63)를 구비하는 이미지 센서 칩(61)을 상기 유리기판(51) 상에 플립칩 실장하여 도 2c에 도시된 바와 같은 반도체 칩 패키지를 제작한다. 그리고 절단 라인(점선 표시)을 기준으로 절단함으로써 개별적인 반도체 패키지가 제작되는 것이다.
그러나 이와 같은 반도체 칩 패키지에서는 유리기판(51)과 이미지 센서 칩(61)과의 높이 차가 존재하기 때문에, 도 2c에 도시된 바와 같이, 솔더 범프(57)의 높이 또한 커지게 되었다. 그러나 솔더 범프 공정의 특성상 높이가 솔더 범프의 높 이가 높아지면 폭도 커져야 하는데, 이는 패키지 전체 부피 증가를 유발한다.
본 발명은 부피를 줄일 수 있는 광 검출용 반도체 패키지 및 그 제작방법을 제공하는 것이다.
본 발명은 또한 기판에 실장되는 솔더 범프의 크기를 줄일 수 있기 때문에 공정이 간소한 광 검출용 반도체 패키지 및 그 제작방법을 제공하는 것이다.
본 발명의 일 측면에 따른 광 검출용 반도체 패키지는 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판- 기판은 소정의 크기를 갖는 수용홈 및 수용홈에 연해서 형성되는 안착면을 구비함-과, 수용홈의 내부에서부터 안착면까지 연장되는 금속패턴과, 소정 범위의 파장을 갖는 광을 검출하는 광 검출 영역 및 광 검출 영역과 전기적으로 결합되는 솔더 범프 패드를 구비하는 광 검출용 다이- 광 검출용 다이는 수용홈의 내부에 삽입되어 광 검출 영역이 수용홈 내부에 대향하게 배치되며 솔더 범프 패드가 금속패턴 상에 결합됨-와, 안착면에 위치한 금속패턴 상에 형성되며 외부 회로에 실장하기 위한 솔더 범프를 구비한다.
본 발명에 따른 광 검출용 반도체 패키지는 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 수용홈은 저면과 저면에서 연장되는 경사면을 구비하며, 금속패턴은 저면의 일부 및 경사면에 형성되어 안착면 까지 연장될 수 있다. 그리고 기판의 일면 또는 양면에는 소정 범위의 파장 내의 광 투과율을 변화시키기 위한 박막 코팅을 추가로 구비할 수 있다.
본 발명의 일 측면에 따른 광 검출용 반도체 패키지 제작방법은 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판을 제공하는 단계, 기판의 소정의 위치에 수용홈을 형성하는 단계, 수용홈의 내부에서 연장하여 기판의 안착면까지 연장되는 금속패턴을 형성하는 단계와, 기판의 안착면상에 형성된 금속패턴 상에 형성되며 외부 회로에 실장되기 위한 솔더 범프를 형성하는 단계, 소정 범위의 파장을 검출하는 광 검출 영역 및 광 검출 영역과 전기적으로 결합되는 솔더 범프 패드를 구비하는 광 검출용 다이를 제공하는 단계와, 광 검출용 다이를 수용홈의 내부에 삽입하여 솔더 범프 패드를 금속 패턴 상에 결합하는 단계를 포함한다.
본 발명의 실시예들에 따른 광 검출용 반도체 패키지 제작방법은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 수용홈은 습식 에칭에 의해 형성될 수 있다. 습식 에칭은 6:1이하의 묽은 HF용액을 사용하거나 BHF를 사용할 수 있다. 그리고 수용홈은 저면과 저면에서 연장되어 안착면까지 연장되는 경사면을 구비하고, 수용홈은 건식 에칭에 의해 기판의 일부를 식각한 후 습식 에칭을 이용하여 경사면의 경사각을 조정할 수 있다.
또한, 기판은 복수의 단위 기판으로 구성되며, 광 검출용 다이가 수용홈 내부에 실장된 후 기판을 절단하는 단계를 추가로 포함할 수 있다.
이하, 본 발명에 따른 광 검출용 반도체 패키지 및 그 제작방법의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 광 검출용 반도체 패키지(30)는 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판(11)에 광 검출용 다이(17)를 삽입하기 위한 수용홈(21)을 형성한 후, 광 검출용 다이(17)를 수용홈(21)의 내부에 삽입하여 금속패드(13)를 이용하여 외부의 솔더 범프(15)와 연결한다. 따라서 본 실시예에 따른 광 검출용 반도체 패키지는 다이(17)가 수용홈(21)의 내부에 삽입되기 때문에 솔더 범프(15)를 크게 할 필요가 없게 되고, 이로 인해 패키지의 안착면(27)의 폭을 줄일 수 있게 된다.
이하에서는 도 3 내지 도 6을 참조하여, 본 발명의 실시예에 따른 광 검출용 반도체 패키지의 제작방법에 대해서 설명하기로 한다.
도 3을 참조하면, 상기 기판(11)은 일괄 공정(batch process)으로 복수의 단위 기판을 형성하기에 충분히 넓은 영역을 갖는 웨이퍼 또는 패널 형태를 갖는다. 기판(11) 재료로서의 요건은 투명성, 기계적 강도 및 화학적 안정성을 포함한다. 기판(11)의 재료로는 특정 파장 또는 특정 범위의 파장에 대해 투명한 하나가 선택되어 그러한 광을 광 검출용 다이(17)로 전송한다. 기판(11)의 재료로는, 예를 들면, 유리, 석영(quartz), 사파이어(sapphire), 실리콘 또는 다른 적외선 투과 재료를 포함한다. 기판 재료의 선택은 관심 범위에 있는 파장에 의존하며, 이러한 파장 을 갖는 광으로는 자외선 또는 가시광선 등을 들 수 있다. 또한, 기판은 최종적으로 제작되는 장치의 예상 수명 동안의 환경에 견뎌내기 위해서 뿐만 아니라 제조되는 동안의 온도 및 다양한 공정 단계를 견디기 위하여 화학적 저항력 및 기계적 안정성이 요구된다. 가시 범위의 파장에서 동작차는 광 검출용 반도체 패키지를 위한 일반적인 기판(11)의 재료로는 보로실리케이트 유리(borosilicate glass)이다. 이러한 보로실리케이트 유리는 가격이 저렴할 뿐만 아니라 구입이 용이한 장점을 가진다. 기판(11)의 두께는 대략 300~500㎛이다.
기판(11)의 광 투과성을 높이기 위해서, 기판(11)의 일면 또는 양면에는 하나의 박막층이 도포될 수 있다. 예를 들면, 기판(11)의 적어도 일면에 반사 방지 코팅(ARC : anti-reflection coating)을 수행할 수 있다. 이러한 코팅의 목적 중의 하나는 관심이 되는 전체 스펙트럼에서 광의 반사 손실을 최소화하는 것이다.
상기 기판(11)의 소정의 위치에는 광 검출용 다이(17)가 추후 공정에 의해 삽입되는 수용홈(21)이 형성된다. 수용홈(21)은 저면(23)과, 상기 저면(23)에서 일정한 경사각을 가지고 연장되며 안착면(27)까지 연장되는 경사면(25)을 가진다. 수용홈(21)의 형성 방법은 건식 에칭(dry etching) 또는 습식 에칭(wet etching)을 이용할 수 있다. 예를 들면, 포토 마스크(photo mask)를 이용하여 패터닝(patterning)한 후 습식 에칭을 이용하여 수용홈(21)을 형성할 수 있다. 습식 에칭은 6:1이하의 묽은 HF용액을 사용하거나 BHF를 사용할 수 있다. BHF는 Buttered HF로서, 34.6%(wt)NH4F 6.8%, HF 58.6% 및 H2O 조성의 화합물이다.
또한, 경사면(25)의 각도를 용이하게 조절하기 위해, 건식 에칭으로 기판 (11)의 일부를 식각한 후 습식 에칭을 이용함으로써 경사면(25)의 경사각을 조절할 수 있다. 상기 경사면(25)은 금속패턴(13)의 형성을 용이하게 한다.
수용홈(21)의 깊이 및 그 폭은 수용홈(21)의 내부에 실장되는 광 검출용 다이(17)의 크기에 따라 달라지는데, 반도체 패키지의 부피를 줄이기 위해서는 수용홈(21)의 깊이 및 그 폭을 최소화하는 것이 바람직하다. 즉, 도 6에 도시된 바와 같이, 수용홈(21)의 내부에 실장된 다이(17)의 높이가 기판(11)의 안착면(27)과 근사하게 하고, 다이(17)의 양 측면은 금속패드(13)에 근접하게 할 수 있다.
도 4를 참조하면, 기판(11) 상에는 금속패드(13)가 형성된다. 즉, 수용홈(21)의 저면(23)의, 경사면(25), 그리고 기판(11)의 안착면(27)에는 도전성을 가지는 금속패드(13)가 형성된다. 금속패드(13)는 수용홈(21)의 내부에 실장된 다이(17)가 외부와 전기적으로 연결되게 한다. 금속패드(13)를 형성하는 방법으로는, 동 도금을 이용하여 도금하거나, 도전성을 가지는 메탈 테이프를 이용하는 방법, 그리고 동박의 적층 후 에칭으로 일부를 제거하는 방법 등 다양한 방법이 사용될 수 있다.
도 5를 참조하면, 안착면(27) 상에 위치하는 금속패드(13) 상에는 솔더 범프(15)가 형성된다. 솔더 범프(15)는 최종적으로 제작된 패키지가 외부 회로와 연결되게 한다. 상기 솔더 범프(15)를 형성하는 방법으로는 소정량의 솔더 재료를 솔더 페이스트 프린팅(solder paste printing)하는 방법 등에 의해 도포할 수 있다. 솔더 범프(15)의 재료로 사용될 수 있는 것은, 주석-납(tin-lead), 높은 농도의 납(high lead)(중량 비율에 있어서 80% 이상의 납을 갖는 주석-납 솔더) 및 무연 (lead-free)(순수한 주석, 주석-은, 주석-구리, 주석-은-구리) 등과 같이 일반적으로 주석(tin)을 기반으로 하는 솔더 등이 있다.
본 실시예에 따른 솔더 범프(15)는 다이(17)에 비해서 큰 높이를 가질 필요가 없기 때문에 그 높이 및 폭을 줄일 수 있고, 이로 인해 안착면(27)의 크기를 줄일 수 있게 된다. 따라서 본 실시예에 따른 패키지는 안착면(27) 크기의 감소에 따라 패키지 전체의 폭이 줄어들 뿐만 아니라, 솔더 범프(15)의 높이가 줄어듦에 따라 패키지의 높이도 줄일 수 있게 된다. 또한, 솔더 범프(15)의 크기를 줄일 수 있기 때문에 공정을 간소화할 수 있게 된다.
도 6을 참조하면, 수용홈(21)의 내부에는 광 검출용 다이(17)가 실장된다. 다이(17)는 그 일면에 솔더 범프 패드(19)를 구비하는데, 이러한 솔더 범프 패드(19)는 금속패드(13)에 부착된다. 다이(17)의 실장 방법으로는 리플로우(reflow) 공정 등이 있다. 솔더 범프 패드(19)의 두께는 대략 30~40㎛이다.
광 검출용 다이(17)는 광 검출용 반도체 웨이퍼(미도시)로부터 얻어질 수 있다. 광 검출용 반도체 웨이퍼는 복수의 다이를 가지며, 각 다이는 다른 반도체 웨이퍼에서와 같이 웨이퍼의 상부 표면 위에 형성된 집적회로를 가진다. 각 다이는 복수의 솔더 본딩 패드를 가진다. 상기 웨이퍼는 그 표면 위에 패턴된 패시베이션층(passivation layer)을 가지며, 상기 패시베이션층은 그 아래 집적회로를 보호하기 위한 것이다. 광 검출용 다이(17)는 광 검출용 웨이퍼를 절단함으로써 제작되며, 도 6에 도시된 다이(17)는 이러한 광 검출용 웨이퍼로부터 절단된 하나의 다이(17)를 나타낸다. 그리고 광 검출용 다이(17)는 적어도 일면에 소정 파장의 광을 검출하는 광 검출 영역을 갖는데, 이와 같은 광 검출 영역은 수용홈(21)의 저면(23)을 향하도록 배치된다.
상기 다이(17)를 수용홈(21) 내부에 실장한 후 기판(11)을 광 검출용 웨이퍼로부터 절단하는 공정을 추가로 포함할 수 있다. 그 후, 각각의 반도체 패키지는 픽-플레이스(pick-and-place)에 의해 트레이(tray), 튜브(tube) 또는 포장 및 패키징을 위한 테이프 및 릴(reel)과 같은 포장 매체로 이동된다. 다이(17)의 두께는 백 그라인딩(back grinding) 하여 남은 두께가 대략 150~250㎛이다.
도 7을 참조하면, 본 실시예에 따른 광 검출용 반도체 패키지(30)는 인쇄회로기판(29) 상에 실장된다. 실장 방법으로는 볼 그리드 어레이(BGA: ball grid array) 패키지 기술 등을 들 수 있다. 이와 같이 인쇄회로기판(29) 상에 실장된 반도체 패키지(30)는 CCD 또는 CMOS와 같은 다양한 형태의 기술로서 제조되는 모든 형태의 광 센서 또는 광 검출기에 적용 가능하다. 예를 들면, 본 실시예와 같은 반도체 패키지는 캠코더, 디지털 스틸 카메라, PC카메라, 휴대용 전화기에 장착되는 카메라, PDA 및 휴대 카메라, 보안 카메라, 장난감, 자동차, 바이오 메트릭스(biometrics) 등에서와 같이 이미지 센서가 사용되는 어떠한 분야에서도 적용 가능하다. 그리고 본 실시예에 따른 반도체 패키지는 팩스, 바코드 판독기 및 스캐너, 디지털 복사기 등에 사용되는 바와 같은 선형 어레이 이미지 센서에 적용 가능하다. 본 실시예는 또한 모션 검출기, 광 레벨 센서, 위치 또는 트래킹 시스템 등에 사용되는 단상 다이오드 또는 4상 다이오드와 같은 비영상 광 센서를 패키징할 때에도 동등하게 적용 가능하다.
이상에서 본 발명의 실시예를 설명하였지만, 본 발명의 다양한 변경예와 수정예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다.
본 발명은 부피를 줄일 수 있는 광 검출용 반도체 패키지 및 그 제작방법을 제공할 수 있다.
본 발명은 또한 기판에 실장되는 솔더 범프의 크기를 줄일 수 있기 때문에 공정이 간소한 광 검출용 반도체 패키지 및 그 제작방법을 제공할 수 있다.

Claims (8)

  1. 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판-상기 기판은 소정의 크기를 갖는 수용홈 및 상기 수용홈에 연해서 형성되는 안착면을 구비함-과;
    상기 수용홈의 내부에서부터 상기 안착면까지 연장되는 금속패턴과;
    소정 범위의 파장을 갖는 광을 검출하는 광 검출 영역 및 상기 광 검출 영역과 전기적으로 결합되는 솔더 범프 패드를 구비하는 광 검출용 다이- 상기 광 검출용 다이는 상기 수용홈의 내부에 삽입되어 상기 광 검출 영역이 상기 수용홈 내부에 대향하게 배치되며 상기 솔더 범프 패드가 상기 금속패턴 상에 결합됨-와;
    상기 안착면에 위치한 상기 금속패턴 상에 형성되며 외부 회로에 실장하기 위한 솔더 범프를 구비하는 광 검출용 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 수용홈은 저면과 상기 저면에서 연장되는 경사면을 구비하며,
    상기 금속패턴은 상기 저면의 일부 및 상기 경사면에 형성되어 상기 안착면 까지 연장되는 광 검출용 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 기판의 일면 또는 양면에는 상기 소정 범위의 파장 내의 광 투과율을 변화시키기 위한 박막 코팅을 가지는 광 검출용 반도체 패키지.
  4. (a) 소정 범위의 파장을 가지는 광에 대해 대체로 투명한 재료로 구성되는 기판을 제공하는 단계;
    (b) 상기 기판의 소정의 위치에 수용홈을 형성하는 단계;
    (c) 상기 수용홈의 내부에서 연장하여 상기 기판의 안착면까지 연장되는 금속패턴을 형성하는 단계와;
    (d) 상기 기판의 안착면상에 형성된 상기 금속패턴 상에 형성되며 외부 회로에 실장되기 위한 솔더 범프를 형성하는 단계;
    (e) 소정 범위의 파장을 검출하는 광 검출 영역 및 상기 광 검출 영역과 전기적으로 결합되는 솔더 범프 패드를 구비하는 광 검출용 다이를 제공하는 단계와;
    (f) 상기 광 검출용 다이를 상기 수용홈의 내부에 삽입하여 상기 솔더 범프 패드를 상기 금속 패턴 상에 결합하는 단계를 포함하는 광 검출용 반도체 패키지 제작방법.
  5. 제 4 항에 있어서,
    상기 수용홈은 습식 에칭에 의해 형성되는 광 검출용 반도체 패키지 제작방법.
  6. 제 5 항에 있어서,
    습식 에칭은 6:1이하의 묽은 HF용액을 사용하거나 BHF를 사용하는 광 검출용 반도체 패키지 제작방법.
  7. 제 4 항에 있어서,
    상기 수용홈은 저면과 상기 저면에서 연장되어 상기 안착면까지 연장되는 경사면을 구비하고,
    상기 수용홈은 건식 에칭에 의해 상기 기판의 일부를 식각한 후 습식 에칭을 이용하여 상기 경사면의 경사각을 조정하는 광 검출용 반도체 패키지 제작방법.
  8. 제 4 항에 있어서,
    상기 기판은 복수의 단위 기판으로 구성되며, 상기 (f)단계 수행 후 상기 기판이 절단되는 광 검출용 반도체 패키지 제작방법.
KR1020060006671A 2006-01-23 2006-01-23 광 검출용 반도체 패키지 및 그 제작방법 KR100694669B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060006671A KR100694669B1 (ko) 2006-01-23 2006-01-23 광 검출용 반도체 패키지 및 그 제작방법
PCT/KR2007/000389 WO2007083976A1 (en) 2006-01-23 2007-01-23 Semiconductor package for photo-sensing and fabricating method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006671A KR100694669B1 (ko) 2006-01-23 2006-01-23 광 검출용 반도체 패키지 및 그 제작방법

Publications (1)

Publication Number Publication Date
KR100694669B1 true KR100694669B1 (ko) 2007-03-13

Family

ID=38103524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006671A KR100694669B1 (ko) 2006-01-23 2006-01-23 광 검출용 반도체 패키지 및 그 제작방법

Country Status (2)

Country Link
KR (1) KR100694669B1 (ko)
WO (1) WO2007083976A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925432B2 (ja) * 2011-05-10 2016-05-25 エスアイアイ・セミコンダクタ株式会社 光学センサおよび光学センサの製造方法
US20220254824A1 (en) * 2019-05-15 2022-08-11 Sony Semiconductor Solutions Corporation Semiconductor package, semiconductor package manufacturing method, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238828A (ja) 1998-02-20 1999-08-31 Toshiba Corp Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
JP2000077563A (ja) 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757659B1 (ko) * 2001-11-06 2007-09-10 매그나칩 반도체 유한회사 이미지 센서의 패키지
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238828A (ja) 1998-02-20 1999-08-31 Toshiba Corp Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
JP2000077563A (ja) 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007083976A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
US6943423B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
KR101453158B1 (ko) 이미지 센서를 위한 계단형 패키지 및 그 제조 방법
US10535622B2 (en) Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
US7112863B2 (en) Optical device, optical module, semiconductor apparatus and its manufacturing method, and electronic apparatus
US6917090B2 (en) Chip scale image sensor package
US20060151847A1 (en) Image sensor device and method of manufacturing same
JP2008512851A (ja) ウエハー水準でカメラモジュールを製造する方法
CN102138088A (zh) 光学器件、电子设备、及其制造方法
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
CN105742302B (zh) 具有玻璃中介层的芯片级封装照相机模块及其制作方法
CN101010807A (zh) 制造晶片级摄像头模块的方法
KR100694669B1 (ko) 광 검출용 반도체 패키지 및 그 제작방법
US8901693B2 (en) Substrate inside type module structure
CN100472790C (zh) 一种光感应的半导体器件的电子封装及其制作和组装
KR100756245B1 (ko) 카메라 모듈
US20040234190A1 (en) Optical modules and method for manufacturing the same, and electronic devices
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
KR20110077416A (ko) 이미지 센서 및 그 제조방법
KR100715858B1 (ko) 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
US20140035079A1 (en) Window Type Camera Module Structure
KR20240048974A (ko) 반도체 패키징을 이용한 광소자 패키지
CN113097239A (zh) 图像传感器封装
KR100640336B1 (ko) 이미지 센서 조립체

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 14