DE4321592B4 - Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür - Google Patents

Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür Download PDF

Info

Publication number
DE4321592B4
DE4321592B4 DE4321592A DE4321592A DE4321592B4 DE 4321592 B4 DE4321592 B4 DE 4321592B4 DE 4321592 A DE4321592 A DE 4321592A DE 4321592 A DE4321592 A DE 4321592A DE 4321592 B4 DE4321592 B4 DE 4321592B4
Authority
DE
Germany
Prior art keywords
conductors
carrier body
sides
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4321592A
Other languages
English (en)
Other versions
DE4321592A1 (de
Inventor
Kazuhiko Itami Kurafuchi
Katsunori Itami Ochi
Yoshiyuki Itami Ishimaru
Kenji Kawanishi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4321592A1 publication Critical patent/DE4321592A1/de
Application granted granted Critical
Publication of DE4321592B4 publication Critical patent/DE4321592B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

Halbleitervorrichtung, mit:
einem rechteckigen Chipauflage-Trägerhauptteil (15; 35) mit einer Oberfläche und zwei längeren (15a, 15b) und zwei kürzeren Seiten;
mindestens einer auf der Oberfläche des Trägerhauptteils (15; 35) angeordneten Halbleiterauflagefläche (11; 31a, 31b);
einer Vielzahl von Außenleitern (14; 34A, 34B), die auf der Oberfläche des Trägerhauptteils (15; 35) alle entlang den zwei längeren gegenüberliegenden Rändern (15a, 15b) des Trägerhauptteils (15; 35) angeordnet sind, wobei die Vielzahl der Außenleiter (14; 34A, 34B) eine ungleiche Größe besitzt;
einer Vielzahl von Innenleitern (12; 32A; 32B), die auf der Oberfläche des Trägerhauptteils (15; 35) gleichmäßig rund um die Halbleiterauflagefläche (11; 31a, 31b) und in einer im wesentlichen rechteckigen Form mit vier Seiten angeordnet sind;
einem Verdrahtungsmuster (13; 33a, 33b), das auf der Oberfläche des Trägerhauptteils (15; 35) angeordnet ist und eine Vielzahl von Leiterbahnen enthält, die jeweils jeden der Außenleiter (14; 34A, 34B) mit einem entsprechenden Innenleiter (12;...

Description

  • Die Erfindungen beziehen sich auf Halbleitervorrichtungen mit einer Vielzahl von Leitern hoher Dichte mit daran angebrachten Halbleiterchips. Ferner beziehen sich die Erfindungen auf ein Chipauflage-Trägerteil (COB bzw. "Chip On Board"-Substrat) und ein Tape-Carrier-Gehäuse dafür.
  • 6 ist eine Draufsicht auf ein herkömmliches Chipauflage-Trägerteil. Auf einem im wesentlichen rechteckig geformten Trägerhauptteil 5 ist eine Auflagefläche 1 für das Anbringen eines Halbleiterchips gebildet. Um die Auflagefläche 1 herum ist eine Vielzahl von Innenleitern 2 angeordnet. Ferner ist an den Rändern zweier Längsseiten 5a und 5b des Trägerhaupteils 5 eine Vielzahl von den Innenleitern 2 entsprechenden Außenleitern 4 angeordnet. Die einander entsprechenden Innenleiter 2 und Außenleiter 4 sind miteinander durch Leiterbahnen 3 aus einem leitenden Material wie Kupfer verbunden. Die Auflagefläche 1 ist allgemein rechteckförmig mit Seiten geformt, die zu den Seiten des Trägerhauptteils 5 parallel sind.
  • Der nicht dargestellte Halbleiterchip mit einer Vielzahl von Elektrodenanschlussflächen wird an der Auflagefläche 1 dieses Chipauflage-Trägerteils angebracht, wobei die Elektrodenanschlussflächen und die Innenleiter 2 miteinander elektrisch durch nicht dargestellte Drähte verbunden werden. Dann werden der Halbleiterchip, die Auflagefläche 1, die Innenleiter 2 und die Drähte z. B. in Kunstharz eingegossen, so dass eine Halbleitervorrichtung gebildet wird.
  • Falls gemäß 6 die Vielzahl der Außenleiter 4 auf ungleichmäßige Weise zwischen den Längsseiten 5a und 5b des Trägerhauptteils 5 aufgeteilt ist, entstehen auf unerwünschte Weise Bereiche A und B, in denen die Leiterbahnen 3 für das Verbinden der Innenleiter 2 mit den Außenleitern 4 dicht angeordnet sind. Falls der Abstand zwischen den benachbarten Leiterbahnen 3 kleiner als ein vorbestimmter Wert ist, besteht die Gefahr einer Verschlechterung der Zuverlässigkeit durch Kurzschlüsse oder bei den elektrischen Eigenschaften auftretendes Übersprechen. Daher muss das Trägerhauptteil 5 eine große Breite haben, um die Abstände zwischen den Leiterbahnen in den dichten Bereichen A und B größer als ein vorbestimmter Wert zu machen. Infolgedessen entsteht in diesem Fall ein Problem dadurch, dass die Größe der Halbleitervorrichtung nicht verringert werden kann. Insbesondere muss beispielsweise im Falle eines Mikrocomputers in dem ein Halbleiterchip mit einer großen Anzahl von Elektrodenanschlussflächen angebracht ist, das Trägerhauptteil 5 ausreichend groß bemessen werden.
  • Es könnte ein Verfahren mit einer derartigen Gestaltung in Betracht gezogen werden, das zum Verhindern des Vergrößerns des Trägerhauptteils 5 das Trägerteil aus einer Vielzahl von Schichten besteht und die Schichten miteinander über Durchgangsöffnungen verbunden sind. Dabei entstehen jedoch andere Probleme insofern, als die Dicke des Trägerteils nicht verringert werden kann und dass die Anordnung zu kompliziert wird.
  • Aus der DE 27 25 260 C2 , der US 4,887,148 und der Veröffentlichung Hg. R. R. Tummala, E. J. Rymaszewski „Microelectronics Packaging Handbook" Verl. Van Nostrand Reinhold, New York (1989) (S. 465–466) sind Halbleitervorrichtungen bekannt, die eine erhöhte Integrationsdichte bzw. Verkleinerung der Halbleitervorrichtung anstreben. Zu diesem Zweck wird ein Halbleiterbaustein um 45° bezüglich der Kanten eines Trägerhauptteils gedreht. Mittels dieser Maßnahme kann die Größe der Halbleitervorrichtung bei gleichbleibender Anzahl von Außenleitern verringert werden. Insbesondere, wenn jedoch die Außenleiter – im Gegensatz zu der US 4,887,148 und der genannten Veröffentlichung – lediglich an zwei gegenüberliegenden Seiten der Halbleitervorrichtung angeordnet werden, wie in der DE 27 25 260 C2 gezeigt, tritt das Problem einer zu geringen Entfernung zwischen verschiedenen Leiterbahnen, die jeweilige Innen- und Außenleiter verbinden, und ein damit verbundenes Nebensprechen auf.
  • Den Erfindungen liegt die Aufgabe zugrunde, Halbleitervorrichtungen, ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse zu schaffen, mit denen eine erhöhte Integrationsdichte ebenso wie ein ausreichender Abstand zwischen benachbarten Leiterbahnen möglich ist, um die vorstehend genannten Probleme zu lösen.
  • Diese Aufgabe wird erfindungsgemäß durch Halbleitervorrichtungen gemäß Patentansprüchen 1 und 8, durch ein Chipauflage-Trägerteil gemäß Patentanspruch 5 und durch ein Tape-Carrier-Gehäuse gemäß Patentanspruch 9 gelöst. Bevorzugte Ausführungen sind in den abhängigen Patentansprüchen dargelegt.
  • Die erste Halbleitervorrichtung und das Chipauflage-Trägerteil gemäß einer der Erfindungen enthalten eine Vielzahl von Innenleitern, die im wesentlichen in Form eines Rechtecks gleichmäßig rund um die Halbleiterauflagenfläche angeordnet sind, das unter einem vorbestimmten Winkel in Bezug auf die jeweilige Seite bzw. den Rand des Trägerhauptteils schräg gestellt sind, so dass benachbarte Leiterbahnen in Abständen angeordnet sind, die größer als ein vorbestimmter Wert sind und die Vielzahl der Außenleiter ungleicher Größe entlang zweier längerer gegenüberliegenden Seiten des Trägerhauptteils angeordnet sind.
  • Die zweite Halbleitervorrichtung bzw. das Tape-Carrier-Gehäuse ist erfindungsgemäß jeweils derart gestaltet, dass die rechteckige Öffnung eines Isolierfilms für den Halbleiterchip in Bezug auf die jeweilige Seite eines Gehäuseaufsatzes unter einem vorbestimmten Winkel schräg gestellt ist, so dass die Endabschnitte der Leiter unter einem vorbestimmten Winkel in Bezug auf die jeweilige Seite des Eingussbereichs schräg gestellt sind, so dass zueinander benachbarte Leiter in Abständen angeordnet sind, die größer als ein vorbestimmter Wert sind.
  • Die Erfindungen werden nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß eines ersten Ausführungsbeispieles der Erfindung gemäß Anspruch 1 zeigt.
  • 2 ist eine Draufsicht, die ein Chipauflage-Trägerteil zur Verwendung in der in 1 gezeigten Halbleitervorrichtung zeigt.
  • 3 ist eine Draufsicht, die ein Ausführungsbeispiel eines erfindungsgemäßen Chipauflage-Trägerteils gemäß Anspruch 5 zeigt.
  • 4 ist eine Draufsicht, die eine Abwandlungsform des erfindungsgemäßen Chipauflage-Trägerteils gemäß Anspruch 5 zeigt.
  • 5 ist eine Draufsicht, die eine Halbleitervorrichtung mit einem Isolierfilm gemäß eines Ausführungsbeispieles einer erfindungsgemäßen Halbleitervorrichtung gemäß Anspruch 8 zeigt.
  • 6 ist eine Draufsicht eines herkömmlichen Chipauflage-Trägerteils.
  • Gemäß 1 hat eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung gemäß Anspruch 1 ein in 2 gezeigtes COB-Substrat bzw. Chipauflage-Trägerteil 10. Auf einem Trägerhauptteil 15, das z. B. aus Epoxyglas besteht und das im wesentlichen zu einem Rechteck geformt ist, ist eine recheckige Auflagefläche 11 zum Anbringen eines Halbleiterchips ausgebildet. Die Auflagefläche 11 ist derart angeordnet, dass sie gegenüber einer jeweiligen Seite des Trägerhauptteils 15 einen Winkel θ bildet. Um die Auflagefläche 11 herum ist eine Vielzahl von Innenleitern 12 angeordnet. D. h., die Innenleiter 12 sind in Form eines Rechteckes angeordnet, welches gegenüber einer jeweiligen Seite des Trägerhauptteils 15 den Winkel θ bilden. Ferner ist an den Rändern zweier längerer Seiten 15a und 15b des Trägerhauptteils 15 eine Vielzahl von Außenleitern 14 ungleicher Größe angeordnet, die jeweils den vorstehend genannten Innenleitern 12 entsprechen. Die einander entsprechenden Innenleiter 12 und Außenleiter 14 sind miteinander durch Leiterbahnen 13 aus einem leitenden Material wie Kupfer verbunden.
  • Gemäß 2 sind die Außenleiter 14 auf ungleichmäßige Weise zwischen der längeren Seite 15a und der längeren Seite 15b des Trägerhauptteils 15 der Länge L aufgeteilt. Wenn wie bei dem herkömmlichen Verfahren die Innenleiter 2 parallel zu einer jeweiligen Seite des Trägerhauptteils 5 angeordnet sind, entstehen gemäß der Darstellung in 6 in dem rechten oberen Bereich und dem linken unteren Bereich der Auflagefläche 1 auf unerwünschte Weise Bereiche, in denen die Leiterbahnen 3 dicht aneinander liegen. Daher ist das COB-Substrat 10 bzw. Chipauflage-Trägerteil 10 gemäß diesem Ausführungsbeispiel derart gestaltet, dass die Gesamtheit der zu einem Rechteck angeordneten Innenleiter 12 um einen Winkel θ nach rechts schräg gestellt ist, um den Raum an dem zu der Auflagefläche 11 oberen rechten und unteren linken Bereich zu vergrößern, in denen dann die Leiterbahnen 13 leicht nebeneinander angeordnet werden können. Infolgedessen kann die Gesamtbreite W des Trägerhauptteils 15 im Vergleich zu dem in 6 gezeigten Trägerhauptteils 5 verringert werden, obwohl die zueinander benachbarten Leiterbahnen 13 in ausreichend großen Abständen von beispielsweise 100 μm oder mehr angeordnet werden können.
  • An der Auflagefläche 11 dieses Chipauflage-Trägerteils 10 wird gemäß 1 ein Halbleiterchip 16 befestigt. Ferner wird eine Vielzahl von Elektrodenanschlussflächen 17, die auf der Oberfläche des Halbleiterchips 16 ausgebildet sind durch Drähte 18 elektrisch mit den entsprechenden Innenleitern 12 verbunden. Die 1 zeigt einen Teil der Vielzahl der Elektrodenanschlussflächen 17 und der Drähte 18, während die restlichen Teile weggelassen sind. In 1 ist mit 19 ein dicht eingegossener Bereich dargestellt, in welchem der Halbleiterchip 16, die Auflagefläche 11, die Vielzahl der Innenleiter 12 und die Vielzahl der Drähte 18 mit einem Vergussmaterial wie Kunstharz z. B. in einem Vergussverfahren dicht abgeschlossen sind. Als Ergebnis ist die Halbleitervorrichtung fertiggestellt.
  • Die 3 ist eine Draufsicht auf ein COB-Substrat bzw. Chipauflage-Trägerteil gemäß eines Ausführungsbeispiels der Erfindung nach Anspruch 5. Das Chipauflage-Trägerteil wird zum Anbringen eines Mikrocomputerchips verwendet und hat 96 Außenleiter 24 an einer längeren Seite 25a eines Trägerhauptteils 25 sowie 50 Außenleiter 24 an einer längeren Seite 25b desselben. Durch Schrägstellen der gesamten Anordnung von Innenleitern 22 in einem Winkel von 15° nach rechts zu kann die Breite des Trägerhauptteils 25 von 28,0 mm, die bei der herkömmlichen Gestaltung erforderlich waren, auf 24,0 mm verringert werden.
  • Es ist anzumerken, dass an einem einzelnen Chipauflage-Trägerteil eine Vielzahl von Halbleiterchips angebracht werden kann. Ein in 4 gezeigtes Chipauflage-Trägerteil hat eine erste und eine zweite Auflagefläche 31a und 31b. Um die Auflageflächen 31a und 31b herum sind jeweils eine erste und eine zweite Gruppe von Innenleitern 32A und 32B ausgebildet, die in Form eines Rechtecks angeordnet sind. An dem Rand eines Trägerhauptteils 35 sind eine der ersten und der zweiten Gruppe der Innenleiter 32A und 32B entsprechende erste und zweite Gruppe von Außenleitern 34A und 34B angeordnet. Die Innenleiter 32A der ersten Gruppe sind über Leiterbahnen 33a mit den Außenleitern 34A der entsprechenden ersten Außenleitergruppe verbunden. Gleichermaßen sind die Innenleiter 32B der zweiten Gruppe über Leiterbahnen 33b mit den Außenleitern 34B der zweiten Außenleitergruppe verbunden. Die erste Anschlussfläche 31a und die Innenleiter 32A der ersten Innenleitergruppe sind unter einem Winkel θ zu einer jeweiligen Seite des Trägerhauptteils 35 angeordnet. Infolgedessen sind die ersten Leiterbahnen 33a in Abständen angeordnet, die größer als ein vorbestimmter Wert sind.
  • Es kann daher selbst dann, wenn eine Vielzahl von Halbleiterchips angebracht wird, die Größe des Trägerhauptteils 35 verringert werden. Obgleich bei dem in 4 gezeigten Chipauflage-Trägerteil die Anordnung derart gewählt ist, dass nur die erste Auflagefläche 31a und die erste Innenleitergruppe 32A für den einen der Halbleiterchips schräg gestellt sind, können beide Anschlussflächen 31a und 31b und beide Innenleitergruppen 32A und 32B für beide Halbleiterchips schräg angeordnet werden, falls es erforderlich ist. Ferner können auf gleichartige Weise an dem einzigen COB–Substrat bzw. Chipauflage-Trägerteil drei oder mehr Halbleiterchips angebracht werden.
  • Es ist auch eine Halbleitervorrichtung mit einem Leiterrahmen denkbar. Der Leiterrahmen hat eine Auflagefläche und eine Vielzahl von in Form eines Rechteckes um die Auflagefläche herum angeordneten Innenleitern. Mit den Innenleitern sind jeweils Außenleiter verbunden. An der Auflagefläche ist ein Halbleiterchip befestigt, der eine Vielzahl von Elektrodenanschlussflächen hat. Die Elektrodenanschlussflächen sind jeweils über Drähte elektrisch mit den entsprechenden Innenleitern verbunden. Es existiert ein dicht vergossener Bereich, in welchem der Halbleiterchip, die Elektrodenanschlussflächen, die Innenleiter und die Drähte z. B. mit Kunstharz in der Weise dicht abgeschlossen sind, dass die Außenleiter frei nach außen herausstehen. Der Leiterrahmen kann durch Ätzen oder Stanzen einer Metallplatte hergestellt werden.
  • Die Leiterrahmenvariante ist derart gestaltet, dass die Auflagefläche einen Winkel von θ zu der jeweiligen Seite des rechteckigen Vergussbereichs bildet, wodurch die Vielzahl der Innenleiter in Form eines Rechteckes angeordnet sind, das im Winkel θ schräg gestellt ist. Daher kann in einem kleinen Vergussbereich eine große Anzahl von Innenleitern in Abständen angeordnet werden, die größer als ein vorbestimmter Wert sind.
  • Eine Keramikgehäuse-Halbleitervorrichtung kann auf gleichartige Weise hergestellt werden. D. h., ein Keramikmaterial und ein Metallmaterial mit einer so mehrschichtigen Verschaltung werden in Form eines Gehäuses gesintert und es werden dann eine Auflagefläche, eine Vielzahl von Innenleitern und eine Vielzahl von Außenleitern gebildet, wonach ein Halbleiterchip angebracht wird. Die Vielzahl der Innenleiter wird in Form eines Rechteckes angeordnet, das in einem vorbestimmten Winkel zur Umrisslinie des Gehäuses schräg gestellt ist.
  • Die 5 zeigt als Ausführungsbeispiel der Erfindung gemäß Anspruch 8 eine als TCP- bzw. "Tape Carrier Package"-Halbleitervorrichtung bekannte Gurtungsgehäuse-Halbleitervorrichtng in der ein TAB- bzw. "Tape Automated Bonding"-Substrat, d. h., ein Trägerteil zum Filmbonden bzw. automatischen Gurten verwendet ist. Das Filmbonde-Trägerteil hat einen rechteckigen Isolierfilm 55, der in seinem mittigen Bereich eine rechteckige Öffnung 55a hat. An dem Isolierfilm 55 ist eine Vielzahl von Innenleitern 52 angebracht. Ferner ist mit jedem der Innenleiter 52 einstückig ein Außenleiter 54 verbunden. Der vordere Abschnitt eines jeden Innenleiters 52 ist der Öffnung 55a in dem Isolierfilm 55 zugewandt. In der Öffnung 55a des Isolierfilms 55 wird ein Halbleiterchip 56 mit einer Vielzahl von Elektrodenanschlussflächen aufgenommen, welche jeweils direkt mit den vorderen Abschnitten der entsprechenden Innenleiter 52 verbunden werden. In 5 ist mit 59 ein Vergussbereich bezeichnet, in welchem der Halbleiterchip 56, der Isolierfilm 55 und die Vielzahl der Innenleiter 52 z. B. mit Kunstharz in der Weise dicht abgeschlossen sind, dass die Außenleiter 54 nach außen frei herausstehen. Als Ergebnis ist die Halbleitervorrichtung fertiggestellt.
  • Das o. g. Ausführungsbeispiel ist derart gestaltet, dass die Öffnung 55a des Isolierfilms 55 in einem Winkel von θ zu der jeweiligen Seite des rechteckigen Vergussbereichs 59 schräg gestellt ausgebildet ist, wodurch der in der Öffnung 55a aufgenommene Halbleiterchip 56 im Winkel θ schräg angeordnet ist. Daher kann in einem kleinen Vergussbereich eine große Anzahl von Innenleitern 52 in Abständen angeordnet werden, die größer als ein vorbestimmter Wert sind. In 5 sind zwar die Form und die Anzahl der Innenleiter 52 vereinfacht dargestellt, jedoch kann tatsächlich eine sehr große Anzahl von Innenleitern 52 auf gleichartige Weise wie die Leiterbahnen 13 der in 1 gezeigten Halbleitervorrichtung angeordnet werden.

Claims (10)

  1. Halbleitervorrichtung, mit: einem rechteckigen Chipauflage-Trägerhauptteil (15; 35) mit einer Oberfläche und zwei längeren (15a, 15b) und zwei kürzeren Seiten; mindestens einer auf der Oberfläche des Trägerhauptteils (15; 35) angeordneten Halbleiterauflagefläche (11; 31a, 31b); einer Vielzahl von Außenleitern (14; 34A, 34B), die auf der Oberfläche des Trägerhauptteils (15; 35) alle entlang den zwei längeren gegenüberliegenden Rändern (15a, 15b) des Trägerhauptteils (15; 35) angeordnet sind, wobei die Vielzahl der Außenleiter (14; 34A, 34B) eine ungleiche Größe besitzt; einer Vielzahl von Innenleitern (12; 32A; 32B), die auf der Oberfläche des Trägerhauptteils (15; 35) gleichmäßig rund um die Halbleiterauflagefläche (11; 31a, 31b) und in einer im wesentlichen rechteckigen Form mit vier Seiten angeordnet sind; einem Verdrahtungsmuster (13; 33a, 33b), das auf der Oberfläche des Trägerhauptteils (15; 35) angeordnet ist und eine Vielzahl von Leiterbahnen enthält, die jeweils jeden der Außenleiter (14; 34A, 34B) mit einem entsprechenden Innenleiter (12; 32A, 32B) elektrisch verbinden, wobei jede Seite der rechteckigen Form der Verteilung der Innenleiter (12, 32A, 32B) um einen vorbestimmten Winkel (θ) schräg hinsichtlich einer entsprechenden Seite des Trägerhauptteils (15; 35) liegt, wodurch Abstände zwischen benachbarten Leiterbahnen des Verdrahtungsmusters (13; 33a, 33b) größer als ein vorbestimmter Wert sind; einem Halbleiterbaustein (16) mit einer Vielzahl von Elektrodenanschlüssen (17), der auf der Halbleiterauflagefläche (11; 31a, 31b) befestigt ist; und einer Vielzahl von Drähten (18) welche die jeweiligen Elektrodenanschlüsse (17) des Halbleiterbausteins (16) und entsprechende Innenleiter (12; 32A, 32B) verbinden.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterauflagefläche (11; 31a, 31b) rechteckig ist und vier Seiten besitzt, wobei jede Seite der Halbleiterauflagefläche (11; 31a, 31b) um einen Winkel (θ) schräg hinsichtlich der entsprechenden Seite des Chipauflage-Trägerhauptteils (15; 35) liegt.
  3. Halbleitervorrichtung nach Anspruch 1, mit einer Vielzahl von Halbleiterbausteinen und einer Vielzahl von Innenleitern (32A, 32B), die entsprechend den Halbleiterbausteinen in im wesentlichen rechteckigen Formen angeordnet sind, wobei diese jeweils um einen bestimmten Winkel (θ) bezüglich jeder Seite des Trägerhauptteils (15; 35) schräg liegen, wodurch die Abstände zwischen benachbarten Leiterbahnen größer als ein vorbestimmter Wert sind.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Trägerhauptteil (15; 35) aus Epoxydglas besteht.
  5. Chipauflage-Trägerteil, mit: einem rechteckigen Chipauflage-Trägerhauptteil (15) mit einer Oberfläche und zwei längeren (15a, 15b) und zwei kürzeren Seiten; mindestens einer Halbleiterauflagefläche (11), die auf der Oberfläche des Trägerhauptteils (15) angeordnet ist; einer Vielzahl von Innenleitern (12), die auf der Oberfläche des Trägerhauptteils (15) gleichmäßig rund um die Halbleiterauflagefläche (11) in einer im wesentlichen rechteckigen Form angeordnet sind; einer Vielzahl von Außenleitern (14) entsprechend den jeweiligen Innenleitern (12), die alle an zwei gegenüberliegenden, längeren Seiten des Trägerhauptteils (15) angeordnet sind, wobei die Vielzahl der Außenleiter (14) eine ungleiche Größe besitzt; und einem Verdrahtungsmuster (13), das auf der Oberfläche des Trägerhauptteils (15) angeordnet ist und eine Vielzahl von Leiterbahnen enthält, die jeweils elektrische Verbindungen zwischen jedem der Innenleiter (12) und einem entsprechenden Außenleiter (14) verwirklichen, wobei die Innenleiter (12) in einer rechteckigen Form mit um einen bestimmten Winkel (θ) schräg liegende Seiten hinsichtlich entsprechender Seiten des Trägerhauptteils (15) angeordnet sind, wodurch Abstände zwischen benachbarten Leiterbahnen des Verdrahtungsmusters (13) größer als ein vorbestimmter Wert sind.
  6. Chipauflage-Trägerteil nach Anspruch 5, wobei die Halbleiterauflagefläche (11) rechteckig ist und vier Seiten besitzt, die um einen Winkel (θ) schräg im Hinblick auf entsprechende Seiten des Trägerhauptteils (15) liegen.
  7. Chipauflage-Trägerteil nach Anspruch 5, wobei der Trägerhauptteil (15; 35) aus Epoxydglas besteht.
  8. Halbleitervorrichtung, mit einem Isolierfilm (55) mit einer rechteckigen Öffnung (55a); einem rechteckigen Halbleiterbaustein (56) mit vier Seiten, der in der Öffnung des Isolierfilms (55) angeordnet ist und eine Vielzahl von Elektrodenanschlüssen besitzt: einer Vielzahl von Leitern (52, 54), die auf dem Isolierfilm (55) angeordnet und mit den entsprechenden Elektrodenanschlüssen des Halbleiterbausteins (56) verbunden sind; und einem rechteckigen Gehäuseaufsatz (59) mit vier Seiten, der den Halbleiterbaustein (56), den Isolierfilm (55) und die Vielzahl der Leiter (52, 54) dicht einschließt, wobei die Vielzahl der Leiter (52, 54) aus dem Gehäuseaufsatz (59) herausragen, wobei jede Seite der Öffnung des Isolierfilms (55) in einem vorbestimmten Winkel (θ) schräg im Hinblick auf eine entsprechende Seite des Gehäuseaufsatzes (59) angeordnet ist, wodurch Abstände zwischen benachbarten Leitern (52) größer als ein vorbestimmter Wert sind.
  9. Tape-Carrier-Gehäuse, mit einem Isolierfilm (55) mit einer rechteckigen Öffnung (55a) zur Aufnahme eines Halbleiterbausteins; einer Vielzahl von Leitern (52, 54), die auf dem Isolierfilm (55) angeordnet sind, wobei sich die Endteile der Leiter (52) innerhalb der Öffnung (55a) erstrecken; und einem Vergussbereich (59), der den Isolierfilm (55) und die Vielzahl der Leiter (52, 54) dicht einschließt, wobei der Vergussbereich (59) eine rechteckige Form hat und die Endteile der Vielzahl von Leiter (52) in einer im wesentlichen rechteckigen Form mit vier Seiten angeordnet sind, wobei jede Seite der rechteckigen Form in einem vorbestimmten Winkel (θ) schräg hinsichtlich einer entsprechenden Seite des Vergussbereichs angeordnet ist, wodurch Abstände zwischen benachbarten Leitern (52) größer als ein vorbestimmter Wert sind.
  10. Tape-Carrier-Gehäuse nach Anspruch 9, wobei die Öffnung (55a) in dem Isolierfilm (55) vier Seiten besitzt und jede Seite der Öffnung (55a) jeweils in einem vorbestimmten Winkel (θ) schräg hinsichtlich einer entsprechenden Seite des Vergussbereichs (59) angeordnet ist.
DE4321592A 1992-06-30 1993-06-29 Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür Expired - Fee Related DE4321592B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04173137A JP3138539B2 (ja) 1992-06-30 1992-06-30 半導体装置及びｃｏｂ基板
JPP4-173137 1992-06-30

Publications (2)

Publication Number Publication Date
DE4321592A1 DE4321592A1 (de) 1994-01-05
DE4321592B4 true DE4321592B4 (de) 2008-07-31

Family

ID=15954808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4321592A Expired - Fee Related DE4321592B4 (de) 1992-06-30 1993-06-29 Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür

Country Status (4)

Country Link
US (1) US5410182A (de)
JP (1) JP3138539B2 (de)
DE (1) DE4321592B4 (de)
FR (1) FR2693031B1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
GB2396063B (en) * 2001-02-15 2005-02-09 Hewlett Packard Co Connector system and assembly
US6882046B2 (en) 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
KR100665840B1 (ko) * 2004-12-10 2007-01-09 삼성전자주식회사 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
KR101935242B1 (ko) * 2018-05-29 2019-01-04 (주)제이에스엠티 Cnc 선반의 기내 로봇 자동화 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938567A1 (de) * 1979-09-24 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Baustein fuer hochintegrierte schaltkreise
JPS63160260A (ja) * 1986-12-23 1988-07-04 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
DE2725260C2 (de) * 1977-06-03 1988-09-29 Nippon Electric Co., Ltd., Tokio/Tokyo, Jp
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
DE3910707A1 (de) * 1988-05-09 1989-11-23 Nat Semiconductor Corp Spritzgegossenes pingitter-leistungsgehaeuse
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
JPH0216791A (ja) * 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
EP0445726A1 (de) * 1990-03-06 1991-09-11 Kabushiki Kaisha Toshiba Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611317A (en) * 1970-02-02 1971-10-05 Bell Telephone Labor Inc Nested chip arrangement for integrated circuit memories
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2725260C2 (de) * 1977-06-03 1988-09-29 Nippon Electric Co., Ltd., Tokio/Tokyo, Jp
DE2938567A1 (de) * 1979-09-24 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Baustein fuer hochintegrierte schaltkreise
JPS63160260A (ja) * 1986-12-23 1988-07-04 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
DE3910707A1 (de) * 1988-05-09 1989-11-23 Nat Semiconductor Corp Spritzgegossenes pingitter-leistungsgehaeuse
JPH0216791A (ja) * 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
EP0445726A1 (de) * 1990-03-06 1991-09-11 Kabushiki Kaisha Toshiba Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Hg., Tummala R.R., Rymaszewski, E.J.: "Microelectronics Packaging Handbook" Verl. Van Nortrand Reinhold, New York (1989) S. 465-466 *
JP 63-160 260 A
Patent Abstracts of Japan & JP 02016791 A *
Patent Abstracts of Japan & JP 63160260 A *
Patent Abstracts of Japan: JP 02-016 791 A

Also Published As

Publication number Publication date
FR2693031B1 (fr) 1994-09-16
DE4321592A1 (de) 1994-01-05
US5410182A (en) 1995-04-25
FR2693031A1 (fr) 1993-12-31
JP3138539B2 (ja) 2001-02-26
JPH0621257A (ja) 1994-01-28

Similar Documents

Publication Publication Date Title
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19709295B4 (de) Halbleiterbaugruppe
DE2554965C2 (de)
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE10147955A1 (de) Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE3810899C2 (de)
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung
DE4130569A1 (de) Ic-paketiereinrichtung
DE10030144A1 (de) Halbleitervorrichtung und zugehörige Einbaustruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee