DE10030144A1 - Halbleitervorrichtung und zugehörige Einbaustruktur - Google Patents

Halbleitervorrichtung und zugehörige Einbaustruktur

Info

Publication number
DE10030144A1
DE10030144A1 DE10030144A DE10030144A DE10030144A1 DE 10030144 A1 DE10030144 A1 DE 10030144A1 DE 10030144 A DE10030144 A DE 10030144A DE 10030144 A DE10030144 A DE 10030144A DE 10030144 A1 DE10030144 A1 DE 10030144A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
circuit board
side end
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10030144A
Other languages
English (en)
Inventor
Yukinaga Imamura
Keisuke Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Engineering Co Ltd
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Engineering Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Engineering Co Ltd, Mitsubishi Electric Corp filed Critical Mitsubishi Electric Engineering Co Ltd
Publication of DE10030144A1 publication Critical patent/DE10030144A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

In einer Einbaustruktur einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ein Halbleiterchip (12) auf jeder von Vorder- und Rück-Hauptoberflächen eines Gehäusesubstrats (13) vorgesehen. Anschlußstifte (9) sind auf einer Seitenendoberfläche des Gehäusesubstrats (13) derart vorgesehen, daß sie davon hervorstehen. Das Gehäusesubstrat (13) ist senkrecht zu einer Leiterplatte (3) angebracht, wobei eine Oberfläche, an der die Anschlußstifte (9) angebracht sind, der Leiterplatte (3) gegenüberliegt. Mit dieser Struktur kann eine Halbleitervorrichtung vorgesehen werden, die ein effizientes Einbauen eines Halbleiterchips ermöglicht.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung mit einem Gehäusesubstrat und auf eine Leiterplatte, die zum Einbauen einer Mehrzahl von Halbleiterchips verwendet wird, und zugehörige Einbaustrukturen.
In einer bei der Anmelderin verwendeten Halbleitervorrichtung ist ein Gehäusesubstrat, auf dem ein Halbleiterchip angeordnet ist, auf eine Leiterplatte gesetzt. In bei der Anmelderin vor­ handenen Halbleitervorrichtungen ist ein Halbleiterchip 105 auf einer Hauptoberfläche des Gehäusesubstrats 108 über eine Verbin­ dungsanschlußstelle 107, wie in einem QFP-LSI (Quadrad Flat Pac­ kage-Large Skale Integration Circuit, Quadratisches- Flachgehäuse-Hochintegrationsschaltung) 101 oder 102, die in Fig. 14 bis 17 gezeigt sind, vorgesehen. Zusätzlich ist eine Leitung 106, die mit einer Elektrode in dem Halbleiterchip 105 verbunden ist, mit einem Anschlußstift 109 verbunden, der auf einer Seitenendoberfläche des Gehäusesubstrats 108 vorgesehen ist. Weiter sind der Anschlußstift 109 und das Halbleiterchip 105 mit einer Form 104 bedeckt und an dem Gehäusesubstrat 108 befestigt. Diese QFP-LSIs 101 und 102 sind an einer Leiterplatte 103 mit einer Oberfläche angebracht, auf der das Halbleiterchip 105 nicht der Leiterplatte 103 gegenüberliegend vorgesehen ist.
Wie in Fig. 17 gezeigt ist, erfordern die QFP-LSIs 101 und 102, die oben erwähnt wurden, jeweils eine reservierte Fläche von axb auf einer oberen Oberfläche der Leiterplatte 103. Daher ist zum Vorsehen von n QFP-LSIs auf der Leiterplatte 103 eine Fläche von nxaxb der Leiterplatte erforderlich und zusätzlich ist eine Flä­ che für einen Verbindungsbereich erforderlich, um Verbindungen vorzusehen, die mit Anschlußstiften der QFP-LSIs verbunden sind, um ein elektrisches Signal zu den QFP-LSIs zu senden.
Daher vergrößert sich in dem bei der Anmelderin vorhandenen QFP- LSI eine Fläche der Leiterplatte, die durch die Chips belegt ist, gemäß der Anzahl der Halbleiterchips. Weiter steigt, wenn die Anzahl von vorgesehenem QFP-LSIs ansteigt, die Anzahl von Anschlußstiften, um ein weiteres Problem der Stauung von Leitun­ gen auf der Leiterplatte zu verursachen. Außerdem ist in den hochintegrierten Halbleitervorrichtungen die Verarbeitung von Wärme, die von dem Halbleiterchip emittiert wird, erforderlich, wenn die Betriebe der Halbleiterelemente schneller werden. In den QFP-LSI mit der oben beschriebenen Struktur muß eine Strah­ lungsrippe oder ein Propeller bei weiterer Wärmestrahlung hinzu­ gefügt werden.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervor­ richtung vorzusehen, bei der das Gehäusesubstrat senkrecht an der Leiterplatte angebracht ist, wodurch ein effizienter Einbau von Halbleiterchips und Einbaustrukturen davon ermöglicht wer­ den, um die oben beschriebenen Probleme zu lösen.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. eine Einbaustruktur nach Anspruch 6.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Eine Halbleitervorrichtung der vorliegenden Erfindung, die das oben beschriebene Problem löst, weist folgendes auf: ein Gehäu­ sesubstrat mit einer ersten und einer zweiten Hauptoberfläche, die einander entgegengesetzt sind, und Seitenendoberflächen;
Halbleiterchips, die auf der ersten bzw. zweiten Hauptoberfläche vorgesehen sind; und einen Anschlußstift zur elektrischen Ver­ bindung, der auf der Seitenendoberfläche vorgesehen ist und sich in eine Richtung erstreckt, die im wesentlichen parallel zu der ersten und der zweiten Hauptoberfläche ist.
Mit dieser Struktur kann das Gehäusesubstrat senkrecht an der Leiterplatte eingebaut bzw. eingesetzt werden, wobei eine Ober­ fläche mit den Anschlußstiften des Gehäusesubstrats der Leiter­ platte gegenüberliegt. Daher können durch Anordnen von Halblei­ terchips auf beiden Oberflächen des Gehäusesubstrats, viele Halbleitervorrichtungen einer Richtung senkrecht zur Leiterplat­ te vorgesehen werden. Dann ist eine Fläche, die durch das Gehäu­ sesubstrat auf der Leiterplatte belegt ist, wenn n Halbleiter­ chips eingebaut sind, reduziert im Vergleich mit einem bei der Anmelderin vorhandenen Fall, in dem das Halbleiterchip nur auf einer Hauptoberfläche des Gehäusesubstrats vorgesehen ist und eine Oberfläche, auf dem Halbleiterchips nicht vorgesehen ist, an der Leiterplatte angebracht ist. Als eine Folge können mehr Halbleiterchips auf der Leiterplatte derselben Fläche vorgesehen werden, und mit dem Einbauen bzw. Einsetzen der Halbleitervor­ richtung wird eine hohe zweidimensionale Integration ermöglicht.
Zusätzlich wird durch Vorsehen einer Mehrzahl von Halbleiter­ chips auf mindestens einer der ersten und zweiten Hauptoberflä­ che des Gehäusesubstrats, die Anzahl von Halbleiterchips, die in einer Richtung senkrecht zu der Leiterplatte eingebaut sind, vergrößert, wodurch sogar mehr Halbleiterchips vorgesehen werden können auf der Leiterplatte derselben Fläche. Als eine Folge wird das Einbauen bzw. Einsetzen der Halbleitervorrichtungen mit einer sogar höheren zweidimensionalen Integration ermöglicht.
Zusätzlich kann durch Kombinieren von Anschlußstiften mehr als eines Halbleiterchips, die zum Senden eines gemeinsamen Signals auf dem Gehäusesubstrat vorgesehen sind, die Anzahl von allge­ meinen Anschlußstiften verringert werden.
Zusätzlich muß in der Halbleitervorrichtung gemäß der vorliegen­ den Erfindung, wenn die Halbleiterchips direkt auf einer Vorder­ oberfläche und einer Rückoberfläche vorgesehen sind, das heißt, den Hauptoberflächen des Gehäusesubstrats, die bei der Anmelde­ rin verwendete Einbaustruktur (Einsetzstruktur) nicht verwendet werden, in dem das Gehäusesubstrat, auf dem eine Hauptoberfläche des Halbleiterchips vorgesehen ist, in einem Sockel oder der­ gleichen angeordnet ist und auf die Leiterplatte gesetzt bzw. in sie eingesetzt wird. Daher kann die Anzahl von Elementen verrin­ gert werden und der Herstellungsprozeß kann vereinfacht werden.
Gemäß einer weiteren Ausführungsform ist eine Erdungsplatte (Massenplatte) der Halbleitervorrichtung derart vorgesehen, daß sie von einer Seitenendoberfläche in einem vorbestimmten Be­ reich, der ein anderer Bereich ist, in dem der Anschlußstift vorgesehen ist, hervorsteht.
Mit dieser Struktur kann eine Wärme, die in dem Halbleiterchip erzeugt wird, unter Benutzung der Massenplatte abgestrahlt wer­ den. Zusätzlich wird mit einer größeren Massenplatte eine Er­ dungsfläche (Massenfläche) vergrößert und eine Impedanz kann verringert werden. Als eine Folge kann eine Wirkung von Rau­ schen, das in und aus der Halbleitervorrichtung erzeugt wird, verringert werden.
Vorzugsweise steht die Massenplatte von der Seitenendoberfläche des Gehäusesubstrats derart hervor, daß eine Lücke zwischen ei­ ner Oberfläche, die der Leiterplatte gegenüberliegt, und der Leiterplatte belassen wird, wenn das Gehäusesubstrat an der Lei­ terplatte angebracht wird, um das Einsetzen einer anderen Halb­ leitervorrichtung darin zu ermöglichen.
Mit einer derartigen Struktur kann ein anderes Gehäusesubstrat eines bei der Anmelderin verwendeten Typs, auf dem ein Ein- Oberflächen-Halbleiterchip vorgesehen ist, in der oben erwähnten Lücke mit einer Oberfläche angeordnet werden, wobei kein Halb­ leitersubstrat in Kontakt mit der Leiterplatte ist, wodurch mehr Halbleiterchips auf der Leiterplatte derselben Fläche vorgesehen werden können. Als eine Folge kann die Halbleitervorrichtung mit einer höheren Integration eingebaut werden.
Gemäß einer anderen Ausführungsform ist ein Anschlußstift der Halbleitervorrichtung in einem Bereich vorgesehen, der ein ande­ rer ist als der Bereich mit dem Anschlußstift.
Mit einer derartigen Struktur kann eine Mehrzahl von Halbleiter­ vorrichtungen senkrecht auf der Hauptoberfläche der Leiterplatte angebracht werden und eine Einbaustruktur kann realisiert wer­ den, in der Massenanschlußstifte der Mehrzahl von Halbleitervor­ richtungen elektrisch miteinander über die Massenplatte verbun­ den sind. Daher ist es möglich, die Massenplatte als ein wärme­ ausstrahlendes Substrat zu verwenden und den Effekt des Rau­ schens, das in und aus der Halbleitervorrichtung erzeugt wird mit der Verwendung einer niedrigeren Impedanz zu verringern, die von dem Anstieg in der Massenfläche resultiert.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen. Von diesen zeigen:
Fig. 1 einen Querschnitt einer Halbleitervorrichtung gemäß der ersten Ausführungsform, in der Halb­ leiterchips sowohl auf einer ersten Hauptober­ fläche als auch auf einer zweiten Hauptober­ fläche eines Gehäusesubstrats vorgesehen sind;
Fig. 2 eine erste Hauptoberfläche, auf der ein Halb­ leiterchip in einer Halbleitervorrichtung ge­ mäß der ersten Ausführungsform vorgesehen ist;
Fig. 3 eine zweite Hauptoberfläche, auf der ein Halb­ leiterchip in einer Halbleitervorrichtung ge­ mäß der ersten Ausführungsform vorgesehen ist;
Fig. 4 eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß der ersten Ausführungsform, in der das Gehäusesubstrat senkrecht auf der Leiterplatte angebracht ist;
Fig. 5 eine Aufrißansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform, in der das Gehäusesubstrat in einer senkrechten Richtung mit Halbleiterchips, die sowohl auf einer er­ sten Hauptoberfläche als auch auf einer zwei­ ten Hauptoberfläche vorgesehen sind, gesetzt ist;
Fig. 6 eine Halbleitervorrichtung gemäß der ersten Ausführungsform mit einer Mehrzahl von Halb­ leiterchips, die auf einer ersten Hauptober­ fläche eines Gehäusesubstrats vorgesehen sind;
Fig. 7 eine Aufrißansicht einer Halbleitervorrichtung gemäß der ersten Ausführungsform mit einer Mehrzahl von Halbleiterchips, die auf einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche eines Gehäusesubstrats vorge­ sehen sind;
Fig. 8 eine Halbleitervorrichtung gemäß der ersten Ausführungsform mit einer Mehrzahl von Halb­ leiterchips, die auf einer zweiten Hauptober­ fläche eines Gehäusesubstrats vorgesehen sind;
Fig. 9 einen Querschnitt einer Halbleitervorrichtung gemäß der zweiten Ausführungsform, in der eine Massenplatte auf einer Seitenendoberfläche des Gehäusesubstrats vorgesehen ist;
Fig. 10 eine Halbleitervorrichtung gemäß der zweiten Ausführungsform mit Massenplatten, die auf Seitenendoberflächen eines Gehäusesubstrats vorgesehen sind;
Fig. 11 eine Aufrißansicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform, in der Mas­ senplatten auf Seitenendoberflächen eines Ge­ häusesubstrats vorgesehen sind und das Gehäu­ sesubstrat in einer senkrechten Richtung ge­ setzt ist;
Fig. 12 eine zweite Hauptoberfläche in einer Halblei­ tervorrichtung gemäß der zweiten Ausführungs­ form, in der Massenplatten auf Seitenendober­ flächen eines Gehäusesubstrats vorgesehen sind;
Fig. 13 eine Halbleitervorrichtung gemäß einer dritten Ausführungsform, in der Massenanschlüsse von zwei Gehäusesubstraten, die senkrecht auf der Leiterplatte angebracht sind, elektrisch mit­ einander über eine Massenplatte verbunden sind;
Fig. 14 einen Querschnitt einer bei der Anmelderin vorhandenen Halbleitervorrichtung mit einem Halbleiterchip, das nur auf einer Hauptober­ fläche eines Gehäusesubstrats vorgesehen ist;
Fig. 15 eine Oberfläche, auf der ein Halbleiterchip in einer bei der Anmelderin vorhandenen Halblei­ tervorrichtung vorgesehen ist, wobei ein Halbleiterchip nur auf einer Hauptoberfläche eines Gehäusesubstrats vorgesehen ist;
Fig. 16 eine Oberfläche, auf der ein Halbleiterchip nicht in einer bei der Anmelderin vorhandenen Halbleitervorrichtung vorgesehen ist, bei der ein Halbleiterchip nur auf einer Hauptoberflä­ che eines Gehäusesubstrats vorgesehen ist; und
Fig. 17 eine bei der Anmelderin vorhandene Halbleiter­ vorrichtung mit einer Mehrzahl von Halbleiter­ chips, die parallel zu der Leiterplatte vorge­ sehen sind.
Erste Ausführungsform
Zunächst wird eine Halbleitervorrichtung gemäß der ersten Aus­ führungsform der vorliegenden Erfindung mit Bezug auf Fig. 1 bis 8 beschrieben werden. Wie in Fig. 1 bis 3 gezeigt ist, sind in der Halbleitervorrichtung gemäß der ersten Ausführungsform auf Vorder- und Rückhauptoberflächen eines Gehäusesubstrats 13 Halb­ leiterchips 11 und 12 über eine Verbindungsanschlußstelle 7 vor­ gesehen. Anschlußstifte 9 sind nur auf einer Seitenendoberfläche des Gehäusesubstrats 13 angeordnet. Die Halbleiterchips 11 und 12 sind jeweils mit einer Gehäusesubstratanschlußstelle 15 ver­ bunden, die auf dem Gehäusesubstrat 13 vorgesehen ist, durch ei­ ne Leitung 6. Die Gehäusesubstratanschlußstelle 15 ist mit einer internen Leitung 14 verbunden, die innerhalb des Gehäusesub­ strats 13 verläuft.
Zusätzlich ist die interne Leitung 14 mit dem Anschlußstift 9 verbunden, der außerhalb von einer Seitenendoberfläche des Ge­ häusesubstrats 13 hervorsteht. Weiter sind die Halbleiterchips 11 und 12, die Verbindungsanschlußstelle 7 und die Leitung 6, die oben erwähnt wurden, durch eine Form 4 bedeckt, die eine Oberfläche des Gehäusesubstrats 13 bedeckt.
Zusätzlich ist das in Fig. 1 bis 3 gezeigte Gehäusesubstrat 13 senkrecht bzw. im rechten Winkel zu einem Hauptoberfläche der Leiterplatte 3 eingebaut, wobei die Seitenendoberfläche mit den Anschlußstiften 9 der Hauptoberfläche der Leiterplatte wie in Fig. 4 und 5 gezeigt gegenüberliegt und eine ebene Fläche, die durch das Gehäusesubstrat 13 auf der Leiterplatte 3 besetzt wird, beträgt cxd.
Fig. 6 bis 8 zeigen, daß drei Halbleiterchips 16, 17 und 18 und drei Halbleiterchips 19, 20 und 21 auf Vorder- bzw. Rück- Hauptoberflächen des Gehäusesubstrats 13 vorgesehen sind. Obwohl in dieser Ausführungsform drei Halbleiterchips jeweils auf der Vorder- und Rück-Hauptoberfläche des Gehäusesubstrats 13 vorge­ sehen sind, kann eine Mehrzahl von Halbleiterchips auf minde­ stens einer der Vorder- und Rück-Hauptoberflächen des Gehäuse­ substrats 13 vorgesehen sein.
Mit einer derartigen Struktur kann durch Anbringen der Oberflä­ che des Gehäusesubstrats 13, auf der die Anschlußstifte 9 vorge­ sehen sind, an der Leiterplatte 3, das Gehäusesubstrat 13 senk­ recht bzw. im rechten Winkel zu der Leiterplatte 3 eingebaut werden. Durch Anbringen der Halbleiterchips 11 und 12 jeweils auf der Vorder- und Rück-Hauptoberfläche des Halbleitersubstrats 13, können viele Halbleitervorrichtungen in einer senkrechten Richtung zu der Leiterplatte vorgesehen werden. Daher wird eine Fläche nxcxd der Leiterplatte, die durch Gehäusesubstrate 13 be­ legt ist, wenn n Halbleiterchips eingebaut sind, reduziert wer­ den im Vergleich mit einer Fläche nxaxb der Leiterplatte, die durch die Gehäusesubstrate belegt sind, bei denen die Halblei­ terchips nur auf einer Oberfläche vorgesehen sind, wie in der Beschreibung des Stands der Technik gezeigt ist. Als eine Folge können viele Halbleiterchips 11 und 12 auf der Leiterplatte mit derselben Fläche vorgesehen werden und das Einbauen bzw. Einset­ zen der Halbleitervorrichtungen wird mit einer hohen zweidimen­ sionalen Integration ermöglicht.
Zusätzlich können, wenn eine Mehrzahl von Halbleiterchips, wie beispielsweise Halbleiterchips 16, 17 und 18 und Halbleitervor­ richtungen 19, 20 und 21, die in Fig. 6 bis 8 gezeigt sind, auf mindestens einer Oberfläche des Gehäusesubstrats 13 vorgesehen sind, sogar mehr Halbleiterchips 5 in derselben ebenen Fläche eingebaut werden.
Weiter kann durch Kombinieren von Anschlußstiften zweier Halb­ leiterchips 11 und 12, die auf dem Gehäusesubstrat 13 zum Senden eines gemeinsamen Signales vorgesehenen sind, die Anzahl von An­ schlußstiften 9 als Ganzes verringert werden.
Weiter muß durch direktes Vorsehen der Halbleiterchips 11 und 12 auf der vorderen Oberfläche und der Rückoberfläche des Gehäuse­ substrats 13, die bei der Anmelderin vorhandenen Einbaustruktur wie oben beschrieben nicht verwendet werden, in der das Gehäuse­ substrat, auf der eine Hauptoberfläche des Halbleiterchips vor­ gesehen ist, in einem Gehäuse oder dergleichen angeordnet ist und auf die Leiterplatte gesetzt ist, nicht verwendet werden, und daher kann die Anzahl von Elementen verringert werden und der Herstellungsprozeß kann vereinfacht werden.
Zweite Ausführungsform
Als nächstes wird unter Bezugnahme auf Fig. 9 bis 12 eine Halb­ leitervorrichtung gemäß der zweiten Ausführungsform beschrieben. Wie in Fig. 9 bis 12 gezeigt ist sind in der Halbleitervorrich­ tung gemäß der zweiten Ausführungsform Erdungsplatten (Massenplatten) 22 weiter derart vorgesehen, daß sie von drei Seitenendoberflächen des Gehäusesubstrats 13, die andere sind als die Seitenendoberflächen, auf denen die Anschlußstifte 9 in der Halbleitervorrichtung, die unter Bezugnahme auf die erste Ausführungsform beschrieben wurde, angebracht sind, hervorste­ hen. Zusätzlich ist eine vorbestimmte Lücke e zwischen unteren Enden der Massenplatten 22 vorgesehen, die von rechten und linken Seitenendoberflächen des Gehäusesubstrats 13 hervorragen und der Leiterplatte 3 hervorstehen. Durch Vorsehen einer derartigen Lücke e kann ein Endabschnitt eines Gehäusesubstrats, das unter Bezugnahme auf die bei der Anmelderin vorhandene Technik wie oben beschrieben wurde, wie beispielsweise ein Gehäusesubstrat mit einem Halbleiterchip, das auf nur einer Hauptoberfläche vor­ gesehen ist, und einer anderen Hauptoberfläche, die in Richtung der Leiterplatte angeordnet ist, eingesetzt werden.
Mit einer derartigen Struktur kann eine Wärme, die in den Halb­ leiterchips 11 und 12 erzeugt wird, unter Verwenden der Massen­ platte 22 ausgestrahlt werden. Zusätzlich kann unter Ausnutzen der Tatsache, daß die Impedanz durch Herausziehen der Massen­ platte 22 zur Außenseite und Vergrößern der Massenfläche verrin­ gert werden kann, ein Effekt von Rauschen, das in und aus der Halbleitervorrichtung erzeugt wird, verringert werden.
Zusätzlich können, da Gehäusesubstrate 101 und 102 mit einem Halbleiterchip 105, das nur auf einer Hauptoberfläche vorgesehen ist, wie das Gehäusesubstrat 108, das gemäß der bei der Anmelde­ rin vorhandenen Technik erwähnt wurde, auf der Leiterplatte 3 mit einer anderen Hauptoberfläche in Kontakt mit der Leiterplat­ te 3 und mit einem Endabschnitt in die oben erwähnte Lücke e eingesetzt angeordnet werden kann, mehr Halbleiterchips auf der Leiterplatte derselben Fläche eingebaut werden. Als eine Folge kann die zweidimensionale Einbaudichte der Halbleitervorrichtung weiter vergrößert werden.
Dritte Ausführungsform
Als nächstes wird eine Halbleitervorrichtung gemäß einer dritten Ausführungsform mit Bezugnahme auf Fig. 13 beschrieben. Die Halbleitervorrichtung gemäß der dritten Ausführungsform ist von ungefähr derselben Struktur wie die in der ersten Ausführungs­ form gezeigte Halbleitervorrichtung, jedoch ist die dritte Aus­ führungsform von der ersten Ausführungsform darin verschieden, daß Gehäusesubstrate 24 und 25 weiter Massenanschlußstifte (Erdungsanschlußstifte) 26 auf einer Seitenendoberfläche aufwei­ sen, die der Seitenendoberfläche entgegengesetzt ist, die an der Leiterplatte 3 angebracht ist.
Die Gehäusesubstrate 24 und 25 sind ungefähr bzw. im wesentli­ chen senkrecht zur Leiterplatte 3 angebracht und ungefähr bzw. im wesentlichen parallel zueinander. Alle Massenanschlußstifte 26 eines Gehäusesubstrats 24 auf einer Seite entgegengesetzt zu einer Seite, die an der Leiterplatte 3 angebracht ist, sind elektrisch über die Erdungsplatte bzw. Massenplatte 23 mit allen Massenanschlußstiften 26 des anderen Gehäusesubstrats 25 elek­ trisch verbunden, die auf einer Seitenendoberflächen entgegenge­ setzt zu einer Seitenendoberfläche vorgesehen sind, die an der Leiterplatte 3 angebracht ist.
Mit einer derartigen Struktur kann durch Verwenden der oben er­ wähnten Massenplatte 23 als ein wärmeabstrahlendes Substrat und durch Verwenden der Wirkung des Verringerns der Impedanz durch die Vergrößerung in der Erdungsfläche bzw. Massenfläche, ein Ef­ fekt von Rauschen, das in und aus der Halbleitervorrichtung er­ zeugt wird, verringert werden.
Obwohl in der dritten Ausführungsform Massenanschlußstifte 26 in den Gehäusesubstraten 24 und 25 auf der Seitenendoberfläche vor­ gesehen sind, die der Seitenendoberfläche gegenüberliegt, auf der die Anschlußstifte 9 vorgesehen sind, und über die Massen­ platte bzw. Erdungsplatte 23, die senkrecht bzw. im rechten Win­ kel dazu angeordnet ist, verbunden sind, kann dies in einer an­ deren Weise erreicht werden.

Claims (6)

1. Halbleitervorrichtung mit
einem Gehäusesubstrat (13) mit einer ersten und einer zweiten Hauptoberfläche, die einander entgegengesetzt sind, und Seiten­ endoberflächen;
Halbleiterchips (11, 12), die auf der ersten bzw. zweiten Hauptoberfläche vorgesehen sind; und
Anschlußstiften (9) für eine elektrische Verbindung, die auf der Seitenendoberfläche vorgesehen sind und sich in eine Richtung erstrecken, die sich annähernd parallel mit der ersten und zwei­ ten Hauptoberfläche erstrecken.
2. Halbleitervorrichtung nach Anspruch 1, bei der eine Mehr­ zahl der Halbleiterchips (11, 12) auf mindestens einer der er­ sten und der zweiten Hauptoberfläche vorgesehen sind.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der Mas­ senplatten (22, 23) der Halbleiterchips (11, 12) derart vorgese­ hen sind, daß sie von den Seitenendoberflächen in einem vorbe­ stimmten Bereich hervorstehen, der ein anderer Bereich ist, in dem die Anschlußstifte (9) vorgesehen sind.
4. Halbleitervorrichtung nach Anspruch 3, bei der die Massen­ platten (23) von den Seitenendoberflächen des Gehäusesubstrats (13) derart hervorstehen, daß eine Lücke zwischen einer Oberflä­ che der Massenplatte (23), die der Leiterplatte (3) gegenüber­ liegt, und der Leiterplatte (3) belassen wird, wenn das Gehäuse­ substrat (13) an der Leiterplatte (3) angebracht wird, um ein Einsetzen einer anderen Halbleitervorrichtung zu ermöglichen.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der Massenanschlußstifte (26) des Halbleiterchips (11, 12) auf einer Seitenendoberfläche in einem Bereich vorgesehen ist, der ein anderer Bereich ist, in dem die Anschlußstifte (9) vor­ gesehen sind.
6. Einbaustruktur einer Halbleitervorrichtung, bei der eine Mehrzahl von Halbleitervorrichtungen, die jeweils ein Gehäuse­ substrats (13) mit einer ersten und einer zweiten Hauptoberflä­ che, die einander entgegengesetzt sind, und Seitenendoberflächen aufweisen, an einer Hauptoberfläche einer Leiterplatte derart angebracht sind, daß die erste und die zweite Hauptoberfläche senkrecht zur Hauptoberfläche sind, wobei
die Mehrzahl von Halbleitervorrichtungen jeweils aufweisen:
Halbleiterchips (11, 12), die auf der ersten bzw. zweiten Haupt­ oberfläche vorgesehen sind, und
Anschlußstifte (9) für eine elektrische Verbindung, die auf ei­ ner Seitenendoberfläche vorgesehen sind und sich in einer Rich­ tung im wesentlichen parallel mit der ersten und der zweiten Hauptoberfläche erstrecken,
wobei Massenanschlußstifte (26) jedes der Halbleiterchips (11, 12) auf der Seitenendoberfläche in einem Bereich vorgesehen sind, der ein anderer ist, als ein Bereich, in dem Anschlußstif­ te (9) in jeder der Mehrzahl von Halbleitervorrichtungen vorge­ sehen sind, und
die Massenanschlußstifte (26) der Mehrzahl von Halbleitervor­ richtungen elektrisch über eine Massenplatte (23) verbunden sind.
DE10030144A 1999-06-24 2000-06-20 Halbleitervorrichtung und zugehörige Einbaustruktur Ceased DE10030144A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11178161A JP2001007280A (ja) 1999-06-24 1999-06-24 半導体装置およびその実装構造

Publications (1)

Publication Number Publication Date
DE10030144A1 true DE10030144A1 (de) 2002-05-16

Family

ID=16043701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10030144A Ceased DE10030144A1 (de) 1999-06-24 2000-06-20 Halbleitervorrichtung und zugehörige Einbaustruktur

Country Status (6)

Country Link
JP (1) JP2001007280A (de)
KR (1) KR20010021009A (de)
CN (1) CN1287382A (de)
DE (1) DE10030144A1 (de)
FR (1) FR2795556A1 (de)
TW (1) TW490836B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255848A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186170A (ja) * 2004-12-28 2006-07-13 Nissan Motor Co Ltd 半導体装置
US8053891B2 (en) * 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package
CN102332410A (zh) * 2011-09-29 2012-01-25 山东华芯半导体有限公司 一种芯片的封装方法及其封装结构
CN103943581B (zh) * 2013-01-23 2017-07-07 中兴通讯股份有限公司 功率器件封装结构及封装方法
CN108198799A (zh) * 2017-12-21 2018-06-22 刘梦思 一种基于制造感光集成电路内引线的焊接结构
CN110556303B (zh) * 2019-09-06 2021-07-09 东和半导体设备(南通)有限公司 一种半导体封装模具及其封装工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312965A (ja) * 1991-03-29 1992-11-04 Mitsubishi Electric Corp メモリｉｃ
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 04312965 A in: Pat. Abstr. of Japan, 1992, JPO *
JP 10074888 A in: Pat. Abstr. of Japan, 1998, JPO *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255848A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10255848B4 (de) * 2002-11-29 2008-04-30 Qimonda Ag Halbleiterbauelement und Verfahren zu seiner Herstellung sowie Hauptplatine mit diesem Halbleiterbauelement

Also Published As

Publication number Publication date
FR2795556A1 (fr) 2000-12-29
KR20010021009A (ko) 2001-03-15
CN1287382A (zh) 2001-03-14
TW490836B (en) 2002-06-11
JP2001007280A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
DE10232566B4 (de) Halbleiterbauteil
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE19928075B4 (de) Speichermodul mit Wärmeableiter
DE69311353T2 (de) Sockel für integrierte schaltungen mit mehreren anschlussdrähten
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE4129925C2 (de) Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung
DE102004001829A1 (de) Halbleitervorrichtung
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE102018217831A1 (de) Halbleitervorrichtung
DE112006004164B4 (de) Integriertes Halbleiter-Outline-Gehäuse
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE60013659T2 (de) Schaltungsplatte mit seitlichen Verbindungen
DE69532050T2 (de) Eine mit integrierten Schaltungen beidseitig bestückte Leiterplatte
DE69733379T2 (de) LSI-Gehäuse und Herstellungsverfahren dafür
DE69730174T2 (de) Montagestruktur zur Befestigung eines elektrischen Modules auf einer Platte
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE69823574T2 (de) Halbleitervorrichtung, Leiterplatte und deren Kombination
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE10030144A1 (de) Halbleitervorrichtung und zugehörige Einbaustruktur
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE69528869T2 (de) Flachgehäuse für Halbleiter-IC

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection