DE69528869T2 - Flachgehäuse für Halbleiter-IC - Google Patents

Flachgehäuse für Halbleiter-IC Download PDF

Info

Publication number
DE69528869T2
DE69528869T2 DE1995628869 DE69528869T DE69528869T2 DE 69528869 T2 DE69528869 T2 DE 69528869T2 DE 1995628869 DE1995628869 DE 1995628869 DE 69528869 T DE69528869 T DE 69528869T DE 69528869 T2 DE69528869 T2 DE 69528869T2
Authority
DE
Germany
Prior art keywords
wiring
support
metallized
cavity
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995628869
Other languages
English (en)
Other versions
DE69528869D1 (de
Inventor
Hiromori Kumamoto-shi Tobase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69528869D1 publication Critical patent/DE69528869D1/de
Application granted granted Critical
Publication of DE69528869T2 publication Critical patent/DE69528869T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft eine Flachpackung für eine Halbleiter-IC (integrierte Schaltung) und insbesondere eine Vierfach-Flachpackung mit Leitern, die sich in vier Richtungen nach außen erstrecken.
  • Eine Flachpackung für eine Halbleiter-IC ist beispielsweise in der US-A-5315486 (entspricht dem Oberbegriff des Patentanspruches) oder in dem "LSI" Handbook des Institute of Electronic and Communication Engineers, von Japan, veröffentlicht von Ohm Sha, 1984, Seite 414–415 offenbart. Das zuletzt genannte Dokument zeigt insbesondere in 3. 62 eine typische Oberflächenmontagepackung mit Leitern, die sich an allen vier Seiten derselben nach außen erstrecken. Diese Art von Packung wird im allgemeinen als Vierfach-Flachpackung (QFP) bezeichnet. Eine Flachpackung ist entwickelt worden, um die Miniaturisierung und die fortgeschrittenen Funktionen verschiedener Arten von elektronischen Geräten zu implementieren und wird heute in weitem Umfang verwendet. Eine QFP erleichtert insbesondere die Impedanzanpassung, weil sie eine im wesentlichen quadratische Kontur hat, d. h. alle Verdrahtungen in der Packung haben im wesentlichen die gleiche Länge. Aus diesem Grund werden QFPs im breitem Umfang beispielsweise für logische Schaltungen, die einen Hochleistungsbetrieb benötigen, angewandt. Vorzugsweise sollte daher ein Halbleiterchip, der auf der Packung montiert ist, abgeschirmt sein, um ihn gegenüber externen elektromagnetischen Feldern zu immunisieren und keine unnötigen elektromagnetischen Wellen nach außen abzustrahlen, das heißt, die elektromagnetische Welleninterferenz-(EMI)-Charakteristik zu verbessern. Es ist jedoch unmöglich, die unterschiedli chen Bedürfnisse der Benutzer bezüglich der Abschirmverbindung mit einem einzigen Standardtyp an ICs ohne Begrenzung der Anzahl zulässiger Leiter zu erfüllen.
  • Zusammenfassung der Erfindung
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Flachpackung für eine Halbleiter-IC zu schaffen und die unterschiedlichen Bedürfnisse der Benutzer bezüglich der Abschirmverbindung mit einem einzigen Standardtyp von ICs ohne Begrenzung der Anzahl der zulässigen Leiter zu erfüllen.
  • Eine Flachpackung für eine Halbleiter-IC gemäß der vorliegenden Erfindung ist in den Patentansprüchen angegeben.
  • Kurze Beschreibung der Figuren
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung anhand der begleitenden Figuren im einzelnen hervor, in welchen zeigt:
  • 1 eine Draufsicht auf eine herkömmliche Flachpackung in einem Zustand vor der hermetischen Abdichtung;
  • 2 eine perspektivische Teilansicht der herkömmlichen Flachpackung, insbesondere der Leiter und der Aufhängungsverdrahtung derselben in einem abgeglichenen Zustand;
  • 3 eine Draufsicht auf eine Flachpackung, die die vorliegende Erfindung verkörpert, in einem Zustand vor der hermetischen Abdichtung;
  • 3A eine Ansicht im Schnitt entlang der Schnittlinie A–A' der 3; 3B eine Ansicht im Schnitt entlang der Schnittlinie B–B' der 3;
  • 4 eine perspektivische Teilansicht der Ausführungsform, insbesondere der Leiter und der Abstützverdrahtung derselben, in einem abgeglichenen Zustand;
  • 5 eine Draufsicht der Ausführungsform in einem hermetisch abgedichteten Zustand;
  • 5A eine Ansicht im Schnitt entlang der Schnittlinie A–A' in 5;
  • 6A und 6B Draufsichten auf Verdrahtungsschichten, die in der Ausführungsform enthalten sind;
  • 7 eine Draufsicht einer alternativen Ausführungsform der vorliegenden Erfindung in einem Zustand vor der hermetischen Abdichtung;
  • 8A eine Ansicht im Schnitt entlang der Schnittlinie A–A' der 5, die eine weitere alternative Ausführungsform in einem hermetisch abgedichteten Zustand zeigt;
  • 8B eine Ansicht im Schnitt entlang der Schnittlinie B–B' der 5, die ebenfalls den Zustand gemäß 8A zeigt; und
  • 9A und 9B jeweils Draufsichten auf die Verdrahtungsschichten, die in der Ausführungsform gemäß der 8A und 8B enthalten sind.
  • Beschreibung der bevorzugten Ausführungsform
  • Um die vorliegende Erfindung besser zu verstehen, wird auf eine herkömmliche Flachpakkung für eine Halbleiter-IC, die in der 1 gezeigt ist, Bezug genommen. Die Flachpakkung ist in einem Zustand vor der hermetischen Abdichtung gezeigt. Wie dargestellt, ist die Packung im allgemeinen aus einem Halbleiterchip 1, einem Substrat 2 und einem Leitungsrahmen 5 aufgebaut. Das Substrat 2 ist als ein Keramik- oder Kunststofflaminatsubstrat implementiert, das eine nichtgezeigte Verdrahtungsschicht für die elektrischen Verbindungen enthält. Das Substrat 2 hat einen Hohlraum 21 und einen metallisierten Dichtungsteil 22. Der Hohlraum 21, in welchem der Chip 1 aufgenommen wird, ist zur Erzielung einer Leitfähigkeit metallisiert. Auf dem metallisierten Dichtungsteil 22 wird eine nichtgezeigte metallische Kappe zur hermetischen Abdichtung befestigt. Der Leitungsrahmen 5 hat an seinen vier Ecken Abstützverdrahtungen zum Halten des Substrats 2, Leiter 4 zum Verbinden der Packung mit dem externen Schaltkreis und einer Verbindungsschiene oder einem Rahmen 51. In der Verbindungsschiene 51 sind Führungslöcher 52 ausgebildet. Nachdem die Leiter 4 aus der Verbindungsschiene 51 ausgeschnitten worden sind, wird die elektrische Charakteristik der IC getestet, wobei die Leiter 4 durch die Führungslöcher 52 in ihren Kontaktpositionen gehalten werden, wie dies später im einzelnen beschrieben wird. Während dieses Tests dienen die Abstützverdrahtungen 3 zusätzlich zum Halten der Verbindungsschiene.
  • Die IC wird durch den folgenden Vorgang verkapselt und abgedichtet. Als erstes wird der Chip 1 durch leitfähigen Klebstoff an den Hohlraum 21 des Substrats 2 geklebt. Nicht gezeigte Elektroden-Pads, die auf dem Chip 1 vorgesehen sind, werden jeweils an die Leiter 4 mittels metallischer Drähte über die Verdrahtungsschicht des Substrats 2 angeschlossen. Dann wird die metallisierte Kappe an den metallisierten Dichtungsteil 22 gelötet, wodurch der Chip 1 hermetisch abgedichtet wird. Darauffolgend werden außer den Abstützverdrahtungen 3 die übrigen Leiter 4 an der Verbindungsschiene 51 abgeschnitten. Darauf folgt der vorstehend erwähnte Test zum Bestimmen der elektrischen Charakteristik der IC. Zu diesem Zeitpunkt werden die Führungslöcher 52 der Verbindungsschiene 51 jeweils über Führungsstifte, die an einer Testvorrichtung vorgesehen sind, gekoppelt. Damit sind die Leiter 4 genau an die entsprechenden Kontakte, die ebenfalls an der Testvorrichtung vorgesehen sind, angeschlossen. Wenn die IC wie durch den Test bestimmt, akzeptabel ist, werden die Abstützungsverdrahtungen 3 abgeschnitten, um die Verbindungsschiene 51 zu entfernen. Zum Schluß werden die Leiter 4 jeweils so beschnitten, dass sie eine vorbestimmte Form haben.
  • Nachdem die Leiter 4 beschnitten worden sind, erscheinen die Abstützverdrahtungen 3 wie entweder in der 2A oder in der 2B gezeigt. Wie in der 2A gezeigt, werden die Abstützverdrahtungen 3 üblicherweise entfernt und haben daher keinen Anteil an der elektrischen Verbindung der IC mit dem externen Schaltkreis. Andererseits ist es vor kurzem vorgeschlagen worden, die Abstützverdrahtungen 3 an der IC zu belassen und diese an einer Leiterplatte, wie in der 2B gezeigt, anzulöten oder sonstwie zu befestigen. Obwohl die Leiter 3 der 2B die äußersten Leiter 41 gegenüber äußerer Belastung schützen, tragen sie nicht zur elektrischen Verbindung bei.
  • Die Flachpackung mit der vorstehenden Konfiguration wird in breitem Umfang in einer logischen Schaltung verwendet, die einen hohen Integrationsgrad hat und eine Hochleistung benötigt. Der Chip 1 sollte daher vorzugsweise abgeschirmt sein, um gegenüber externen elektromagnetischen Feldern immun zu sein und keine unnötigen elektromagnetischen Wellen nach außen zu strahlen, d. h. um die EMI-Charakteristik zu verbessern. Dies erfolgt üblicherweise durch Anschließen des Hohlraums 21 und des metallisierten Dichtungsteils 22 an Masse.
  • Um den Chip 1 im einzelnen abzuschirmen, sind der Hohlraum 21 und/oder der metallisierte Dichtungsteil 22 jeweils unter den Leitern 4 an die Leiter 4 angeschlossen, die zu diesem Zweck durch exklusive Verdrahtungen vorab ausgewählt worden sind. Das Problem ist jedoch, dass die Anzahl der Leiter 4 durch die Beziehung zwischen dem Leiterrastermaß und den Abmessungen des Substrats 2 begrenzt ist. Darüberhinaus sind infolge der erforderlichen Anzahl von Leitern, die für die elektrische Verbindung erforderlich sind, welche zur Implementierung der fortgeschrittenen Funktionen steigt, exklusive Leiter 4 nicht immer garantiert. Es ist daher eine allgemeine Praxis in Abhängigkeit von den gewünschten Spezifizierungen der Benutzer den Hohlraum 21 und/oder den metalllisierten Dichtungsteil 22 innerhalb des Substrats 2 an eine der Masseverdrahtungen, die in dem Chip 1 verlegt ist, anzuschließen.
  • Im allgemeinen existieren in dem Chip 1 eine Anzahl von Masseverdrahtungen. Diese, mit der Kombination aus Hohlraum 21 und metallisiertem Abdichtungsteil 22 gekoppelt, führen zu einer großen Anzahl von Kombinationen interner Masseverbindungen unter Verwen-dung der internen Verdrahtungen. Wenn daher eine Anzahl von Benutzern jeweils unterschiedliche Spezifikationen bezüglich der Masseverbindung wünschen, muß der Hersteller eine Anzahl von ICs herstellen, die mit Ausnahme der Abschirmung identisch, jedoch von einem unterschiedlichen Typ sind.
  • Wie vorstehend angegeben, ist es zum Anschließen des Hohlraums 21 und des metallisierten Abdichtungsteils 22 an die Masse zur Verbesserung der EMI-Charakteristik notwendig, jeden derselben durch eine entsprechende Verdrahtung an einen exklusiven Leiter 4 anzuschließen. Dies reduziert die Anzahl der Leiter, die für das Anschließen der IC an den externen Schaltkreis zur Verfügung stehen. Wenn die exklusiven Leiter für das an Masse legen nicht zur Verfügung stehen, müssen der Hohlraum und der metallisierte Dichtungsteil an eine Masseverdrahtung innerhalb des Substrats angeschlossen werden. Als Ergebnis müssen eine Anzahl von ICs, die bezüglich ihrer Funktion identisch, jedoch als Typ unter schiedlich sind, passend zur Anzahl der möglichen Kombinationen der internen Verbindungen hergestellt werden.
  • Andererseits ist in der japanischen offengelegten Patentveröffentlichung Nr. 62-45156 eine Packung für eine Halbleitervorrichtung offenbart, die einen Leitungsrahmen hat, der Kontaktfahnen-Abstützverdrahtungen aufweist. Der Leitungsrahmen erzeugt eine elektrische Verbindung des Halbleiterchips, der auf einer Keramikpackung montiert ist, mit den Anschlüssen des externen Schaltkreises. Der Chip ist mittels einer Kontaktfahne, die ebenfalls in dem Leitungsrahmen enthalten ist, durch einen leitfähigen Klebstoff geklebt, während die Kontaktfahne elektrisch an die Kontaktfahnen-Abstützverdrahtungen angeschlossen ist, wodurch der Chip im wesentlichen an Masse angelegt ist. Dadurch wird der Chip zum Zweck des Abschirmens erfolgreich an Masse angeschlossen, ohne dass auf Extraleiter zurückgegriffen werden muß und dadurch wird die stabile Funktionsweise der IC verbessert. Weil jedoch der Leitungsrahmen mit der Kontaktfahne zur Verwendung in einer Keramikpackung dient, die eine IC mit kleiner Integration mit einer kleinen Anzahl von Leitern aufnimmt, ist dies nicht direkt an die vorstehend angegebene Flachpackung anwendbar.
  • Im folgenden werden bevorzugte Ausführungsformen der Flachpackung gemäß der vorliegenden Erfindung beschrieben. In den Ausführungsformen sind gleiche oder ähnliche Bestandteile wie die Bestandteile der 1, 2A und 2B mit den gleichen Bezugsziffern bezeichnet und zur Vermeidung von Redundanz wird auf eine detaillierte Beschreibung derselben verzichtet.
  • Bezugnehmend auf die 3, 3A und 3B ist die Flachpackung, welche die vorliegende Erfindung verkörpert, in einem Zustand vor der hermetischen Abdichtung gezeigt. Wie dargestellt hat die Packung einen Halbleiterchip 1, wie gemäß dem vorstehend angegebenen Chip 1, ein Substrat 2A, das das herkömmliche Substrat 2 ersetzt und einen Leitungsrahmen 5A, der den herkömmlichen Leitungsrahmen 5 ersetzt. Das Substrat 2A hat zusätzlich interne Verdrahtungen 23 und 24, die jeweils einen Hohlraum 21 und einen metallisierten Dichtungsteil 22 mit dem externen Schaltkreis verbinden. Der Leitungsrahmen 5A hat Abstützverdrahtungen 3A, 3C, die an die Verdrahtung 23 angeschlossen sind und Abstützverdrahtungen 3B und 3D, die jeweils an die Verdrahtungen 24 angeschlossen sind.
  • In der illustrierenden Ausführungsform ist die Packung so gestaltet, dass wenn der Abstand zwischen benachbarten Leiterplatten 4 0,5 mm beträgt, die Leiter 4 jeweils 0,2 mm breit sind, während die Abstützungsverdrahtungen 3A bis 3D jeweils 0,5 mm breit sind. Die Abstützverdrahtungen 3A bis 3D haben eine größere Breite als die Leiter 4, können die Leiter 4 im Falle eines Wähltestes sicher halten.
  • Die Flachpackung mit der vorstehenden Konfiguration wird durch den herkömmlichen Vorgang abgedichtet. Danach werden außer den Abstützverdrahtungen 3A bis 3D die übrigen Leiter 4 von der Verbindungsschiene 51 abgeschnitten. In diesem Zustand wird der herkömmliche Test der elektrischen Charakteristik zur Auswahl durchgeführt.
  • Anzumerken ist, dass die Abstützungsverdrahtungen 3A bis 3D, die für den Fall des Tests zum Anschließen der Packung und der Verbindungsschiene 51 dienen, wie in der 7 gezeigt, konfiguriert sein können. Die vorhergehende Ausführungsform ist jedoch gegenüber dieser Ausführungsform insofern von Vorteil, als die Verdrahtungen 3A bis 3D der ersteren die am weitesten außen liegenden Drähte 4, welche häufig die größten Signale empfangen, gegenüber Verformung durch äußere Beaufschlagungen besser als die Verdrahtungen 3A bis 3D der zuletzt genannten schützen. Dies ist deshalb der Fall, weil die Verdrahtungen 3A bis 3D gemäß 3 sich jeweils rechtwinkelig zur Kante der Packung erstrecken. Bei der Packung, die sich bei dem Test als akzeptierbar erwiesen hat, werden ihre Abstützungsverdrahtungen 3A bis 3D in der Nähe der Verbindungsschiene 51 abgeschnitten, sodass die Verbindungsschiene 51 entfernt wird. Zum Schluß werden die Abstützungsverdrahtungen 3A bis 3D auf die gleiche Art und Weise wie die Leiter 4 beschnitten.
  • 4 zeigt die Leiter 4 und die Abstützungsverdrahtung 3A (3B, 3C oder 3D) in einem beschnittenen Zustand. Wie dargestellt, schützt die Verdrahtung 3A den am weitesten außen liegenden Leiter 41 physikalisch gegenüber äußeren Belastungen. Zusätzlich ist die Abstützungsverdrahtung 3A an die interne Verdrahtung 23 angeschlossen, welche mit dem Hohlraum 21 verbunden ist. Indem die Abstützverdrahtung 3A an Masse angeschlossen wird, ist es daher möglich, den Hohlraum 21 an Masse anzuschließen. Ähnlich ist es durch Anschließen der Abstützverdrahtungen 3B und 3D an Masse möglich, den metallisierten Dichtungsteil 22 über die internen Verdrahtungen 24 an Masse anzuschließen. Alternativ können die Abstützverdrahtungen 3A und 3C und/oder die Abstützverdrahtungen 3B und 3D an eine Versorgungsspannung, welche der IC zugeordnet ist, angeschlossen sein, weil das An-Masselegen für die Abschirmung nur durch ein Massepotential als hoher Frequenz implementiert sein sollte. Auf diese Art und Weise kann die IC auf der Leiterplatte optimal abgeschirmt werden, indem einer oder beide Abstützverdrahtungen 3A und 3C und Abstützverdrahtungen 3B und 3D an Masse oder an eine zugewiesene Stromversorgungsspannung angeschlossen werden.
  • 5 und 5A zeigen die Flachpackung der Ausführungsform in einem hermetisch abgedichteten Zustand. Die 6A und 6B zeigen Verdrahtungsschichten, die in der Pakkung liegen.
  • Es ist nicht notwendig, dass alle Abstützverdrahtungen 3A bis 3D wie in der 3 gezeigt, an den Hohlraum 21 und den metallisierten Dichtungsteil 22 angeschlossen sind. Wenn beispielsweise nur der Hohlraum 21 an Masse angeschlossen werden sollte, reicht es aus, das Massepotential über eine der Abstützverdrahtungen 3A bis 3D zuzuführen. Das Zuführen des Massepotentials oder des Versorgungspotentials über alle vier Verdrahtungen 3A bis 3D ist jedoch vom Standpunkt der Stabilität aus betrachtet, mehr vorzuziehen.
  • Die 8A und 8B zeigen eine weitere alternative Ausführungsform der vorliegenden Erfindung in einem hermetisch abgedichteten Zustand. Die 9A und 9B zeigen interne Verdrahtungsschichten, die für diese Ausführungsform besonders sind. Wie dargestellt, sind die Abstützverdrahtungen 3A und 3C mit dem Hohlraum 21 über eine ebene Verdrahtung verbunden. Ähnlich sind die Abstützverdrahtungen 3B und 3D mit dem metallisierten Dichtungsteil 22 über eine ebene Verdrahtung verbunden. Als ein Ergebnis sind die in der Packung verlegten Signalverdrahtungen ebenfalls abgeschirmt. Dies verbessert die EMI-Charakeristik weiter, d. h. isoliert den Chip gegenüber externen elektromagnetischen Feldern und bewirkt, dass keine unnötigen elektromagnetischen Wellen nach außen abgestrahlt werden.
  • Zusammenfassend ist gemäß der vorliegenden Erfindung zu sagen, dass eine Flachpackung ein Substrat mit einer internen Masseverdrahtung, die jeweils einen Hohlraum und einen metallisierten Dichtungsteil mit den entsprechenden Abstützverdrahtungen verbindet, versehen ist. Die Abstützverdrahtungen sind mit der Masse zu Abschirmzwecken verbunden. Durch diese Konfiguration wird in der Packung die Notwendigkeit für exklusive Masseleiter eliminiert, welche die Anzahl der zur Verfügung stehenden zulässigen Drähte begrenzen würde. Zusätzlich kann ein einziger Standardtyp von IC verschiedene Abschirmkonfigurationen, wie von den Benutzern gewünscht, implementieren.
  • Nach Erhalt der technischen Lehre der vorliegenden Erfindung sind für den Fachmann verschiedene Modifikationen ohne Abweichen vom Schutzumfang derselben denkbar.

Claims (5)

  1. Flachpackung für einen Halbleiter-IC, mit: einem Substrat (2A) mit einem metallisierten Hohlraum (21) zum Befestigen des Halbleiterchips und einem metallisierten Dichtungsteil (22) zum Abdichten einer metallischen Kappe (6) für eine hermetische Dichtung; einem Leitungsrahmen (5A) mit einem vierseitigen Rahmen und vier Abstützverdrahtungen (3A, 3B, 3C, 3D), die jeweils an vier Ecken des Rahmens angeordnet sind, um das Substrat (2A) in einem Mittelpunkt des Rahmens (5A) zu halten; einer ersten internen Verdrahtung (23) zum Versorgen des metallisierten Hohlraumes (21) mit einer ersten Versorgungsspannung; und einer zweiten internen Verdrahtung (24) zum Erden des metallisierten Teils (22); dadurch gekennzeichnet, daß die erste interne Verdrahtung (23) den metallisierten Hohlraum (21) mit einer der vier Abstützverdrahtungen (3A, 3B, 3C, 3D) verbindet; und daß die zweite interne Verdrahtung (24) den metallisierten Teil (22) mit einer zweiten der vier Abstützverdrahtungen (3A, 3B, 3C, 3D) verbindet.
  2. Flachgehäuse nach Anspruch 1, wobei zwei der vier Abstützverdrahtungen (3A, 3C), die einander gegenüberstehen, mit dem Hohlraum (21) verbunden sind, während die beiden anderen (3B, 3D), die einander gegenüberstehen, mit dem metallisierten Teil (22) verbunden sind.
  3. Flachgehäuse nach Anspruch 1, wobei die erste interne Verdrahtung (23) und die zweite interne Verdrahtung (24) ebene Verdrahtungen sind.
  4. Flachgehäuse nach einem der vorangehenden Ansprüche, wobei jede der vier Abstützverdrahtungen (3A, 3B, 3C, 3D) mit einer Versorgungsspannung oder einer Massespannung versorgt werden.
  5. Flachgehäuse nach Anspruch 2, wobei zwei Abstützverdrahtungen (3A, 3C), die mit dem Hohlraum (21) verbunden sind, mit der Versorgungsspannung oder der Massespannung versorgt werden und die zwei anderen Abstützverdrahtungen (3B, 3D), die mit dem Teil (22) verbunden sind, mit der Massespannung bzw. der Versorgungsspannung versorgt werden.
DE1995628869 1994-08-16 1995-08-16 Flachgehäuse für Halbleiter-IC Expired - Fee Related DE69528869T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19261394A JP2594762B2 (ja) 1994-08-16 1994-08-16 フラットパッケージ
JP19261394 1994-08-16

Publications (2)

Publication Number Publication Date
DE69528869D1 DE69528869D1 (de) 2003-01-02
DE69528869T2 true DE69528869T2 (de) 2004-02-26

Family

ID=16294178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995628869 Expired - Fee Related DE69528869T2 (de) 1994-08-16 1995-08-16 Flachgehäuse für Halbleiter-IC

Country Status (5)

Country Link
US (1) US5616954A (de)
EP (1) EP0697731B1 (de)
JP (1) JP2594762B2 (de)
KR (1) KR0178567B1 (de)
DE (1) DE69528869T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861667A (en) * 1997-03-11 1999-01-19 Texas Instruments Incorporated Single end in out arrangement
JPH10288625A (ja) * 1997-04-15 1998-10-27 Mitsubishi Electric Corp 半導体加速度検出装置
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
US5903051A (en) * 1998-04-03 1999-05-11 Motorola, Inc. Electronic component and method of manufacture
JP4072505B2 (ja) * 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
US7563646B2 (en) * 2007-05-31 2009-07-21 Stratedge Corporation Molded ceramic surface mount package
TWI405313B (zh) * 2010-03-31 2013-08-11 Quanta Comp Inc 具側邊接腳之積體電路封裝元件
US8525321B2 (en) 2011-07-06 2013-09-03 Fairchild Semiconductor Corporation Conductive chip disposed on lead semiconductor package
CN102437061A (zh) * 2011-11-30 2012-05-02 深圳市威怡电气有限公司 电子元件及其封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521110A (en) * 1978-08-02 1980-02-15 Oki Electric Ind Co Ltd Package for accommodating semiconductor parts
JPS6245156A (ja) 1985-08-23 1987-02-27 Hitachi Ltd 気密封止電子装置
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
JPH0281459A (ja) * 1988-09-16 1990-03-22 Sumitomo Electric Ind Ltd Ｉｃパッケージ
JPH03256351A (ja) * 1990-03-06 1991-11-15 Nec Corp 半導体装置
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JPH0498857A (ja) * 1990-08-16 1992-03-31 Nec Kyushu Ltd 半導体装置用パッケージ
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
JP2912779B2 (ja) * 1992-11-26 1999-06-28 京セラ株式会社 半導体素子収納用パッケージの製造方法

Also Published As

Publication number Publication date
KR0178567B1 (ko) 1999-03-20
EP0697731A3 (de) 1997-07-16
EP0697731A2 (de) 1996-02-21
JPH0855949A (ja) 1996-02-27
EP0697731B1 (de) 2002-11-20
KR960009132A (ko) 1996-03-22
JP2594762B2 (ja) 1997-03-26
US5616954A (en) 1997-04-01
DE69528869D1 (de) 2003-01-02

Similar Documents

Publication Publication Date Title
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE69125703T2 (de) Packung für integrierte Mikrowellen-Schaltung
DE69734735T2 (de) Struktur für einen Kanalwähler und zugehöriger Kabelmodem-Tuner
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE3017911C2 (de) Entstörstecker
DE3885112T2 (de) Gehäuse einer integrierten Schaltung.
DE3885805T2 (de) Filtereinheit für Verbinder.
DE4306056C2 (de) Antennenvorrichtung
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
DE60208323T2 (de) Gestapeltes HF-Modul
DE68911434T2 (de) Hermetische packung für integrierte schaltungschips.
DE10103106A1 (de) Leistungsmodul
DE3706953A1 (de) Filtersteckverbinder
DE3234668A1 (de) Ic-bauteil mit eigendaempfung fuer eine vielzahl von zuleitungen
DE10056832A1 (de) Halbleiterbauteil-Moduleinheit
DE69528869T2 (de) Flachgehäuse für Halbleiter-IC
DE102006010761A1 (de) Halbleitermodul
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE102007032775B4 (de) Leistungsverstärker
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung
EP0282617A1 (de) Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10205563B4 (de) Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee