JPH0281459A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH0281459A JPH0281459A JP23204088A JP23204088A JPH0281459A JP H0281459 A JPH0281459 A JP H0281459A JP 23204088 A JP23204088 A JP 23204088A JP 23204088 A JP23204088 A JP 23204088A JP H0281459 A JPH0281459 A JP H0281459A
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- ceramic
- substrate
- metallized surface
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 41
- 239000011521 glass Substances 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 238000007747 plating Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（７）技術分野
この発明は、Ｓｉバイポーラゲートアレー 或はＧａＡ
ｓＩＣゲートアレーなどの、入出力端子数が多く、かつ
高速信号を取扱うＩＣ用のパッケージに関する。
ｓＩＣゲートアレーなどの、入出力端子数が多く、かつ
高速信号を取扱うＩＣ用のパッケージに関する。
（イ）従来技術
Ｓｉバイポーラに代表される、高速信号を取り扱うＩＣ
のゲートアレーは、多数の入出力端子を必要とする。
のゲートアレーは、多数の入出力端子を必要とする。
入出力端子数が多く、高速信号を扱うので、ＰＧＡ （
ピングリッドアレー）というパッケージが主に使われて
いる。
ピングリッドアレー）というパッケージが主に使われて
いる。
これはパッケージの外部取り出し端子をビンの形状にし
て、パッケージ上面または下面から取り出す様式のもの
である。面からとり出すので、多数の端子を取り出せる
、という利点がある。
て、パッケージ上面または下面から取り出す様式のもの
である。面からとり出すので、多数の端子を取り出せる
、という利点がある。
ＰＧＡはセラミックパッケージのカテゴリーに入る。Ｐ
ＧＡに於て、信号は、良質の誘電体であるセラミック中
を伝搬する。マイクロストリップラインの構造をとる事
により、かなり高速の信号を取扱う事ができる。
ＧＡに於て、信号は、良質の誘電体であるセラミック中
を伝搬する。マイクロストリップラインの構造をとる事
により、かなり高速の信号を取扱う事ができる。
マイクロストリップラインというのは、一定厚みの誘電
体の上に、一定幅の信号伝達用のメタライズ配線を設け
、下面にグランド面を広く設けたものである。信号伝達
用メタライズ配線の幅Ｗ、誘電体の厚みｄ１誘電率εに
よって、信号配線のインピーダンスを決める事ができる
。これらの値を一定値とし、かつインピーダンスを所定
の特性インピーダンス４に等しくすれば、信号配線の中
を高速の信号が、減衰せずに伝わる事ができる。
体の上に、一定幅の信号伝達用のメタライズ配線を設け
、下面にグランド面を広く設けたものである。信号伝達
用メタライズ配線の幅Ｗ、誘電体の厚みｄ１誘電率εに
よって、信号配線のインピーダンスを決める事ができる
。これらの値を一定値とし、かつインピーダンスを所定
の特性インピーダンス４に等しくすれば、信号配線の中
を高速の信号が、減衰せずに伝わる事ができる。
さらに、信号メタライズ配線とグランド面の間にＺｏの
終端抵抗を入れると、信号の反射を抑える事ができる。
終端抵抗を入れると、信号の反射を抑える事ができる。
以上がマイクロストリップラインである。
セラミックパッケージというのは、薄いセラミックの上
に、信号用メタライズ配線や、電源、グライド用配線を
印刷、蒸着し、これらセラミック板を多数積層したもの
である。リードフレームはメタライズ配線にろう付けす
る。
に、信号用メタライズ配線や、電源、グライド用配線を
印刷、蒸着し、これらセラミック板を多数積層したもの
である。リードフレームはメタライズ配線にろう付けす
る。
気密性や放熱性に優れている。リードフレームがパッケ
ージを貫かず、配線はメタライズによって形成される。
ージを貫かず、配線はメタライズによって形成される。
このため、立体的な配線をとる事ができるし、気密性に
も優れるのである。
も優れるのである。
ＩＣ用のパッケージとして、いくつかのカテゴリーの異
なるものがある。
なるものがある。
前述のセラミックパッケージ以外のものとして、低融点
ガラス封止型のものがある。第４図にこれを示す。
ガラス封止型のものがある。第４図にこれを示す。
中央にキャビティ１４を形成した七ラミック基板３０と
、セラミック製のふた５と、よりなる。
、セラミック製のふた５と、よりなる。
リードフレーム６は、基板３０とふた５の間に低融点ガ
ラス７によって固定されている。
ラス７によって固定されている。
ふた５と基板３０がガラスによって固着し封止するので
、ガラス封止型というのである。セラミックを素材とす
るが、セラミックパッケージとはいわない。
、ガラス封止型というのである。セラミックを素材とす
るが、セラミックパッケージとはいわない。
リードフレーム６の先端部とＩＣチップ８の電極の間は
、ワイヤ９によって接続する。
、ワイヤ９によって接続する。
ガラス封止型のパッケージにおいては、外部取り出し端
子であるリードフレームはエツチングによって作製し、
それを基板３０に、低融点ガラス７で取り付ける。
子であるリードフレームはエツチングによって作製し、
それを基板３０に、低融点ガラス７で取り付ける。
このため、かなり多くのビン数のもの、を容易にて作製
する事ができる、という利点を有する。
する事ができる、という利点を有する。
しかし、第４図に示すように、マイクロストリップライ
ンとはなっていない。このため、高速信号を取り扱う素
子のパッケージとしては適していない。
ンとはなっていない。このため、高速信号を取り扱う素
子のパッケージとしては適していない。
信号のインピーダンスと、リードフレームのインピーダ
ンスとが合致せず、リードフレームによって信号が反射
され、減衰する。
ンスとが合致せず、リードフレームによって信号が反射
され、減衰する。
（つ） 発明が解決しようとする問題点多数の入出力端
子を有し、高速信号を扱うＩＣに対して、パッケージと
してＰＧＡを用いた場合、特性的には問題がない。しか
し、コストがかかり、高価なパッケージになってしまう
という問題があった。
子を有し、高速信号を扱うＩＣに対して、パッケージと
してＰＧＡを用いた場合、特性的には問題がない。しか
し、コストがかかり、高価なパッケージになってしまう
という問題があった。
セラミックパッケージに於ては、多くの導体配線をセラ
ミック上に設ける。メタライズ配線という。これは通常
Ｗ（タングステン）の厚膜印刷回路である。
ミック上に設ける。メタライズ配線という。これは通常
Ｗ（タングステン）の厚膜印刷回路である。
ところが、Ｗはワイヤボンディングできない。そこで、
ワイヤポンディング可能とするため、Ｗの回路を金メツ
キする。金メツキ時の給電の際、すべての配線に給電し
なければならない。
ワイヤポンディング可能とするため、Ｗの回路を金メツ
キする。金メツキ時の給電の際、すべての配線に給電し
なければならない。
通常、ＰＧＡは、全ての配線を、パッケージの外側の部
分でつなげ、金メツキの場合、このつないだ部分に給電
するようにする。
分でつなげ、金メツキの場合、このつないだ部分に給電
するようにする。
メツキが終了した後、この部分を切り落とす。
このような方法で、メタライズ配線の上面には全て、金
のメツキ層ができる。
のメツキ層ができる。
薄いセラミック自体が高価であるし、上記のメツキ法が
さらにコストを押し上げる。
さらにコストを押し上げる。
さらに、上記のメツキ法のため、配線に余分な分岐が付
くことになる。この分岐で、特性インピーダンスからの
ずれが生じる。高速信号を通した時、この分岐で、信号
の一部分が反射されてしまう。
くことになる。この分岐で、特性インピーダンスからの
ずれが生じる。高速信号を通した時、この分岐で、信号
の一部分が反射されてしまう。
コストの点で、低融点ガラス封止型パッケージは有利で
ある。
ある。
ところが、安価な低融点ガラス封止型のものは、第４図
に示すように、マイクロストリップライン構造を持たな
いので、高速信号を扱う素子には向かない。
に示すように、マイクロストリップライン構造を持たな
いので、高速信号を扱う素子には向かない。
本発明は、このような問題を、安価な低融点ガラス封止
型パッケージに高速信号を取り扱える機能を付加する事
により、解決しようとするものである。
型パッケージに高速信号を取り扱える機能を付加する事
により、解決しようとするものである。
に）構 成
高速信号を良好に伝達するためには、信号線の特性イン
ピーダンスを一様にする必要がある。
ピーダンスを一様にする必要がある。
特性インピーダンスを規定するのは、信号線の幅、グラ
ンド面との距離などである。
ンド面との距離などである。
ところが、従来の低融点ガラス封止型パッケージでは信
号線に対するグランド面がない。グランド面がないので
、信号線のグランドに対する容量や誘導の値を一定にす
ることができない。もちろんグランド電位のリードフレ
ームが側方に存在する。しかし、信号線と、グランド電
位のリードフレームの間に生ずる容量は小さい。
号線に対するグランド面がない。グランド面がないので
、信号線のグランドに対する容量や誘導の値を一定にす
ることができない。もちろんグランド電位のリードフレ
ームが側方に存在する。しかし、信号線と、グランド電
位のリードフレームの間に生ずる容量は小さい。
従って、信号線のインピーダンスは、信号の特性インピ
ーダンスＺｏよりもずっと大きく、シかも一定しない。
ーダンスＺｏよりもずっと大きく、シかも一定しない。
本発明に於ては、リードフレームの上下の面に、メタラ
イズ或は金属板を設ける事によりこれをグランド電位と
して、信号線のインピーダンスを、一定のインピーダン
スにする。
イズ或は金属板を設ける事によりこれをグランド電位と
して、信号線のインピーダンスを、一定のインピーダン
スにする。
信号線はリードフレームであるので、幅と厚みは一定に
する事ができる。信号線の上下に広いグランド面があれ
ば、リードフレームのインピーダンスを一定の値にする
事ができる。さらに、リードフレームとグランド面との
距離およびセラミック板の誘電率を適当に選ぶことによ
って、リードフレームのインピーダンスを所定の特定イ
ンピーダンスＺｏに等しくなるようにする事ができる。
する事ができる。信号線の上下に広いグランド面があれ
ば、リードフレームのインピーダンスを一定の値にする
事ができる。さらに、リードフレームとグランド面との
距離およびセラミック板の誘電率を適当に選ぶことによ
って、リードフレームのインピーダンスを所定の特定イ
ンピーダンスＺｏに等しくなるようにする事ができる。
また、リードフレームの上のグランド面とする部分は、
一部を空白として、抵抗やコンデンサを設け、或はこれ
らのチップ素子をとりつけるための電極を設ける事にし
てもよい。
一部を空白として、抵抗やコンデンサを設け、或はこれ
らのチップ素子をとりつけるための電極を設ける事にし
てもよい。
以下、図面によって説明する。
第１図は本発明の実施例にかかるＩＣパッケージの平面
図である。第２図は縦断面図である。
図である。第２図は縦断面図である。
底板１はセラミック板、或は金属板である。これは正方
形の盲板である。放熱性を特に要求される時には、Ｃｕ
Ｗなどの金属板とする。
形の盲板である。放熱性を特に要求される時には、Ｃｕ
Ｗなどの金属板とする。
底板１の上には、第１メタライズ面１１がある。
これはグランド電位にする。
第１メタライズ面１１の上には、中央に正方形の開口を
有する正方形状の基板２がある。基板２はＡｌ２Ｏ３、
ＡＩＮなどのセラミック板である。
有する正方形状の基板２がある。基板２はＡｌ２Ｏ３、
ＡＩＮなどのセラミック板である。
中央の開口と、底板１で囲まれる部分をキャビティ１４
という。ここにＩＣチップ８を搭載する。
という。ここにＩＣチップ８を搭載する。
第１図に於て、メタライズ面を明示するために斜線を引
いている。これは断面である事を示すのではない。第２
図に於ける斜線は断面を示すためのハラチンである。
いている。これは断面である事を示すのではない。第２
図に於ける斜線は断面を示すためのハラチンである。
基板２の四辺には低融点ガラス７によって、多数のリー
ドフレーム６が固定されている。リードフレーム６の先
端が、キャビティ１４の近くまで延びている。
ドフレーム６が固定されている。リードフレーム６の先
端が、キャビティ１４の近くまで延びている。
リードフレーム６の上には、より広い中央開口を有する
第１セラミック枠３がある。これの底部が低融点ガラス
７によって、リードフレーム６及び基板２の上面に固着
されている。
第１セラミック枠３がある。これの底部が低融点ガラス
７によって、リードフレーム６及び基板２の上面に固着
されている。
リードフレーム６が、セラミック基板２とセラミック枠
３の間を貫通しており、これを低融点ガラス７で封止し
ている。このため、低融点ガラス封止型パッケージのカ
テゴリーに含まれる。
３の間を貫通しており、これを低融点ガラス７で封止し
ている。このため、低融点ガラス封止型パッケージのカ
テゴリーに含まれる。
第１セラミック枠３の開口はより広いので、リードフレ
ーム６の先端は、開口辺より内部に突き出ている。
ーム６の先端は、開口辺より内部に突き出ている。
リードフレーム６の先端と、ＩＣチップ８の電極とは、
ワイヤ９によって接続される。
ワイヤ９によって接続される。
これらの図では、簡単のためリードフレーム６の数を各
辺４本ずつしか示していない。しかし実際には、数十率
から百本のリードフレームを設けることが多い。
辺４本ずつしか示していない。しかし実際には、数十率
から百本のリードフレームを設けることが多い。
第１セラミック枠３の上面には、第２メタライズ面１２
を設ける。これは上面全体に設けてもよい。グランド電
位とするメタライズ面である。これは、Ｗの厚膜印刷、
Ｍｏの蒸着などにより作る。
を設ける。これは上面全体に設けてもよい。グランド電
位とするメタライズ面である。これは、Ｗの厚膜印刷、
Ｍｏの蒸着などにより作る。
この例では、第１セラミック枠３の上面の内方の一部を
空白にしている。
空白にしている。
この空白部２０に抵抗、コンデンサなどの素子２１、或
は素子を取付けるための電極を設ける事ができる。
は素子を取付けるための電極を設ける事ができる。
素子２１として、抵抗を設ける場合、これは、特性イン
ピーダンスＺＯに等しい抵抗とし、信号線の終端のため
に使う事ができる。
ピーダンスＺＯに等しい抵抗とし、信号線の終端のため
に使う事ができる。
素子２１が抵抗である場合、金属薄膜を蒸着する事によ
って作る事ができる。
って作る事ができる。
或は素子２１としてコンデンサを設ける事ができる。チ
ップコンデンサを空白部２０に作った電極に接着するよ
うにしてもよい。コンデンサは電源間に入れて、電源を
通じて入る雑音を遮断するために使うことができる。
ップコンデンサを空白部２０に作った電極に接着するよ
うにしてもよい。コンデンサは電源間に入れて、電源を
通じて入る雑音を遮断するために使うことができる。
コンデンサも薄膜法により、空白部２０に形成する事が
できる。
できる。
第１セラミック枠３の上には、さらに広い開口を持つ第
２セラミック枠４を固着する。
２セラミック枠４を固着する。
第２セラミック枠４の上にもメタライズ面１３を形成し
、ここにふた５を積層する。
、ここにふた５を積層する。
リードフレーム６の直下の第１メタライズ面１１がグラ
ンド電位となり、直上の第２メタライズ面１２もグラン
ド電位となる。
ンド電位となり、直上の第２メタライズ面１２もグラン
ド電位となる。
第１メタライズ面１１と第２メタライズ面１２とリード
フレームのグランド端子とを電気的に接続しなければな
らない。
フレームのグランド端子とを電気的に接続しなければな
らない。
このような接続は、たとえばワイヤ１９などにより、パ
ッケージ内部でワイヤボンディングによって行なう事が
できる。
ッケージ内部でワイヤボンディングによって行なう事が
できる。
もうひとつの方法は、第３図に示すように、側面の一部
に上下方向のメタライズ面を作る事による。
に上下方向のメタライズ面を作る事による。
第１セラミック枠３の四隅に切欠き１７を設け、ここに
側面メタライズ面１６を形成する。
側面メタライズ面１６を形成する。
基板２の隅部に小さい隅部メタライズ面１８を設ける。
スルーホール１５によって隅部メタライズ面１８と第１
メタライズ面１１とを接続する。
メタライズ面１１とを接続する。
第１セラミック枠３を基板２に固着した後、側面メタラ
イズ面１６と隅部メタライズ面１８の間にハンダを盛り
上げて、両者を接続する。このようにして、上下のメタ
ライズ面１１．１２を互に接続する事ができる。
イズ面１６と隅部メタライズ面１８の間にハンダを盛り
上げて、両者を接続する。このようにして、上下のメタ
ライズ面１１．１２を互に接続する事ができる。
この場合、グランド用のリードフレームと、いずれかの
メタライズ面ＩＬ １２とをワイヤによって接続する
。
メタライズ面ＩＬ １２とをワイヤによって接続する
。
（６）作 用
リードフレームの上下に広いグランド電位の面が存在す
る。間に介在するのはＡｌ２Ｏ３、ＡＩＮなどのセラミ
ックである。従って、リードフレームの単位長さ当りの
インピーダンスが一定になる。これを特性インピーダン
スに等しくなるようにしておくと、高速信号が減衰し、
反射する、という事がない。
る。間に介在するのはＡｌ２Ｏ３、ＡＩＮなどのセラミ
ックである。従って、リードフレームの単位長さ当りの
インピーダンスが一定になる。これを特性インピーダン
スに等しくなるようにしておくと、高速信号が減衰し、
反射する、という事がない。
（２）実施例
本発明の効果を確認するために次のようなノクツケージ
を試作した。
を試作した。
外形は３０ｍｍ口で、中央に１０顛口の開口（キャビテ
ィ）を有する厚み１．５朋のＡＩＮ （窒化アルミニウ
ム）を基板２とした。この裏面にＭｏ板を貼りつけてい
る。これが底板１に当る。
ィ）を有する厚み１．５朋のＡＩＮ （窒化アルミニウ
ム）を基板２とした。この裏面にＭｏ板を貼りつけてい
る。これが底板１に当る。
基板２の四辺に、１３２ビンのリードフレームをガラス
によって取付け、さらに、中央に１５龍口の開口を有し
、上面にメタライズのしてある厚み１．５＋ｚのＡＩＮ
板（第１セラミック枠３に当る）をガラスによって取付
けな。
によって取付け、さらに、中央に１５龍口の開口を有し
、上面にメタライズのしてある厚み１．５＋ｚのＡＩＮ
板（第１セラミック枠３に当る）をガラスによって取付
けな。
ＡＩＮ枠３、ＡＩＮ基板２の厚みは、リードフレームの
幅とガラスの誘電率、ＡＩＮの誘電率を考慮して、特性
インピーダンスＺｏ中５０Ωとなるように決めた。
幅とガラスの誘電率、ＡＩＮの誘電率を考慮して、特性
インピーダンスＺｏ中５０Ωとなるように決めた。
各グランド面はハンダ付法により接続した。
立上り時間５０ ｐｓのパルスを入力して出力波形を観
測した。
測した。
出力波形の立上り時間は１００ｐａであった。この結果
から、４ ＧＨｚまでは、この構造で、充分使用できる
事が確認される。
から、４ ＧＨｚまでは、この構造で、充分使用できる
事が確認される。
（ト）効 果
本発明のパッケージは、ガラス封止型のパッケージであ
りながら、高速信号を減衰、反射少なく通過させる事が
できる。
りながら、高速信号を減衰、反射少なく通過させる事が
できる。
ガラス封止型であるので多ピン型の素子に好適であり、
しかも比較的安価である。
しかも比較的安価である。
したがって、本発明のパッケージは、高速多ピンＩＣ用
の、比較的安価なパッケージとして有用である。
の、比較的安価なパッケージとして有用である。
第１図は本発明の実施例に係るＩＣパッケージの平面図
。 第２図は同じものの縦断面図。 第３図は隅部の組立前の斜視図。 第４図は従来例にかかるガラス封止型パッケージの縦断
面図。 １・・・・・・底 板 ２・・・・・・基 板 ３・・・・・・第１セラミック枠 ４・・・・・・第２セラミック枠 ５・・・・・・ふ た ６・・・・・・リードフレーム ７・・・・・・低融点ガラス ８・・・・・・ＩＣチップ ９・・・・・・ワイヤ １１・・・・・・第１メタライズ而 １２・・・・・・第２メタライズ面 １３・・・・・・第３メタライズ面 １４・・・・・・キャビティ １５・・・・・・スルーホール １６・・・・・・側面メタライズ面 １７・・・・・・切欠き １８・・・・・・隅部メタライズ面 １９・・・・・・ワイヤ ２０・・・・・・空白部 ２１・・・・・・素 子 発 明 者 後 藤 安 原 大 塚
。 第２図は同じものの縦断面図。 第３図は隅部の組立前の斜視図。 第４図は従来例にかかるガラス封止型パッケージの縦断
面図。 １・・・・・・底 板 ２・・・・・・基 板 ３・・・・・・第１セラミック枠 ４・・・・・・第２セラミック枠 ５・・・・・・ふ た ６・・・・・・リードフレーム ７・・・・・・低融点ガラス ８・・・・・・ＩＣチップ ９・・・・・・ワイヤ １１・・・・・・第１メタライズ而 １２・・・・・・第２メタライズ面 １３・・・・・・第３メタライズ面 １４・・・・・・キャビティ １５・・・・・・スルーホール １６・・・・・・側面メタライズ面 １７・・・・・・切欠き １８・・・・・・隅部メタライズ面 １９・・・・・・ワイヤ ２０・・・・・・空白部 ２１・・・・・・素 子 発 明 者 後 藤 安 原 大 塚
Claims (4)
- （１）金属であるか、又は上面にメタライズ面１１を有
する金属或は絶縁体よりなる盲板である底板１と、底板
１の上に積層した中央に開口を有するセラミック製の基
板２と、中央により広い開口を有し上面の全体或は上面
の四周にメタライズ面１２を有する第１セラミック枠３
と、基板２と第１セラミック枠３の間に低融点ガラス７
によつて封止される多数のリードフレーム６とよりなり
、基板２の下の金属或はメタライズ面１１がグランド電
位面であり、第１セラミック枠３の上のメタライズ面１
２もグランド電位面であり、上下のグランド電位面によ
つてはさまれるリードフレームの単位長さ当りの特性イ
ンピーダンスが一定になるようにした事を特徴とするＩ
Ｃパッケージ。 - （２）第１セラミック枠３の上面の一部に空白部２０が
あり、ここに抵抗、或はコンデンサが配置されている事
を特徴とする特許請求の範囲第（１）頂記載のＩＣパッ
ケージ。 - （３）第１セラミック枠３の隅部に切欠き１７があり、
この側面には上面のメタライズ面１２に連続する側面メ
タライズ面１６が形成され、基板２の下方のグランド面
とスルーホール１５によつて接続される隅部メタライズ
面１８を基板２の上面隅部に設け、前記側面メタライズ
面１６と隅部メタライズ面１８はハンダを盛り上げる事
によつて接続してある事を特徴とする特許請求の範囲第
（１）項又は第（２）項記載のＩＣパッケージ。 - （４）基板２がＡｌＮ、ＳｉＣ、ＢｅＯなど高放熱セラ
ミックで形成されている事を特徴とする特許請求の範囲
第（１）項から第（３）項のいずれかに記載のＩＣパッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23204088A JPH0281459A (ja) | 1988-09-16 | 1988-09-16 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23204088A JPH0281459A (ja) | 1988-09-16 | 1988-09-16 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281459A true JPH0281459A (ja) | 1990-03-22 |
Family
ID=16933022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23204088A Pending JPH0281459A (ja) | 1988-09-16 | 1988-09-16 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281459A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855949A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | フラットパッケージ |
| JP2007012726A (ja) * | 2005-06-29 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 半導体装置 |
-
1988
- 1988-09-16 JP JP23204088A patent/JPH0281459A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855949A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | フラットパッケージ |
| JP2007012726A (ja) * | 2005-06-29 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198698B1 (en) | Integrated circuit device having strip line structure therein | |
| US4879588A (en) | Integrated circuit package | |
| US4839717A (en) | Ceramic package for high frequency semiconductor devices | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| US6768401B2 (en) | Wiring board with a waveguide tube and wiring board module for mounting plural wiring boards | |
| JPH0281459A (ja) | Ｉｃパッケージ | |
| JP2008186918A (ja) | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 | |
| JP2502306B2 (ja) | 集積回路パツケ−ジ | |
| JPH08250824A (ja) | 共線終端伝送線構造およびその製造方法 | |
| JPS63318802A (ja) | 集積回路パツケ−ジ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2738622B2 (ja) | 半導体素子収納用パッケージ | |
| KR900005784B1 (ko) | 스트립선 구조를 내장한 집적회로장치 | |
| JP2823720B2 (ja) | セラミック配線基板 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPS63188963A (ja) | 半導体素子搭載用パツケ−ジ | |
| JP2874409B2 (ja) | 集積回路用パッケージ | |
| JPH01164052A (ja) | マイクロ波パツケージ | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JPS63187651A (ja) | 集積回路用パツケ−ジ | |
| JPH0225276B2 (ja) | ||
| JPH0629419A (ja) | 半導体装置 | |
| JPH05183310A (ja) | 半導体装置 |