JPH0225276B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、セラミツク基板を積層して成るセラ
ミツク多層回路、特に高速、高周波領域への適用
を実現するセラミツク多層回路に関するものであ
る。

薄膜集積回路や厚膜集積回路といつたハイブリ
ツド集積回路実装技術は、コスト低減に有効な回
路アセンブリ法として各分野で使用されている。
一方、電気回路技術においては能動素子の能力向
上により、その動作領域が年々高速、高周波領域
へと進展してきており、このような高速回路に適
したハイブリツド回路実装技術の必要性が高まつ
ている。

従来の薄膜集積回路にあつては、多数の部品素
子が１枚の絶縁基板上に形成もしくは塔載される
構成法がとられており、部品素子相互間の接続個
所の数が減少すること、使用する材料の種類が少
なくて済むので材料相互間の接合不良による事故
原因が少なくなること、同一材料からコンデンサ
や抵抗など異なつた回路部品素子が得られるこ
と、各回路素子が絶縁基板上にはじめから分離し
て作られているので寄生効果がデイスクリート回
路に比べて少ないこと、素子が同一平面上に配置
されるので分布容量もデイスクリツト回路に比べ
てある程度少なくできることなどの特長を生かし
て各種の高周波回路、高速回路の実装に適用され
ている。

塔載されるトランジスタやダイオードなどは、
通常ケース入りのものが使用されるが、回路の動
作速度の一層の向上を行なうために、チツプ状で
使用されることも多い。

しかし、大容量のコンデンサ、インダクタンス
などの受動素子を薄膜化することは困難であり、
また能動素子なども外付部品として塔載されるの
が現状である。したがつて、回路サイズの縮小化
やパターン配置においてもかなりの制約は免れな
い。

第１図はNORゲート回路を用いてフリツプフ
ロツプ回路を構成する場合の論理回路図、第２図
は能動素子の一例として高速な電界効果トランジ
スタを用いて第１図のフリツプフロツプ回路を構
成したときの回路構成図であり、高速回路の簡単
な一例としてこのような回路を実装する場合を例
にとつて以下本発明を説明する。

第２図において、２１０，２２０，２３０およ
び２４０は高速な電界効果トランジスタ、２５０
および２６０は負荷抵抗である。２５０および２
６０の負荷抵抗は、トランジスタを用いた能動負
荷で構成される場合もある。

第３図は、第２図の高速な電界効果トランジス
タを用いて構成したフリツプフロツプ回路を、従
来の薄膜集積回路で実現した一構成例を示したも
のである。一般に、薄膜集積回路の絶縁基板とし
ては、高純度のアルミナ・セラミツク基板が用い
られ、その基板上に薄膜抵抗や金属電極が任意の
パターン配置で形成される。図において、３０１
および３０２は導伝性の高い材料、例えばAuを
絶縁基板上に蒸着して平面状に形成した接地電極
である。３０３および３０４は、各々第２図にお
ける入力端２０３および２０４の入力端電極であ
る。３０５および３０６は、第２図における出力
端２０５および２０６の出力端電極である。３０
８および３０９は第２図における電源V_DD２９０
の電源供給電極、３５０および３６０は同じく負
荷抵抗２５０および２６０である。また３５１お
よび３６１は第２図におけるコンデンサを各々示
す。通常、第２図における負荷抵抗２５０および
２６０は、トランジスタの利得を十分に得るため
例えば数ＫΩのような大きな値が用いられる。ま
た、コンデンサも大きな容量値が用いられる。こ
のようなＲやＣを薄膜回路で形成した場合、パタ
ーンサイズが大きくなり、回路全体のサイズにも
関係するため、第３図のようなチツプ状の抵抗器
やコンデンサが一般的に用いられている。３１
０，３２０，３３０および３４０は各々第２図の
トランジスタ２１０，２２０，２３０および２４
０に相当し、ペレツト状の高速電界効果トランジ
スタである。３０５および３０６は第２図出力端
２０５および２０６に相当する出力端電極であ
る。３０７は、トランジスタ３２０への入力用ゲ
ート端電極である。３１１，３１２，３１３およ
び３１４はボンデイングワイヤであり、各電極と
電界効果トランジスタ３１０との接続を行なつて
いる。ボンデイングワイヤは、３２０，３３０お
よび３４０の各トランジスタと各電極の接続にも
用いている。

第２図に示すように、フリツプフロツプ回路の
出力端２０６に現われる信号は、電界効果トラン
ジスタ２３０へ各々正帰還する必要がある。した
がつて、第３図の薄膜集積回路において、電界効
果トランジスタ３３０への帰還路パターンは、出
力端電極３０５の延長パターンとして形成してい
る。しかし、出力端電極３０６から電界効果トラ
ンジスタ３２０への帰還路パターンは、出力端電
極３０５と交叉するためパターン形成を電極３０
６と３０７とに分割し、相互の接続をボンデイン
グワイヤ３３１によつて行なわざるを得ない。

第４図は、第３図の薄膜集積回路におけるＸ−
X′間の断面図を示した図である。４１０，４２
０，４３０および４４０は電界効果トランジス
タ、４０１および４０２は接地電極、４００は絶
縁体基板（アルミナ・セラミツク基板）、４０５
および４０６は出力端電極パターンを各々示す。
接地電極４０１および４０２は、正帰還路パター
ンを形成している出力端４０５および４０６が存
在するためにお互いに分離され、相互の導通はボ
ンデイングワイヤ４９０によつて行なつている。

このように、薄膜集積回路では多数の部品素子
が１枚の絶縁基板上に形成もしくは塔載ができる
という利点がある一方、回路型式によつては接地
電極が分離されてしまい接地が充分に行なわれな
い。また、信号路のクロスオーバーが行なえない
ために、外付接続個所の増加となり信頼性に問題
を生じる。さらには回路形成を同一平面上に行な
うために、回路サイズの縮小にも限界を生じ寄生
インダクタンス、寄生容量等を一定限度以上減少
させることが困難となるので、回路の動作速度の
向上にも限界を生じるといつた欠点がある。

このような薄膜集積回路における問題を改善す
る方法として、セラミツク多層回路による実装方
法が従来から知られている。その一例として３層
セラミツク多層回路の構成断面図を第５図に示
す。図において、５０１は第１層絶縁体、５０２
は第２層絶縁体、５０３は第３層絶縁体、５０４
は接地導体、５０６は第３層の接地電極、５１６
は接地スルーホール、５０５および５０７は第３
層の信号電極、５２７および５２５は第１層の信
号導体、５１５および５１７は信号用スルーホー
ルである。このようなセラミツク多層回路には、
印刷技術の適用が可能な厚膜回路が従来専ら使用
されてきた。セラミツク基板を多層化する技術に
は大きく分類すると、スクリーン印刷と焼成を交
互に繰り返す逐次焼成法と、一度に焼成を行なう
同時焼成法との二通りの方式がある。従来、最も
よく使われている多層化法は逐次焼成法である。
絶縁体としてはアルミナ・セラミツク基板が用い
られる。

逐次焼成法ではまず初めに、第１層のセラミツ
ク基板５０１上にインクで導体層５２７および５
２５をスクリーン印刷し焼成する。次に、スルー
ホール用の穴開けをした第２層の絶縁体層５０２
をスクリーン印刷し乾燥する。この工程を繰り返
して５０１，５０２の層を焼成する。次に接地導
体５０４を絶縁体層５０２上にスクリーン印刷
し、スルーホール５１７および５１５の穴にも導
体を詰める。そして焼成を行なう。次に、スルー
ホール用の穴開けを行なつた第３層の絶縁体層５
０３のスクリーン印刷を行ない５０５，５０６お
よび５０７を絶縁体層５０３上にスクリーン印刷
し、スルーホール５１５，５１６および５１７の
穴にも導体を詰め焼成を行なう。最後に外付部品
の塔載を行なつて多層回路が完成する。

このようにして得られるセラミツク厚膜多層回
路は、層数を多くすることが容易なので高密度配
線ができる。また絶縁体層と導体が高温で完全に
焼結一体化されるため均質なセラミツク構造とな
り熱放散性がよく、接着性は強固で配線接続の信
頼性は高い等の特長がある。

しかし、通常このようなセラミツク多層回路の
各絶縁体層に用いられるセラミツク材の厚さは、
シート面が緻密・平滑で厚みが均一であること、
焼成による反りなどの変形を生じないことなどを
条件としているため、数10μｍ〜200μｍ程度のも
のが用いられている。したがつて各層の素子、配
線間の分布容量が増大し、回路の動作速度に限界
を生じるという大きな欠点がある。またセラミツ
ク厚膜多層回路の製作段階においては、各層のマ
スク製作、印刷、焼成といつた工程があり、大量
生産時には価格低下の期待はできるが、一方少量
生産に対しては不向きである。

以上のように、従来のハイブリツド集積回路に
よる実装方法のうち、薄膜集積回路は回路の形成
を同一平面上に行なうため接地が充分にとれな
い、回路サイズが大となり寄生容量や寄生インダ
クタンスが増大、信号線路のクロスオーバ形成が
不可能であるため接続個所の増大などの欠点があ
り、またセラミツク厚膜多層回路は各絶縁体層の
厚みが薄いため分布容量が増大するという欠点が
あつた。

したがつて、従来のハイブリツド集積回路実装
技術では回路の動作速度の向上にある一定の限界
があるという大きな問題があつた。

本発明は、上記のような従来の欠点に鑑みてな
されたものであり、従来の薄膜集積回路に用いら
れている所定の厚みのアルミナセラミツク基板を
複数枚接着積層し、全体を多層回路化することで
回路の動作速度の向上、接続個所の低減による信
頼性の向上を可能ならしめ、少量生産向、低価格
なセラミツク多層回路を提供することを目的とし
ている。

本発明によれば、セラミツク基板の少なくとも
一方の表面に印刷、蒸着、スパツタなどの手段に
より回路素子または回路パターンを形成したもの
を複数枚積層し能動素子や受動素子を塔載して成
るセラミツク多層回路において、前記セラミツク
基板として所定の厚さ、形状にあらかじめ焼成加
工されたアルミナセラミツク基板を用いると共
に、能動素子や受動素子を塔載する第一層と、信
号線路や電源線路を形成する一層もしくは数層の
配線層との間に、充分な広さの面積をもつ接地電
極層を少なくとも一層設けたことを特徴とするセ
ラミツク多層回路が得られる。

このような本発明のセラミツク多層回路が前記
本発明の目的を充分に達成するのは当然である
が、その達成にも様々な態様がある。

例えば、セラミツク多層回路の最上層に塔載さ
れる部品において、能動素子がパツケージ入のも
のを用いる態様も本発明の範囲であるが、最上層
の回路素子を厚膜集積回路を用いて形成する実施
態様もある。

以下、図面を参照しながら本発明について詳細
な説明を行なう。

第６図は、本発明であるセラミツク基板を複数
枚接着積層して回路を構成した場合について、そ
の平面図を示したものである。第６図のセラミツ
ク多層回路は、第３図に示した従来の薄膜集積回
路と同一の回路、すなわち第２図のフリツプフロ
ツプ回路を実現するものであるが、第６図におい
てはセラミツク基板を３枚積層することにより、
回路実装が簡単化されている。

第６図において、６０１は第１層セラミツク基
板、６０２は第２層のセラミツク基板、６０３は
第３層のセラミツク基板である。この実施態様で
は、第１層６０１を電源供給線および信号線路、
第２層６０２を接地電極、第３層６０３を部品塔
載および信号線路に各々用い、各々の基板は薄膜
回路化している。また各基板は、各々の信号が外
部に取り出し易いように、大きさを変えて形成し
ている。６１９および６４９は入力端電極、６０
５および６０６は出力端電極、６０８および６０
９は電源供給電極を各々示す。このような電極と
しては、通常導伝性の高い材料、例えばAu等を
絶縁基板上に蒸着して平面状に形成する。６５０
および６６０は外付部品であるチツプ状の抵抗器
である。６１５，６５２，６３５および６４５
は、各々トランジスタペレツトを第２層基板６０
２に塔載するための挿入穴である。この穴の径
は、ペレツトの着脱が行ない易い程度の寸法に加
工すればよい。６２９１，６３９１，６０５１，
６０６１，６０８１および６０９１は各々スルー
ホールである。６０８１および６０９１は各々第
１層目の電源供給線６０１１にスルーホールを介
して接続される。スルーホール６０５１は、第１
層目の信号線路を介してゲート端電極６３９と導
通している。また、スルーホール６０６１も同様
にゲート端電極６２９と導通している。

第７図は、第６図におけるセラミツク多層回路
のＹ−Y′間の断面図を示したものである。図に
おいて、７０２２は第２層基板７０２２に蒸着形
成されている接地電極である。この接地電極７０
２２は、スルーホール部分を除いては第２層基板
７０２の全面に形成されているので接地電極とし
て充分な広さをとることができる。電界効果トラ
ンジスタペレツト７１０，７２０，７３０および
７４０は、この接地電極７０２２上に各々塔載さ
れている。また、電界効果トランジスタのソース
電極は、ボンデイングワイヤ７１１，７１３，７
２１，７２３，７３１，７３３，７４１および７
４３によつて接地電極７０２２に接地されてい
る。７０１１は第１層基板に形成された電源供給
線路であり、第６図における第３層基板の電源供
給電極６０８，６０９とスルーホールを介して
各々導通している。７２９１，７３９１は第１層
基板７０１上に形成された信号線路である。この
ように、下層基板においても信号線路を形成する
ことにより信号線路のクロスオーバーが可能とな
る。また、電源供給もスルーホールを介して行な
つているため、従来の薄膜集積回路で行なつてい
たように線材を用いて電源配線をする必要がなく
なり、接続個所が減少できる。さらにはスルーホ
ールを用いることにより、回路サイズが小さくな
るので寄生インダクタンスや寄生容量も減少す
る。

各層の絶縁基板７０１，７０２および７０３と
しては、従来の薄膜集積回路で通常用いられるア
ルミナセラミツク基板（厚さ：約0.6mm程度）を
使用するので、従来の厚膜多層回路と比較すると
各層間の間隔がはるかに大きく、各層回路間の分
布容量が著しく減少する。積層の構成としては、
能動素子や受動素子を塔載する第３層基板７０３
と電源供給線路または信号線路を形成する第１層
７０１との間に、充分な広さの面積を持つ接地電
極を形成した接地電極層７０２を設けている。第
７図は積層数が３層の実施例であるが、積層数を
増やした場合においても同じように各配線層間に
は充分な広さの面積を持つ接地電極層を設ける。
このような構成にすれば、従来の薄膜集積回路で
生じていたような接地電極の分離がなく、接地が
充分に行なえるため高周波特性が改善できる。

したがつて、回路の動作速度の一層の向上が可
能なセラミツク多層回路が得られる。

本発明のセラミツク多層回路を実現する方法と
しては、種々の構成方法があるが、第８図はその
一例として第６図におけるセラミツク多層回路の
構成を各層毎に示したものである。第８図１は第
１層基板、２は第２層基板、３は第３層基板のパ
ターン形状を示したものである。本発明で用いる
絶縁体基板は、従来の薄膜集積回路と同一のアル
ミナセラミツク基板である。通常、このアルミナ
セラミツク基板には導伝性の高い材料、例えば
Auが蒸着されている。第８図の各図における斜
線部分は、このAu蒸着層を任意のパターン形状
にエツチング形成したものである。この工程は、
従来の薄膜回路と同様の工程で行なうことができ
る。第８図の第２層目基板２と第３層目基板３に
は、第１層目基板１の導体と導通を行なうための
スルーホール加工を施してある。このスルーホー
ル加工に用いる穴開け工具としては、例えばダイ
ヤモンドドリルのような硬材質のものを用いるこ
とにより、簡単に穴開けを行なうことができる。
第８図３の穴８１５，８２５，８３５および８４
５は、トランジスタペレツトを第２層基板（第８
図２）に塔載するために加工をした挿入穴であ
る。この穴径は、用いるペレツトのサイズに従つ
て適切な大きさに開ければよい。スルーホール内
の導通を行なうためには、導電材料の塗布が必要
である。この導電材料は、例えば厚膜多層回路で
用いられているような銀ペーストなどを用いるこ
とで可能となる。この場合、ある一定温度条件で
の焼結工程が必要である。セラミツク基板各層を
接着する場合には、目合わせが問題となるが、あ
らかじめ目合わせパターンを形成しておけば容易
に接着を行なうことができる。接着するための接
着剤には、例えばアルミナ粉末やガラス粉末を接
着材料としたものなどを用いれば強固な接着効果
が得られる。

このように本発明のセラミツク多層回路を製作
するための材料および製作工程は、従来の薄膜回
路や厚膜多層回路の材料や工程を適用することが
できるため、低価格なセラミツク多層回路が得ら
れる。

以上に述べた実施例によれば、従来の薄膜集積
回路において用いられているアルミナセラミツク
基板を複数枚接着積層し、多層化することで従来
の厚膜多層回路と比べて各層間の分布容量を著し
く低減できるので、回路の高速化が実現できる。
一方、従来の薄膜集積回路と比べると回路サイズ
が小さくなるため、寄生インダクタンスや寄生容
量が減少し、また接地面を充分にとることができ
るので高周波特性が改善できる。さらには信号線
路などのクロスオーバーが可能なのでボンデイン
グワイヤを用いた接続個所の削減となる。

したがつて、従来の実装方法では実現の困難で
あつた超高速回路に対しても安定に動作し、かつ
信頼性の優れたセラミツク多層回路が得られる。

これまでの説明において、外付部品である能動
素子はペレツト状のトランジスタであつたが、ケ
ース入りのものであつてもよい。さらに、最上層
の基板は薄膜集積回路化された実施態様について
説明を行なつたが、厚膜回路によつて形成された
ものであつてもよく、さらには配線部分のみでな
く受動素子や能動素子が回路パターン自体によつ
て形成されたものであつてもよいことは当然であ
る。また、多層化の積層数は３層について説明を
行なつたが、この層数に限定されるものではな
く、必要に応じて増やしてもよい。

【図面の簡単な説明】

第１図はフリツプフロツプ回路を論理記号で表
わした図、第２図は能動素子として電界効果トラ
ンジスタを用いてフリツプフロツプ回路を構成し
た回路図、第３図は従来の薄膜集積回路の構成を
示した図、第４図は第３図に示した従来の薄膜集
積回路の断面を示した図、第５図は従来のセラミ
ツク多層回路の断面図である。第６図は本発明の
セラミツク多層回路の構成を説明するために示し
た実施態様、第７図は第６図の断面を示した図、
第８図は第６図の実施態様の各層の構成を説明す
るために示した図である。なお図中の記号は、そ
れぞれ次のものを示している。 ２１０，２２０，２３０，２４０，３１０，３
２０，３３０，３４０，４１０，４２０，４３
０，４４０，７１０，７２０，７３０，７４０…
…電界効果トランジスタ、２０３，２０４……入
力端、２０５，２０６……負荷抵抗、２５０，２
６０……出力端、２９０……電源V_DD、３０１，
３０２，４０１，４０２，７０２２……アース接
地電極、３０３，３０４，６１９，６４９……入
力端電極、３５１，３６１……コンデンサ、３１
１，３１２，３１３，３１４，３９０，３９１，
３３１，４９０，７１１，７１３，７２１，７２
３，７３１，７３３，７４１，７４３……ボンデ
イングワイヤ、３５０，３６０，６５０，６６０
……抵抗器、３０５，３０６，４０５，４０６，
６０５，６０６……出力端電極、３０７，６２
９，６３９……ゲート端電極、３０８，３０９，
６０８，６０９……電源供給電極、４００……ア
ルミナセラミツク基板、５０１……第１層絶縁
体、５０２……第２層絶縁体、５０３……第３層
絶縁体、５０４……アース接地導体、５０５，５
０７……信号電極、５２７，５２５……信号導
体、５１５，５１７，５１６，６０５１，６０６
１，６０８１，６０９１……スルーホール、６０
１，７０１……第１層セラミツク基板、６０２，
７０２……第２層セラミツク基板、６０３，７０
３……第３層セラミツク基板、６０１１，７０１
１……電源供給線、６１５，６２５，６３５，６
４５，８１５，８２５，８３５，８４５……ペレ
ツト挿入穴。

Claims (1)

【特許請求の範囲】
1. １ セラミツク基板の少なくとも一方の表面に印
   刷、蒸着、スパツタなどの手段により回路素子ま
   たは回路パターンを形成したものを複数枚積層し
   能動素子や受動素子を塔載して成るセラミツク多
   層回路において、前記セラミツク基板として所定
   の厚さ、形状にあらかじめ焼成加工されたアルミ
   ナセラミツク基板を用いると共に、能動素子や受
   動素子を塔載する第一層と、信号線路や電源線路
   を形成する一層もしくは数層の配線層との間に、
   充分な広さの面積をもつ接地電極層を少なくとも
   一層設けたことを特徴とするセラミツク多層回
   路。