JPS6289344A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS6289344A JPS6289344A JP22886985A JP22886985A JPS6289344A JP S6289344 A JPS6289344 A JP S6289344A JP 22886985 A JP22886985 A JP 22886985A JP 22886985 A JP22886985 A JP 22886985A JP S6289344 A JPS6289344 A JP S6289344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- wiring
- thin film
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩチップを実装するために用いて好適な
多層配線基板の製造方法に関するものである。
多層配線基板の製造方法に関するものである。
一般に高速大容量処理が求められる大型コンピュータ等
の電子機器においては、配線の高密度化と高速化とが同
時に要求されている。更に高密度化に伴なって所要電力
密度も高まシ、電源配線の低抵抗化も同時に要求されて
いる。このようが多項目にわたる要求にこたえ得るＬＳ
Ｉチップ実装用配線基板としてセラミック積層配線基板
の内層配線を主に電源供給用の配線として用いる事によ
シ、電源配線の低抵抗化を達成すると共に、セラミック
積層配線基板の上にさらに薄膜技術を用いて微細な配線
パターンを有する多層配線層を形成し、この薄膜多層配
線層を信号配線として割り当てる事により、配線の高密
度化をも達成するという構造が近年用いられている。
の電子機器においては、配線の高密度化と高速化とが同
時に要求されている。更に高密度化に伴なって所要電力
密度も高まシ、電源配線の低抵抗化も同時に要求されて
いる。このようが多項目にわたる要求にこたえ得るＬＳ
Ｉチップ実装用配線基板としてセラミック積層配線基板
の内層配線を主に電源供給用の配線として用いる事によ
シ、電源配線の低抵抗化を達成すると共に、セラミック
積層配線基板の上にさらに薄膜技術を用いて微細な配線
パターンを有する多層配線層を形成し、この薄膜多層配
線層を信号配線として割り当てる事により、配線の高密
度化をも達成するという構造が近年用いられている。
従来、この種セラミック積層配線基板として用いられて
いる基板表裏を貫通するスルーホール配線を有するセラ
ミック基板は、アルミナグリーンシートを用いて形成さ
れている。したがって、焼結温度として１４００℃以上
が必要なだめに、導体材料としてタングステンやモリブ
デンなどの高融点金属を使用せざるを得す、このため金
や銀、パラジウムなどの金属に比べ固有電気抵抗が高く
、セラミック基板内部の電源配線抵抗を十分小さくする
ことが困難であるという欠点がある。
いる基板表裏を貫通するスルーホール配線を有するセラ
ミック基板は、アルミナグリーンシートを用いて形成さ
れている。したがって、焼結温度として１４００℃以上
が必要なだめに、導体材料としてタングステンやモリブ
デンなどの高融点金属を使用せざるを得す、このため金
や銀、パラジウムなどの金属に比べ固有電気抵抗が高く
、セラミック基板内部の電源配線抵抗を十分小さくする
ことが困難であるという欠点がある。
次に、このセラミック積層配線基板上に薄膜多層配線を
微細に形成する方法としては、第３図に示すようなサブ
トラクティブ法もしくは第４図に示すよう々アディティ
ブ法が用いられている。サブトラクティブ法は第３図に
示すように、まず絶縁層２０上の全面にめっき膜２１を
形成し、その上にエツチングレジスト２２を所望のパタ
ーンに形成した後、エツチング液によりめっき膜の不要
部分を除去して所望のパターンを得る方法であり、アデ
ィティブ法は、第４図に示すように絶縁層２０上の全面
にめっき下地薄膜２３を形成し、その上にめっきレジス
ト２４を所望のパターンに開口を設けて形成した後、こ
の開口部にめっきパターン２５を形成し、続いて、めつ
きレジス）２４を除去した後、エツチング液によりめつ
き下地薄膜の不要部分を除去して所望のパターンを得る
方法である。いずれの方法においてもエツチング液で不
要な膜を除去する工程でサイド・エツチングが発生し、
図示した様に配線パターンと絶縁層との接着部の面積が
狭くなり、配線パターンが剥れ易いという欠点がある。
微細に形成する方法としては、第３図に示すようなサブ
トラクティブ法もしくは第４図に示すよう々アディティ
ブ法が用いられている。サブトラクティブ法は第３図に
示すように、まず絶縁層２０上の全面にめっき膜２１を
形成し、その上にエツチングレジスト２２を所望のパタ
ーンに形成した後、エツチング液によりめっき膜の不要
部分を除去して所望のパターンを得る方法であり、アデ
ィティブ法は、第４図に示すように絶縁層２０上の全面
にめっき下地薄膜２３を形成し、その上にめっきレジス
ト２４を所望のパターンに開口を設けて形成した後、こ
の開口部にめっきパターン２５を形成し、続いて、めつ
きレジス）２４を除去した後、エツチング液によりめつ
き下地薄膜の不要部分を除去して所望のパターンを得る
方法である。いずれの方法においてもエツチング液で不
要な膜を除去する工程でサイド・エツチングが発生し、
図示した様に配線パターンと絶縁層との接着部の面積が
狭くなり、配線パターンが剥れ易いという欠点がある。
また、サイド・エツチングの発生しないエツチング方法
としてドライ・エッチフグ法があるが、ガラス・セラミ
ックを主体とする絶縁層上の金属膜に適用するのは、絶
縁層の凹凸によるエツチング残りが出るために適当で々
い。
としてドライ・エッチフグ法があるが、ガラス・セラミ
ックを主体とする絶縁層上の金属膜に適用するのは、絶
縁層の凹凸によるエツチング残りが出るために適当で々
い。
さらに、各薄膜配線層の眉間絶縁材としては、通常ガラ
ス−セラミックを主体とする絶縁ペーストを用い、これ
を所望のヴイアホール・パターンを有するスクリーンで
印刷した後焼結してヴイアホールを有する絶縁層を形成
するが、ヴイアホールとして形成可能な最小寸法は、ス
クリーン印刷の精度によって制限されるため、十分微細
なものが形成できないという欠点があった。
ス−セラミックを主体とする絶縁ペーストを用い、これ
を所望のヴイアホール・パターンを有するスクリーンで
印刷した後焼結してヴイアホールを有する絶縁層を形成
するが、ヴイアホールとして形成可能な最小寸法は、ス
クリーン印刷の精度によって制限されるため、十分微細
なものが形成できないという欠点があった。
本発明は、このような問題点に鑑みてなされたもので、
その内部に低抵抗導電部材よυなる電源配線層およびス
ルーホール配線を含んでなる多層セラミック基板を１４
００℃以下の空気中において焼結可能な無機組成物より
構成し、この多層セラミック基板の表面にヴィアホール
を有してなる膜を光硬化性無機絶縁ペースト材料を用い
て形成すると共にこの膜を焼結して絶縁層となし、この
絶＝４＝ 線層の表面に焼成することにより絶縁性の酸化物に変わ
り得るスパッタ膜を堆積形成し、このスパッタ膜に所望
パターンの配線層を付着した後該スパッタ膜を焼成する
ようにしたものである。
その内部に低抵抗導電部材よυなる電源配線層およびス
ルーホール配線を含んでなる多層セラミック基板を１４
００℃以下の空気中において焼結可能な無機組成物より
構成し、この多層セラミック基板の表面にヴィアホール
を有してなる膜を光硬化性無機絶縁ペースト材料を用い
て形成すると共にこの膜を焼結して絶縁層となし、この
絶＝４＝ 線層の表面に焼成することにより絶縁性の酸化物に変わ
り得るスパッタ膜を堆積形成し、このスパッタ膜に所望
パターンの配線層を付着した後該スパッタ膜を焼成する
ようにしたものである。
したがって、この発明による多層配線基板の製造方法に
よれば、電源配線層およびスルーホール配線を低融点で
且つ低抵抗の金属、例えば金等を用いて構成することが
でき、スパッタ膜は該スパッタ膜の焼成に伴い、配線層
との付着部直下以外の部分が絶縁体となシ得る。
よれば、電源配線層およびスルーホール配線を低融点で
且つ低抵抗の金属、例えば金等を用いて構成することが
でき、スパッタ膜は該スパッタ膜の焼成に伴い、配線層
との付着部直下以外の部分が絶縁体となシ得る。
〔実施例〕
以下、本発明に係る多層配線基板を詳細に説明する。第
２図はこの多層配線基板の一実施例を示す一部破断外観
斜視図である。同図において、１は多層セラミック基板
、２は第１の電源配線層、３は第２の電源配線層、４は
多層セラミック基板１の表面層、５は多層セラミック基
板１の入出力端子、６は第１のスルーホール配線、Ｔは
第２のスルーホール配線、８は第３のスルーホール配線
、９はスルーホール配線８の表面露出部であり、１０゜
１１および１２は夫々多層セラミック基板１を構成する
グリーンシートである。
２図はこの多層配線基板の一実施例を示す一部破断外観
斜視図である。同図において、１は多層セラミック基板
、２は第１の電源配線層、３は第２の電源配線層、４は
多層セラミック基板１の表面層、５は多層セラミック基
板１の入出力端子、６は第１のスルーホール配線、Ｔは
第２のスルーホール配線、８は第３のスルーホール配線
、９はスルーホール配線８の表面露出部であり、１０゜
１１および１２は夫々多層セラミック基板１を構成する
グリーンシートである。
この多層セラミック基板１の表面層４上には薄膜多層配
線層１３が形成されており、この薄膜多層配線層１３は
第１の薄膜配線層１４を有してなる絶縁層１５と、第２
の薄膜配線層１６を有して寿る絶縁層１７とにより構成
されている。そして、第１の薄膜配線層１４はヴイアホ
ール配線１Ｂを介して多層セラミック基板１０表面露出
部９に接続されており、第２の薄膜配線層１６はヴィア
ホール配線１９を介して第１の薄膜配線層１４に接続さ
れている。第１図はこの多層配線基板のさらに詳細な縦
断面図である。
線層１３が形成されており、この薄膜多層配線層１３は
第１の薄膜配線層１４を有してなる絶縁層１５と、第２
の薄膜配線層１６を有して寿る絶縁層１７とにより構成
されている。そして、第１の薄膜配線層１４はヴイアホ
ール配線１Ｂを介して多層セラミック基板１０表面露出
部９に接続されており、第２の薄膜配線層１６はヴィア
ホール配線１９を介して第１の薄膜配線層１４に接続さ
れている。第１図はこの多層配線基板のさらに詳細な縦
断面図である。
次に、この第１図を用いて本実施例の多層配線基板をさ
らに詳細に説明する。す々わち、多層セラミック基板１
は、特開昭５７−１７４７４号に開示されているような
、１４００℃以１の空気中で焼結可能な無機組成物より
なるグリーンシート１０゜１１および１２よ１４成され
ており、このグリーンシート１０，１１および１２には
、所定箇所に複数個のスルーホール１０ａ、１１ｍおよ
び１２１Ｌが形成されている。そして、このスルーホー
ルｉｏａ。
らに詳細に説明する。す々わち、多層セラミック基板１
は、特開昭５７−１７４７４号に開示されているような
、１４００℃以１の空気中で焼結可能な無機組成物より
なるグリーンシート１０゜１１および１２よ１４成され
ており、このグリーンシート１０，１１および１２には
、所定箇所に複数個のスルーホール１０ａ、１１ｍおよ
び１２１Ｌが形成されている。そして、このスルーホー
ルｉｏａ。
１１ｍおよび１２ａに金を主成分とする厚膜導体ペース
トが印刷により充填されており、第１の電源配線層２お
よび３が金を主成分とする厚膜導体ペーストを用いてグ
リーンシート１０および１１の表面に印刷形成されてい
る。そして、これらグリーンシート１０，１１および１
２のそれぞれを目合わせしだ後積層し、プレス加工によ
って各層を貼り合わせ、このグリーンシート積層体を７
００℃〜９００℃の空気中において焼成して多層セラミ
ック基板１としている。すなわち、この焼成工程におい
てグリーンシー）１０．１１および１２が一体的に結合
し、各導体ペーストが焼成されて電源配線層２，３およ
びスルーホール配線６，７および８と々つて、多層セラ
ミツク基板１内部における電気的接続が行われている。
トが印刷により充填されており、第１の電源配線層２お
よび３が金を主成分とする厚膜導体ペーストを用いてグ
リーンシート１０および１１の表面に印刷形成されてい
る。そして、これらグリーンシート１０，１１および１
２のそれぞれを目合わせしだ後積層し、プレス加工によ
って各層を貼り合わせ、このグリーンシート積層体を７
００℃〜９００℃の空気中において焼成して多層セラミ
ック基板１としている。すなわち、この焼成工程におい
てグリーンシー）１０．１１および１２が一体的に結合
し、各導体ペーストが焼成されて電源配線層２，３およ
びスルーホール配線６，７および８と々つて、多層セラ
ミツク基板１内部における電気的接続が行われている。
しかして、とのようにして得られる多層セラミック基板
１０表面層４上に薄膜多層配線層１３が形成されている
。この時、スルーホール配線８は導体ペーストを充填し
印刷した後に焼成しただけの状態であるので、その表面
露出部９の凹凸がはげしく、このような理由から焼成し
た後に多層セラミック基板１の表面層４を研磨して滑ら
かにした後、薄膜多層配線層１３を次のようにして形成
している。すなわち、スルーホール配線８の表面露出部
９は、多層セラミック基板１の焼結時の収縮率の偏差の
為に、設計通シの所定の位置に露出していることは期待
できないので、この位置の誤差を吸収するための配線パ
ターンとして先ずカバーランド２６が多層セラミック基
板１０表面層４上に形成されておシ、このカバーランド
２６はアディティブ法による金めつき膜で形成され、そ
の大きさはスルーホール配線の表面露出部９の位置の最
大偏差を覆うべく充分な寸法となっている。
１０表面層４上に薄膜多層配線層１３が形成されている
。この時、スルーホール配線８は導体ペーストを充填し
印刷した後に焼成しただけの状態であるので、その表面
露出部９の凹凸がはげしく、このような理由から焼成し
た後に多層セラミック基板１の表面層４を研磨して滑ら
かにした後、薄膜多層配線層１３を次のようにして形成
している。すなわち、スルーホール配線８の表面露出部
９は、多層セラミック基板１の焼結時の収縮率の偏差の
為に、設計通シの所定の位置に露出していることは期待
できないので、この位置の誤差を吸収するための配線パ
ターンとして先ずカバーランド２６が多層セラミック基
板１０表面層４上に形成されておシ、このカバーランド
２６はアディティブ法による金めつき膜で形成され、そ
の大きさはスルーホール配線の表面露出部９の位置の最
大偏差を覆うべく充分な寸法となっている。
例工ば、スルーホールが１０センチメートル四方の領域
に配列されていて、位置の偏差が０．５係ある場合には
、カバーランドの大きさは半径０．５ミリメートルの円
よシ大きい必要がある。そして、−８＝ カバーランド２６および多層セラミック基板１の表面層
４を覆うようにして、光硬化性無機絶縁ペーストが印刷
され絶縁層１５が形成されている。
に配列されていて、位置の偏差が０．５係ある場合には
、カバーランドの大きさは半径０．５ミリメートルの円
よシ大きい必要がある。そして、−８＝ カバーランド２６および多層セラミック基板１の表面層
４を覆うようにして、光硬化性無機絶縁ペーストが印刷
され絶縁層１５が形成されている。
この光硬化性無機絶縁ペーストは印刷の後乾燥され露光
によシ硬化するものであυ、露光現像の後９００’０７
）空気中焼成によシ焼結され、膜厚５５マイクロメート
ルの絶縁層となシ、この絶縁層に直径８０マイクロメー
トルのヴイ′１ホール２Ｔが形成されている。そして、
このヴイアホール２Ｔに金を主成分とする厚膜導体ペー
ストを充填した後焼結してヴィアホール配線１８を形成
している。
によシ硬化するものであυ、露光現像の後９００’０７
）空気中焼成によシ焼結され、膜厚５５マイクロメート
ルの絶縁層となシ、この絶縁層に直径８０マイクロメー
トルのヴイ′１ホール２Ｔが形成されている。そして、
このヴイアホール２Ｔに金を主成分とする厚膜導体ペー
ストを充填した後焼結してヴィアホール配線１８を形成
している。
しかして、この絶縁層１５の表面の略全面に厚さ５００
オングストロームのチタン膜と厚さ１０００オングスト
ロームのパラジウム膜とが、チタン膜を下層としてＤＣ
マグネトロンスパッタ法により堆積されてスパッタ膜２
８が形成されておｐ、図においては、このスパッタ膜２
８を一つの膜として表わしている。そして、このスパッ
タ膜２Ｂを感光性レジストで覆い、露出現像して所望の
配線パターンにレジスト開口部をつくり、この開口部か
ら露出した部分のスパッタ膜上に電解めっき法を用いて
厚さ５マイクロメートルの金めつき膜を付着し、第１の
薄膜配線層１４を形成しており、スパッタ膜２８を焼成
する前にあっては、第１の薄膜配線層１４０個々の配線
パターンは該スパッタ膜２８により互いにショートして
いる。ところで、従来技術によれば、これらの個々の配
線パターンを独立させるには、スパッタ膜２Ｂの不要部
分を除去するためにエツチング工程を必要とするが、こ
のエツチング工程は先に述べたようにサイド・エツチン
グが発生するので好ましく々い。そこで、本実施例にお
いては、このエツチング工程に代えて、スパッタ膜２８
を９００℃の空気中焼成により酸化させ絶縁物に変換す
る事により個々の配線パターンを独立させている。すな
わち、薄膜配線層１４の直下の部分では、該スパッタ膜
２８は金とパラジウムおよびチタンとの相互拡散により
絶縁物とはなり得す、それ以外の部分が焼成によって絶
縁物と々るので、ヴイアホール配線１８と薄膜配線層１
４との間の電気的接続が保持された状態で個々の配線パ
ターンが独立する。まだ、この空気中焼成により感光性
レジストの除去も同時に行われることは言うまでもない
。
オングストロームのチタン膜と厚さ１０００オングスト
ロームのパラジウム膜とが、チタン膜を下層としてＤＣ
マグネトロンスパッタ法により堆積されてスパッタ膜２
８が形成されておｐ、図においては、このスパッタ膜２
８を一つの膜として表わしている。そして、このスパッ
タ膜２Ｂを感光性レジストで覆い、露出現像して所望の
配線パターンにレジスト開口部をつくり、この開口部か
ら露出した部分のスパッタ膜上に電解めっき法を用いて
厚さ５マイクロメートルの金めつき膜を付着し、第１の
薄膜配線層１４を形成しており、スパッタ膜２８を焼成
する前にあっては、第１の薄膜配線層１４０個々の配線
パターンは該スパッタ膜２８により互いにショートして
いる。ところで、従来技術によれば、これらの個々の配
線パターンを独立させるには、スパッタ膜２Ｂの不要部
分を除去するためにエツチング工程を必要とするが、こ
のエツチング工程は先に述べたようにサイド・エツチン
グが発生するので好ましく々い。そこで、本実施例にお
いては、このエツチング工程に代えて、スパッタ膜２８
を９００℃の空気中焼成により酸化させ絶縁物に変換す
る事により個々の配線パターンを独立させている。すな
わち、薄膜配線層１４の直下の部分では、該スパッタ膜
２８は金とパラジウムおよびチタンとの相互拡散により
絶縁物とはなり得す、それ以外の部分が焼成によって絶
縁物と々るので、ヴイアホール配線１８と薄膜配線層１
４との間の電気的接続が保持された状態で個々の配線パ
ターンが独立する。まだ、この空気中焼成により感光性
レジストの除去も同時に行われることは言うまでもない
。
以下、同様にして第１の薄膜配線層１４およびスパッタ
膜２８を覆うようにして光硬化性無機絶縁ペーストを印
刷し、ヴイアホール配線１９を有してなる絶縁層１７が
形成されており、絶縁層１Ｔの表面にチタンとパラジウ
ムよりなるスパッタ膜２９が形成されている。そして、
このスパッタ膜２９を下地として金めつき膜による第２
の薄膜配線層１６が形成されており、スパッタ膜２９を
焼成することにより第２の薄膜配線層１６の個々の配線
パターンは第１の薄膜配線層１４と同様独立することは
言うまでもなく、これらスパッタ膜。
膜２８を覆うようにして光硬化性無機絶縁ペーストを印
刷し、ヴイアホール配線１９を有してなる絶縁層１７が
形成されており、絶縁層１Ｔの表面にチタンとパラジウ
ムよりなるスパッタ膜２９が形成されている。そして、
このスパッタ膜２９を下地として金めつき膜による第２
の薄膜配線層１６が形成されており、スパッタ膜２９を
焼成することにより第２の薄膜配線層１６の個々の配線
パターンは第１の薄膜配線層１４と同様独立することは
言うまでもなく、これらスパッタ膜。
金めつき膜の膜厚および形成方法は、第１の薄膜配線層
１４を形成する場合と全く同一である。そして、多層セ
ラミック基板１の裏面側に形成されたパッドに入出力端
子５をロウ付けして本実施例の多層配線基板が製造され
ている。
１４を形成する場合と全く同一である。そして、多層セ
ラミック基板１の裏面側に形成されたパッドに入出力端
子５をロウ付けして本実施例の多層配線基板が製造され
ている。
このように、本実施例による多層配線基板にょると、全
ての配線に金を主成分とする導体ペーストが用いられて
いるので、配線抵抗の低減が図られており、さらに薄膜
配線層１４および１６はエツチング工程を経ることなく
形成されているので、サイドエツチングのない微細な配
線層とすることができている。また、光硬化性無機絶縁
ペーストを用いることによｐ、スクリーン印刷法で形成
する場合の１／′４〜′１５の寸法のヴアイホールを形
成することができ、これらの効果が相俟って信号配線の
高密度化が達成されている。尚、本実施例においてはス
パッタ膜をチタン膜とパラジウム膜との２層構造とした
が、チタン膜をクロム膜としてもよく、またこれら金属
と他の金属との合金よりなる膜としてもよい。さらにス
パッタ膜は必ずしも２層構造とせずともよくチタンもし
くはクロムもしくはこれらの金属と他の金属との合金の
内いずれか１つの金属で構成してもよい。
ての配線に金を主成分とする導体ペーストが用いられて
いるので、配線抵抗の低減が図られており、さらに薄膜
配線層１４および１６はエツチング工程を経ることなく
形成されているので、サイドエツチングのない微細な配
線層とすることができている。また、光硬化性無機絶縁
ペーストを用いることによｐ、スクリーン印刷法で形成
する場合の１／′４〜′１５の寸法のヴアイホールを形
成することができ、これらの効果が相俟って信号配線の
高密度化が達成されている。尚、本実施例においてはス
パッタ膜をチタン膜とパラジウム膜との２層構造とした
が、チタン膜をクロム膜としてもよく、またこれら金属
と他の金属との合金よりなる膜としてもよい。さらにス
パッタ膜は必ずしも２層構造とせずともよくチタンもし
くはクロムもしくはこれらの金属と他の金属との合金の
内いずれか１つの金属で構成してもよい。
以上説明したように本発明による多層配線基板の製造方
法によると、その内部に低抵抗導電部材よりなる電源配
線層およびスルーホール配線を含んでなる多層セラミッ
ク基板を１４００℃以下の高気中において焼結可能な無
機組成物より構成し、この多層セラミック基板の表面に
ヴイアホールを有してなる膜を光硬化性無機絶縁ペース
ト材料を用いて形成すると共にこの膜を焼結して絶縁層
となし、この絶縁層の表面に焼成することにより絶縁性
の酸化物に変わるスパッタ膜を堆積形成し、このスパッ
タ膜に所望パターンの配線層を付着した後肢スパッタ膜
を焼成するようにしたので、電源配線層およびスルーホ
ール配線を低融点で且つ低抵抗の金属、例えば金等を用
いて構成することができ配線抵抗の低減を図ることがで
きる。また、スパッタ膜は該スパッタ膜の焼成に伴い配
線層との付着部直下以外の部分が絶縁体となり得るので
、従来のようなエツチング工程を必要とせずサイドゆエ
ツチングも発生しないので、微細な配線層とすることが
でき、しかもヴイアホールは光硬化性無機絶縁ペースト
材料を用いて形成されているので、従来に比して微細な
寸法のヴイアホールとすることか可能でおり、信号配線
の高密度化を達成することができる。
法によると、その内部に低抵抗導電部材よりなる電源配
線層およびスルーホール配線を含んでなる多層セラミッ
ク基板を１４００℃以下の高気中において焼結可能な無
機組成物より構成し、この多層セラミック基板の表面に
ヴイアホールを有してなる膜を光硬化性無機絶縁ペース
ト材料を用いて形成すると共にこの膜を焼結して絶縁層
となし、この絶縁層の表面に焼成することにより絶縁性
の酸化物に変わるスパッタ膜を堆積形成し、このスパッ
タ膜に所望パターンの配線層を付着した後肢スパッタ膜
を焼成するようにしたので、電源配線層およびスルーホ
ール配線を低融点で且つ低抵抗の金属、例えば金等を用
いて構成することができ配線抵抗の低減を図ることがで
きる。また、スパッタ膜は該スパッタ膜の焼成に伴い配
線層との付着部直下以外の部分が絶縁体となり得るので
、従来のようなエツチング工程を必要とせずサイドゆエ
ツチングも発生しないので、微細な配線層とすることが
でき、しかもヴイアホールは光硬化性無機絶縁ペースト
材料を用いて形成されているので、従来に比して微細な
寸法のヴイアホールとすることか可能でおり、信号配線
の高密度化を達成することができる。
第１図は本発明に係る多層配線基板の製造方法を適用し
てなる多層配線基板の一実施例を示す縦断面図、第２図
はこの多層配線基板の一部碑断外観斜視図、第３図およ
び第４図は従来の多層配線板の製造方法を説明する縦断
面図である。 １・ａｍ・多層セラミック基板、２，３・・ｅ・電源配
線層、４・・・・表面層、６．γ、８・・・・スルーホ
ール配線、１０，１１．１２−・・−グリーンシート、
１３・・・・薄膜多層配線層、１４．１６・・−会薄膜
配線層、１５．１７・・・ｅ絶縁層、１８．１９・争・
φヴイアホール配線、２γφ・・−ヴイアホール、２８
．２９−−・・スパッタ膜。
てなる多層配線基板の一実施例を示す縦断面図、第２図
はこの多層配線基板の一部碑断外観斜視図、第３図およ
び第４図は従来の多層配線板の製造方法を説明する縦断
面図である。 １・ａｍ・多層セラミック基板、２，３・・ｅ・電源配
線層、４・・・・表面層、６．γ、８・・・・スルーホ
ール配線、１０，１１．１２−・・−グリーンシート、
１３・・・・薄膜多層配線層、１４．１６・・−会薄膜
配線層、１５．１７・・・ｅ絶縁層、１８．１９・争・
φヴイアホール配線、２γφ・・−ヴイアホール、２８
．２９−−・・スパッタ膜。
Claims (4)
- （１）その内部に低抵抗導電部材よりなる電源配線層お
よびスルーホール配線を含んでなる多層セラミック基板
を１４００℃以下の空気中において焼結可能な無機組成
物より構成し、この多層セラミック基板の表面にヴィア
ホールを有してなる膜を光硬化性無機絶縁ペースト材料
を用いて形成すると共にこの膜を焼結して絶縁層となし
、この絶縁層の表面に焼成することにより絶縁性の酸化
物に変わり得るスパッタ膜を堆積形成し、このスパッタ
膜に所望パターンの配線層を付着した後該スパッタ膜を
焼成するようにしたことを特徴とする多層配線基板の製
造方法。 - （２）低抵抗導電部材を金としたことを特徴とする特許
請求の範囲第１項記載の多層配線基板の製造方法。 - （３）スパッタ膜をチタン、クロムおよびこれらの金属
と他の金属との合金の内いずれか１つで構成したことを
特徴とする特許請求の範囲第１項記載の多層配線基板の
製造方法。 - （４）スパッタ膜をチタン、クロムおよびこれらの金属
と他の金属との合金の内のいずれか１つよりなる薄膜と
パラジウムよりなる薄膜との２層構造としたことを特徴
とする特許請求の範囲第１項記載の多層配線基板の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22886985A JPS6289344A (ja) | 1985-10-16 | 1985-10-16 | 多層配線基板の製造方法 |
| US06/916,361 US4731699A (en) | 1985-10-08 | 1986-10-07 | Mounting structure for a chip |
| FR868614016A FR2588419B1 (fr) | 1985-10-08 | 1986-10-08 | Structure de montage pour puce de circuits integres |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22886985A JPS6289344A (ja) | 1985-10-16 | 1985-10-16 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289344A true JPS6289344A (ja) | 1987-04-23 |
Family
ID=16883148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22886985A Pending JPS6289344A (ja) | 1985-10-08 | 1985-10-16 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289344A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312886A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | セラミック積層回路基板及びその製造方法並びに前記基板の用途 |
| JPH04286149A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | 低誘電率ハイブリッド多層セラミック配線基板の製造方法 |
-
1985
- 1985-10-16 JP JP22886985A patent/JPS6289344A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312886A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | セラミック積層回路基板及びその製造方法並びに前記基板の用途 |
| JPH04286149A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | 低誘電率ハイブリッド多層セラミック配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274407A (ja) | 電子コンポ―ネント構造および薄膜多層キャパシタの製造方法 | |
| WO1986003337A1 (en) | Process for fabricating dimensionally stable interconnect boards and product produced thereby | |
| JPH01282890A (ja) | 多層回路の製造方法 | |
| US5127986A (en) | High power, high density interconnect method and apparatus for integrated circuits | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPH0227835B2 (ja) | ||
| JPH0363237B2 (ja) | ||
| JPH06104578A (ja) | 多層配線基板及びその製造方法 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPS5864093A (ja) | 多層配線基板 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPH02301187A (ja) | 両面配線基板の製造方法 | |
| JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
| JPH0225276B2 (ja) | ||
| JPH053760B2 (ja) | ||
| JP2001185859A (ja) | 配線基板およびその製造方法 | |
| JPH06152153A (ja) | 回路基板 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JPH0758456A (ja) | セラミック回路基板の製造方法 | |
| JP2000133506A (ja) | 抵抗体付き配線基板の製造方法 | |
| JPH06104569A (ja) | 多層配線基板とその製造方法 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 | |
| JPS62185351A (ja) | 多層配線基板 |