JPH0363237B2 - - Google Patents
Info
- Publication number
- JPH0363237B2 JPH0363237B2 JP59128604A JP12860484A JPH0363237B2 JP H0363237 B2 JPH0363237 B2 JP H0363237B2 JP 59128604 A JP59128604 A JP 59128604A JP 12860484 A JP12860484 A JP 12860484A JP H0363237 B2 JPH0363237 B2 JP H0363237B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- glass
- thick film
- conductor
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 46
- 239000010408 film Substances 0.000 claims description 42
- 239000011521 glass Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 34
- 239000010949 copper Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013035 low temperature curing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜と薄膜とを混在させた多層配線基
板に関するものである。
板に関するものである。
サーマルヘツド、ハイブリツドIC等に利用さ
れる多層配線基板は厚膜、薄膜それぞれを単独で
多層すると後述するいくつかの問題が生じるた
め、厚膜、薄膜を混在させた多層配線基板を用い
てそれぞれの利点を利用し欠点をカバーする必要
がある。
れる多層配線基板は厚膜、薄膜それぞれを単独で
多層すると後述するいくつかの問題が生じるた
め、厚膜、薄膜を混在させた多層配線基板を用い
てそれぞれの利点を利用し欠点をカバーする必要
がある。
従来は厚膜のみの多層、薄膜のみの多層が主に
用いられてきた。前者の厚膜多層線基板は結晶化
ガラス又は結晶質フイラ入りガラスを結合剤とす
る導体、絶縁体、誘導体の厚膜ペーストを用い、
該ペーストをスクリーン印刷して所定パターンを
付着させた後600℃〜900℃程度の温度にて焼成す
ることによりセラミツク等の絶縁基板上に厚膜の
多層配線を形成したものである。これは印刷によ
るパターン形成をするため高精度の抵抗値、コン
デンサ容量等を実現できない。一方後者の薄膜多
層配線基板は精度の高い回路素子が形成できる反
面絶縁基板上に蒸着、スパツタ等を行つて絶縁層
や導体層等を積層すると共に、感光性レジスタ付
着、現象、エツチング処理をほどこしてパターン
形成するので厚膜に比べ製造工程が多く且つ複雑
で高価なものとなる。そこで厚膜と薄膜の利点を
生かすため「特開昭57−138961（昭和57年８月27
日公開）」に示されるように薄膜を下、厚膜を上
という形成で双方を混在させた多層配線基板が作
られた。しかしこの場合上部の厚膜ペーストを高
温で焼成すると下部にある薄膜が焼失する。例え
ばNiCr−Au薄膜ではAu中にCrが拡散し、高抵
抗化してしまい、またAlなどでは融解してしま
うため150℃から200℃程度で焼成することができ
る低温硬化型厚膜ペースト（エポキシ等の有機物
に銀等の導体粉を混入させた導体ペースト、有機
物に導体粉を混入させない絶縁体ペースト等があ
る。）を使用していた。
用いられてきた。前者の厚膜多層線基板は結晶化
ガラス又は結晶質フイラ入りガラスを結合剤とす
る導体、絶縁体、誘導体の厚膜ペーストを用い、
該ペーストをスクリーン印刷して所定パターンを
付着させた後600℃〜900℃程度の温度にて焼成す
ることによりセラミツク等の絶縁基板上に厚膜の
多層配線を形成したものである。これは印刷によ
るパターン形成をするため高精度の抵抗値、コン
デンサ容量等を実現できない。一方後者の薄膜多
層配線基板は精度の高い回路素子が形成できる反
面絶縁基板上に蒸着、スパツタ等を行つて絶縁層
や導体層等を積層すると共に、感光性レジスタ付
着、現象、エツチング処理をほどこしてパターン
形成するので厚膜に比べ製造工程が多く且つ複雑
で高価なものとなる。そこで厚膜と薄膜の利点を
生かすため「特開昭57−138961（昭和57年８月27
日公開）」に示されるように薄膜を下、厚膜を上
という形成で双方を混在させた多層配線基板が作
られた。しかしこの場合上部の厚膜ペーストを高
温で焼成すると下部にある薄膜が焼失する。例え
ばNiCr−Au薄膜ではAu中にCrが拡散し、高抵
抗化してしまい、またAlなどでは融解してしま
うため150℃から200℃程度で焼成することができ
る低温硬化型厚膜ペースト（エポキシ等の有機物
に銀等の導体粉を混入させた導体ペースト、有機
物に導体粉を混入させない絶縁体ペースト等があ
る。）を使用していた。
厚膜、薄膜をそれぞれ単独で多層すると前述の
ように厚膜の場合では特性を満足しない。薄膜の
場合では多くの工程を経なければならないため複
雑且つ困難であるという問題がある。
ように厚膜の場合では特性を満足しない。薄膜の
場合では多くの工程を経なければならないため複
雑且つ困難であるという問題がある。
また厚膜と薄膜を混在させた従来の多層配線基
板は低温硬化型厚膜ペーストを使用するため導体
抵抗が大きくなるので銅メツキなどで被覆する必
要があり高価になる。
板は低温硬化型厚膜ペーストを使用するため導体
抵抗が大きくなるので銅メツキなどで被覆する必
要があり高価になる。
それに上記混成形では厚膜部を有機物により作
るためガラス質の厚膜と違いボンデイング行う際
の高熱に耐えられなく溶壊するという問題があ
る。
るためガラス質の厚膜と違いボンデイング行う際
の高熱に耐えられなく溶壊するという問題があ
る。
また、結晶質ガラスを絶縁体として用いる厚膜
多層回路上に直接薄膜を形成すると結晶質ガラス
は、構造的にその表面に微細な小孔を有すること
から凹凸状になつており、微細なパターンを形成
できないと共に、耐湿性に劣り薄膜回路形成時の
ウエツトプロセスに耐えることができなくなる。
また薄膜の導体抵抗が大きくなるなどの問題があ
つた。
多層回路上に直接薄膜を形成すると結晶質ガラス
は、構造的にその表面に微細な小孔を有すること
から凹凸状になつており、微細なパターンを形成
できないと共に、耐湿性に劣り薄膜回路形成時の
ウエツトプロセスに耐えることができなくなる。
また薄膜の導体抵抗が大きくなるなどの問題があ
つた。
絶縁基板上に複数層からなる導体及び、結晶化
ガラス又は結晶質フイラ入りガラスからなり最上
層においては更に非晶質ガラスが積層された二層
構造とされる複数層の絶縁層が厚膜プロセスにて
成形されており、前記厚膜絶縁層の最上層におけ
る非晶質ガラス上に薄膜プロセスにて少なくとも
一層の薄膜回路網が成形されていることを特徴と
する多層配線基板を提供する。
ガラス又は結晶質フイラ入りガラスからなり最上
層においては更に非晶質ガラスが積層された二層
構造とされる複数層の絶縁層が厚膜プロセスにて
成形されており、前記厚膜絶縁層の最上層におけ
る非晶質ガラス上に薄膜プロセスにて少なくとも
一層の薄膜回路網が成形されていることを特徴と
する多層配線基板を提供する。
厚膜絶縁層の最上層を結晶化ガラス又は結晶質
フイラ入りガラス上に非晶質ガラスを形成した２
層構造とすることにより、充分な層間絶縁を行え
ると共に、非晶質ガラスは結晶化ガラスのような
小孔を有しておらず凹凸も少なく平坦なため、そ
の上に容易に微細な薄膜回路を形成することが可
能となる。
フイラ入りガラス上に非晶質ガラスを形成した２
層構造とすることにより、充分な層間絶縁を行え
ると共に、非晶質ガラスは結晶化ガラスのような
小孔を有しておらず凹凸も少なく平坦なため、そ
の上に容易に微細な薄膜回路を形成することが可
能となる。
第１図は本発明の第１実施例による多層配線基
板の断面図、第２図は本発明の第２実施例による
多層配線基板の断面図である。図において１はア
ルミナ等による絶縁基板、２は第１厚膜導体、３
は結晶質ガラスによる第１絶縁層、４は第２厚膜
導体、５は結晶質ガラスによる第２絶縁層、６は
第３厚膜導体、７は結晶質ガラスによる第３絶縁
層、８は非晶質ガラスによる第３絶縁層、９は
Ta薄膜、１０は薄膜導体、１１はICチツプ、１
２はワイヤー、１３は保護樹脂、１４は陽極配線
膜、１５，１７は薄膜回路中のコンデンサ部、１
６は薄膜回路中の抵抗部、１８は第１層薄膜導
体、１９は第２層薄膜導体、２０は第３層薄膜導
体、２１は有機物絶縁層である。
板の断面図、第２図は本発明の第２実施例による
多層配線基板の断面図である。図において１はア
ルミナ等による絶縁基板、２は第１厚膜導体、３
は結晶質ガラスによる第１絶縁層、４は第２厚膜
導体、５は結晶質ガラスによる第２絶縁層、６は
第３厚膜導体、７は結晶質ガラスによる第３絶縁
層、８は非晶質ガラスによる第３絶縁層、９は
Ta薄膜、１０は薄膜導体、１１はICチツプ、１
２はワイヤー、１３は保護樹脂、１４は陽極配線
膜、１５，１７は薄膜回路中のコンデンサ部、１
６は薄膜回路中の抵抗部、１８は第１層薄膜導
体、１９は第２層薄膜導体、２０は第３層薄膜導
体、２１は有機物絶縁層である。
第１実施例としアルミナ基板を使用し能動素子
を含むハイブリツドIC基板を試作したことをあ
げる。これはまず第１層にICへの給電及びアー
ス電圧と厚膜結晶化ガラス入りCuペーストを用
い、印刷後高純度チツソ炉で焼成し形成する。
を含むハイブリツドIC基板を試作したことをあ
げる。これはまず第１層にICへの給電及びアー
ス電圧と厚膜結晶化ガラス入りCuペーストを用
い、印刷後高純度チツソ炉で焼成し形成する。
次にチツソ中焼成可能な多層用結晶質ガラスペ
ーストを用い第１絶縁層３を形成する。このとき
上下層の接続のため300μｍφ程度のスルーホー
ルを設け、絶縁性確保のため325メツシユのスク
リーンマスクにて２回印刷焼成をくり返した。そ
して信号線等の第２厚膜導体４を厚膜結晶化ガラ
ス入りCuペーストを用いて印刷後高純度チツソ
炉で焼成し形成する。
ーストを用い第１絶縁層３を形成する。このとき
上下層の接続のため300μｍφ程度のスルーホー
ルを設け、絶縁性確保のため325メツシユのスク
リーンマスクにて２回印刷焼成をくり返した。そ
して信号線等の第２厚膜導体４を厚膜結晶化ガラ
ス入りCuペーストを用いて印刷後高純度チツソ
炉で焼成し形成する。
以下同様に第２絶縁層５、第３厚膜導体６、第
３絶縁層７まで形成する。次に表面平滑化のため
非晶質ガラスペーストを結晶質ガラスペースト上
に印刷する。このときスルーホール径は、ガラス
の流れを考慮し、結晶化ガラスにおける300μｍ
φに対して各片150μｍずつ大きめとし、600μｍ
φとし、NiCr−Auにより最上層薄膜を基板全面
に真空蒸着により形成する。続いて通常のフオト
リソグラフイーの技術により薄膜のパターニング
を行うと４層多層配線基板が完成する。次にIC
ワイヤボンデイングを行うパツド部のみAuめつ
きをほどこすため、不必要部分にめつきレジスト
をほどこした後約3μｍのAuめつきを行う。めつ
きレジスト除去後、ICダイボンデイング、ワイ
ヤボンデイングを行いハイブリツドIC基板が完
成する。
３絶縁層７まで形成する。次に表面平滑化のため
非晶質ガラスペーストを結晶質ガラスペースト上
に印刷する。このときスルーホール径は、ガラス
の流れを考慮し、結晶化ガラスにおける300μｍ
φに対して各片150μｍずつ大きめとし、600μｍ
φとし、NiCr−Auにより最上層薄膜を基板全面
に真空蒸着により形成する。続いて通常のフオト
リソグラフイーの技術により薄膜のパターニング
を行うと４層多層配線基板が完成する。次にIC
ワイヤボンデイングを行うパツド部のみAuめつ
きをほどこすため、不必要部分にめつきレジスト
をほどこした後約3μｍのAuめつきを行う。めつ
きレジスト除去後、ICダイボンデイング、ワイ
ヤボンデイングを行いハイブリツドIC基板が完
成する。
前記実施例では上部薄膜導体及び下部厚膜導体
にNiCr−AuとCuを用いたが他の材料においても
まつたく同等の構成が行える。例えばCu、Al、
Cr、Ｗ等の金属の単独もしくは多重膜を薄膜導
体とし、厚膜材料をAu、Ag、Ag−Pd、Ag−
Pt、Pt等をベースとしたものとすることができ
る。
にNiCr−AuとCuを用いたが他の材料においても
まつたく同等の構成が行える。例えばCu、Al、
Cr、Ｗ等の金属の単独もしくは多重膜を薄膜導
体とし、厚膜材料をAu、Ag、Ag−Pd、Ag−
Pt、Pt等をベースとしたものとすることができ
る。
また上部薄膜にはTaやNiCr等の薄膜等と組み
合わせることにより薄膜抵抗体、薄膜コンデンサ
（陽極酸化膜キヤパシタ）を同時に形成すること
は容易である。
合わせることにより薄膜抵抗体、薄膜コンデンサ
（陽極酸化膜キヤパシタ）を同時に形成すること
は容易である。
さらにICの他にチツプ部品を半田付け、樹脂
ボンデイング等によつて搭載することができるの
では当然である。
ボンデイング等によつて搭載することができるの
では当然である。
この薄膜回路上にさらに多層配線の必要がある
場合第２図に示すごとくポリイミド等の有機絶縁
体を用いて薄膜多層を重ねることができる。
場合第２図に示すごとくポリイミド等の有機絶縁
体を用いて薄膜多層を重ねることができる。
本発明によれば１層目からｎ−１層目までの多
層回路を厚膜回路で形成するとともに厚膜にはな
いすぐれた特性をもつ薄膜回路を無理なく同時形
成できるため高性能、安価な多層配線基板を提供
することができる。
層回路を厚膜回路で形成するとともに厚膜にはな
いすぐれた特性をもつ薄膜回路を無理なく同時形
成できるため高性能、安価な多層配線基板を提供
することができる。
第１図は厚膜多層と薄膜回路の多層構成方法を
示した図である。 図中、１はアルミナ基板、２は第１厚膜導体、
３は第１絶縁層（結晶質ガラス）、４は第２厚膜
導体、５は第２絶縁層（結晶質ガラス）、６は第
３厚膜導体、７は第３絶縁層（結晶質ガラス）、
８は第３絶縁層（非晶質ガラス）、９はTaの薄
膜、１０は薄膜導体、１１はICチツプ、１２は
ワイヤ、１３は保護樹脂、１４は陽極酸化膜、１
５，１７は薄厚回路中のコンデンサ部、１６は抵
抗部である。第２図は厚膜多層基板上の薄膜多層
回路の構成方法を示した図である。図中、１８は
第１薄膜導体、１９は第２の薄膜導体、２０は第
３の薄膜導体、２１は有機物絶縁層である。
示した図である。 図中、１はアルミナ基板、２は第１厚膜導体、
３は第１絶縁層（結晶質ガラス）、４は第２厚膜
導体、５は第２絶縁層（結晶質ガラス）、６は第
３厚膜導体、７は第３絶縁層（結晶質ガラス）、
８は第３絶縁層（非晶質ガラス）、９はTaの薄
膜、１０は薄膜導体、１１はICチツプ、１２は
ワイヤ、１３は保護樹脂、１４は陽極酸化膜、１
５，１７は薄厚回路中のコンデンサ部、１６は抵
抗部である。第２図は厚膜多層基板上の薄膜多層
回路の構成方法を示した図である。図中、１８は
第１薄膜導体、１９は第２の薄膜導体、２０は第
３の薄膜導体、２１は有機物絶縁層である。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に複数層からなる導体及び、結晶
化ガラス又は結晶質フイラ入りガラスからなり最
上層においては更に非晶質ガラスが積層された二
層構造とされる複数層の絶縁層が厚膜プロセスに
形成されており、前記厚膜絶縁層の最上層におけ
る非晶質ガラス上に薄膜プロセスにて少なくとも
一層の薄膜回路網が形成されていることを特徴と
する多層配線基板。 ２ 前記薄膜回路網に薄膜抵抗、コンデンサ等が
同時に形成されていることを特徴とする特許請求
の範囲第１項記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128604A JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128604A JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617697A JPS617697A (ja) | 1986-01-14 |
| JPH0363237B2 true JPH0363237B2 (ja) | 1991-09-30 |
Family
ID=14988879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59128604A Granted JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617697A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279695A (ja) * | 1986-05-29 | 1987-12-04 | 株式会社住友金属セラミックス | セラミツク多層配線基板 |
| JPH0821648B2 (ja) * | 1989-06-20 | 1996-03-04 | 三菱マテリアル株式会社 | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 |
| JPH0828577B2 (ja) * | 1989-08-05 | 1996-03-21 | 日本電装株式会社 | セラミック積層基板の製造方法 |
| JPH05206646A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 内層低抵抗入りプリント配線板 |
| JP2007040474A (ja) * | 2005-08-04 | 2007-02-15 | Nissan Motor Co Ltd | 脈動吸収装置 |
| JP4924315B2 (ja) * | 2007-09-14 | 2012-04-25 | 豊田合成株式会社 | 空調用ダクト |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963962A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS54135360A (en) * | 1978-04-13 | 1979-10-20 | Oki Electric Ind Co Ltd | Multiilayer ceramic board |
| JPS5598897A (en) * | 1979-01-23 | 1980-07-28 | Nippon Electric Co | Multilayer circuit board |
| JPS5642399A (en) * | 1979-09-13 | 1981-04-20 | Fujitsu Ltd | System for producing multilayer wiring board |
| JPS56107598A (en) * | 1980-11-25 | 1981-08-26 | Hitachi Ltd | Method of manufacturing integrated circuit board |
| JPS56118395A (en) * | 1980-02-23 | 1981-09-17 | Tokyo Shibaura Electric Co | Method of forming multilayer wire |
| JPS5759472A (en) * | 1980-09-25 | 1982-04-09 | Hitachi Ltd | Starting and stopping circuit for switching regulator |
-
1984
- 1984-06-22 JP JP59128604A patent/JPS617697A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963962A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS54135360A (en) * | 1978-04-13 | 1979-10-20 | Oki Electric Ind Co Ltd | Multiilayer ceramic board |
| JPS5598897A (en) * | 1979-01-23 | 1980-07-28 | Nippon Electric Co | Multilayer circuit board |
| JPS5642399A (en) * | 1979-09-13 | 1981-04-20 | Fujitsu Ltd | System for producing multilayer wiring board |
| JPS56118395A (en) * | 1980-02-23 | 1981-09-17 | Tokyo Shibaura Electric Co | Method of forming multilayer wire |
| JPS5759472A (en) * | 1980-09-25 | 1982-04-09 | Hitachi Ltd | Starting and stopping circuit for switching regulator |
| JPS56107598A (en) * | 1980-11-25 | 1981-08-26 | Hitachi Ltd | Method of manufacturing integrated circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617697A (ja) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074605B1 (en) | Method for manufacturing multilayer circuit substrate | |
| US6943662B2 (en) | Chip resistor | |
| JPH01282890A (ja) | 多層回路の製造方法 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPH0363237B2 (ja) | ||
| JP2749489B2 (ja) | 回路基板 | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
| JP2699980B2 (ja) | 膜素子を内層した配線基板 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JP2860212B2 (ja) | 受動部品内蔵型多層回路基板及び受動部品調整方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP2000133506A (ja) | 抵抗体付き配線基板の製造方法 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
| JPH11233942A (ja) | セラミック多層基板及びその製造方法 | |
| JPH0225276B2 (ja) | ||
| JPS5864093A (ja) | 多層配線基板 | |
| JPS6112092A (ja) | 多層配線を有する電子装置 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 |