JPH0828577B2 - セラミック積層基板の製造方法 - Google Patents
セラミック積層基板の製造方法Info
- Publication number
- JPH0828577B2 JPH0828577B2 JP1203642A JP20364289A JPH0828577B2 JP H0828577 B2 JPH0828577 B2 JP H0828577B2 JP 1203642 A JP1203642 A JP 1203642A JP 20364289 A JP20364289 A JP 20364289A JP H0828577 B2 JPH0828577 B2 JP H0828577B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- alumina
- ceramic
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/202—Conductive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/206—Insulating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/30—Properties of the layers or laminate having particular thermal properties
- B32B2307/306—Resistant to heat
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/02—Noble metals
- B32B2311/06—Platinum
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/02—Noble metals
- B32B2311/08—Silver
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/12—Copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/22—Nickel or cobalt
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
- B32B2315/02—Ceramics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
- B32B2315/08—Glass
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック層と金属導体層とを交互に積層
形成し、この金属導体層に電気接続して導体層を形成し
てなるセラミック積層基板に関する。
形成し、この金属導体層に電気接続して導体層を形成し
てなるセラミック積層基板に関する。
この種のセラミック積層基板の形成プロセスとして、
種々のプロセスが開発されている。そのうち、多層化に
適するものとして、グリーンシート法がよく用いられて
おり、さらにこのグリーンシート法は印刷積層法とシー
ト積層法に分けられる。
種々のプロセスが開発されている。そのうち、多層化に
適するものとして、グリーンシート法がよく用いられて
おり、さらにこのグリーンシート法は印刷積層法とシー
ト積層法に分けられる。
特に印刷積層法は、シート積層法と比較して各セラミ
ック層の膜厚が薄いために寄生容量が大きくなることを
利用してコンデンサを内蔵した回路用基板等に用いられ
る。
ック層の膜厚が薄いために寄生容量が大きくなることを
利用してコンデンサを内蔵した回路用基板等に用いられ
る。
ところで、この印刷積層法は、内層導体を印刷形成し
た後で、例えばアルミナペーストを３層程度印刷し、一
括焼成する。そして、このアルミナペースト印刷時にゴ
ミ・ホコリ、スキージゴム粉、空気等による異物が混入
すると、基板焼成時にこの異物も焼成されて、アルミナ
層にピンホール等の欠陥を生ずることが明らかとなっ
た。この欠陥は後工程で基板表面へ形成される厚膜導体
と内層導体間を短絡する可能性を生じさせるものであ
り、絶縁信頼性を低下させる原因となり、問題である。
た後で、例えばアルミナペーストを３層程度印刷し、一
括焼成する。そして、このアルミナペースト印刷時にゴ
ミ・ホコリ、スキージゴム粉、空気等による異物が混入
すると、基板焼成時にこの異物も焼成されて、アルミナ
層にピンホール等の欠陥を生ずることが明らかとなっ
た。この欠陥は後工程で基板表面へ形成される厚膜導体
と内層導体間を短絡する可能性を生じさせるものであ
り、絶縁信頼性を低下させる原因となり、問題である。
そこで、本発明は上記の問題点に鑑みなされたもので
あり、各導体間の絶縁信頼性を向上することを目的とし
ている。
あり、各導体間の絶縁信頼性を向上することを目的とし
ている。
上記の目的を達成するために、本発明のセラミック積
層基板の製造方法は、セラミック層と該セラミック層の
焼成温度より高い融点を有する金属導体とを交互に積層
し、最表面のセラミック層に形成されたビアホールに露
出する金属導体領域と接続され、前記ビアホールを埋設
するとともに前記最表面のセラミック層上にその端部が
十分覆い被さるように、前記金属導体と同様なビアフィ
ル導体を積層したのち、これを同時に所定の温度にて焼
成する工程と、 前記ビアフィル導体上を除いて前記セラミック層の表
面上に厚さ数μｍ以上の絶縁層を複数積層形成し、この
絶縁層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層上に、前記金属導体層に電気接続するよう
に表層導体を形成する工程と を備えることを特徴としている。
層基板の製造方法は、セラミック層と該セラミック層の
焼成温度より高い融点を有する金属導体とを交互に積層
し、最表面のセラミック層に形成されたビアホールに露
出する金属導体領域と接続され、前記ビアホールを埋設
するとともに前記最表面のセラミック層上にその端部が
十分覆い被さるように、前記金属導体と同様なビアフィ
ル導体を積層したのち、これを同時に所定の温度にて焼
成する工程と、 前記ビアフィル導体上を除いて前記セラミック層の表
面上に厚さ数μｍ以上の絶縁層を複数積層形成し、この
絶縁層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層上に、前記金属導体層に電気接続するよう
に表層導体を形成する工程と を備えることを特徴としている。
上記のように、セラミック層および金属導体とを交互
に積層し、最表面のセラミック層のビアホールを埋設
し、そのビアホールを覆うようにビアフィル導体を形成
し、これらを一度に焼成しているため、最表面のビアフ
ィル導体の端部まで絶縁層を形成することができる。さ
らに本願発明においては、その絶縁層を厚さ数μｍ以上
とし、複数積層形成している。従って、焼成時にセラミ
ック層に仮にピンホール等の欠陥が生じても確実にこれ
ら欠陥を塞ぐことができる。その結果、絶縁層上に形成
される導体層と金属導体層との間は完全に絶縁されるよ
うになり、絶縁信頼性が向上する。
に積層し、最表面のセラミック層のビアホールを埋設
し、そのビアホールを覆うようにビアフィル導体を形成
し、これらを一度に焼成しているため、最表面のビアフ
ィル導体の端部まで絶縁層を形成することができる。さ
らに本願発明においては、その絶縁層を厚さ数μｍ以上
とし、複数積層形成している。従って、焼成時にセラミ
ック層に仮にピンホール等の欠陥が生じても確実にこれ
ら欠陥を塞ぐことができる。その結果、絶縁層上に形成
される導体層と金属導体層との間は完全に絶縁されるよ
うになり、絶縁信頼性が向上する。
以下、本発明を図面に示す実施例を用いて説明する。
第１図は本発明の一実施例の断面構造を示している。図
において、１はアルミナテープであり、このアルミナテ
ープ１内にはスルーホール２が形成され、Ｗ（タングス
テン）あるいはMo（モリブデン）等の高融点金属導体が
埋められている。アルミナテープ１上には所定パターン
の高融点金属導体層から成る内層導体３が形成される。
そして、この上に内層導体３の一部が露出するように開
口したアルミナ印刷層4aが形成され、その開口部にはさ
らに高融点金属導体層から成るビアフィル導体層5aが内
層導体に電気接続するようにして形成される。同様にし
て、その上にはアルミナ印刷層4b、ビアフィル導体層5b
およびアルミナ印刷層4cが順次形成される。そして、そ
の上に高融点金属導体層から成る内層導体６が所定パタ
ーンに形成され、さらにアルミナ印刷層7a、ビアフィル
導体層8a、アルミナ印刷層7b、ビアフィル導体層8b、ア
ルミナ印刷層7c及びビアフィル導体層8cが順次積層形成
される。そして、最上層のアルミナ印刷層7c上であっ
て、最上層のビアフィル導体層8cの形成されていない領
域上には、ガラス印刷層９が形成され、その上に形成さ
れる厚膜導体11と内層導体６あるいは３とが確実に絶縁
分離される。また、最上層のビアフィル導体層8cと厚膜
導体11とを良好に接続するためにNi,Cu、あるいはAu等
の金属によるメッキあるいは有機金属等を用いた接合補
助層10がビアフィル導体層8c上に形成される。最後に、
接合補助層10に電気接続するようにしてその接合補助層
10およびガラス印刷層９上にCu,Ni,Ag,Au等の材質より
成る厚膜導体を形成して、本実施例のセラミック積層基
板が構成される。そして、このように構成されるセラミ
ック積層基板の厚膜導体11上には各種チップ素子等が形
成されることになる。
第１図は本発明の一実施例の断面構造を示している。図
において、１はアルミナテープであり、このアルミナテ
ープ１内にはスルーホール２が形成され、Ｗ（タングス
テン）あるいはMo（モリブデン）等の高融点金属導体が
埋められている。アルミナテープ１上には所定パターン
の高融点金属導体層から成る内層導体３が形成される。
そして、この上に内層導体３の一部が露出するように開
口したアルミナ印刷層4aが形成され、その開口部にはさ
らに高融点金属導体層から成るビアフィル導体層5aが内
層導体に電気接続するようにして形成される。同様にし
て、その上にはアルミナ印刷層4b、ビアフィル導体層5b
およびアルミナ印刷層4cが順次形成される。そして、そ
の上に高融点金属導体層から成る内層導体６が所定パタ
ーンに形成され、さらにアルミナ印刷層7a、ビアフィル
導体層8a、アルミナ印刷層7b、ビアフィル導体層8b、ア
ルミナ印刷層7c及びビアフィル導体層8cが順次積層形成
される。そして、最上層のアルミナ印刷層7c上であっ
て、最上層のビアフィル導体層8cの形成されていない領
域上には、ガラス印刷層９が形成され、その上に形成さ
れる厚膜導体11と内層導体６あるいは３とが確実に絶縁
分離される。また、最上層のビアフィル導体層8cと厚膜
導体11とを良好に接続するためにNi,Cu、あるいはAu等
の金属によるメッキあるいは有機金属等を用いた接合補
助層10がビアフィル導体層8c上に形成される。最後に、
接合補助層10に電気接続するようにしてその接合補助層
10およびガラス印刷層９上にCu,Ni,Ag,Au等の材質より
成る厚膜導体を形成して、本実施例のセラミック積層基
板が構成される。そして、このように構成されるセラミ
ック積層基板の厚膜導体11上には各種チップ素子等が形
成されることになる。
次に、第２図のフローチャートを用いて本実施例のセ
ラミック積層基板の製造工程をより詳しく説明する。ま
ず、アルミナテープ１となるアルミナグリーンシートテ
ープを用意して（ステップＡ）、このテープにパンチン
グを行い、スルーホール２を形成する（ステップＢ）。
そして、そのスルーホール２内に高融点金属導体層を圧
入あるいは印刷によって充填する（ステップＣ）。そし
て、テープ上に内層導体３となる高融点金属導体をスク
リーン印刷法により印刷し（ステップＤ）、引き続き10
0〜150℃の温度にてその導体を乾燥させる（ステップ
Ｅ）。そして、この導体およびテープ上にアルミナ印刷
層4aとなるアルミナペーストを印刷し（ステップＦ）、
引き続きそのアルミナペーストを乾燥させる（ステップ
Ｇ）。さらに、そのペーストの開口部にビアフィル導体
層5aとなるビアフィル導体を印刷し（ステップＨ）、引
き続きその導体を乾燥させる（ステップＩ）。その後、
ステップＦ〜ステップＩまでの工程は必要な厚さを得る
ために繰り返し実施され（本実施例では１回繰り返す）
アルミナ印刷層4bおよびビアフィル導体層5bとなるアル
ミナペーストおよびビアフィル導体が形成される。そし
て、この上からさらにアルミナ印刷層4cとなるアルミナ
ペーストを印刷し（ステップＪ）、引き続きそのアルミ
ナペーストを乾燥させる（ステップＫ）。以上のステッ
プＤ〜ステップＫまでの一連の工程により、一層分の配
線が形成される。そして、必要に応じてこれらの工程を
繰り返すことにより、テープ上に多層の配線が形成され
る。尚、本実施例においてはステップＤ〜ステップＫの
工程を１回繰り返して実施しており、それらの工程によ
り内層導体６、アルミナ印刷層7a、ビアフィル導体層8
a、アルミナ印刷層7b、ビアフィル導体層8bおよびアル
ミナ印刷層7cとなる導体およびアルミナペーストを形成
している。
ラミック積層基板の製造工程をより詳しく説明する。ま
ず、アルミナテープ１となるアルミナグリーンシートテ
ープを用意して（ステップＡ）、このテープにパンチン
グを行い、スルーホール２を形成する（ステップＢ）。
そして、そのスルーホール２内に高融点金属導体層を圧
入あるいは印刷によって充填する（ステップＣ）。そし
て、テープ上に内層導体３となる高融点金属導体をスク
リーン印刷法により印刷し（ステップＤ）、引き続き10
0〜150℃の温度にてその導体を乾燥させる（ステップ
Ｅ）。そして、この導体およびテープ上にアルミナ印刷
層4aとなるアルミナペーストを印刷し（ステップＦ）、
引き続きそのアルミナペーストを乾燥させる（ステップ
Ｇ）。さらに、そのペーストの開口部にビアフィル導体
層5aとなるビアフィル導体を印刷し（ステップＨ）、引
き続きその導体を乾燥させる（ステップＩ）。その後、
ステップＦ〜ステップＩまでの工程は必要な厚さを得る
ために繰り返し実施され（本実施例では１回繰り返す）
アルミナ印刷層4bおよびビアフィル導体層5bとなるアル
ミナペーストおよびビアフィル導体が形成される。そし
て、この上からさらにアルミナ印刷層4cとなるアルミナ
ペーストを印刷し（ステップＪ）、引き続きそのアルミ
ナペーストを乾燥させる（ステップＫ）。以上のステッ
プＤ〜ステップＫまでの一連の工程により、一層分の配
線が形成される。そして、必要に応じてこれらの工程を
繰り返すことにより、テープ上に多層の配線が形成され
る。尚、本実施例においてはステップＤ〜ステップＫの
工程を１回繰り返して実施しており、それらの工程によ
り内層導体６、アルミナ印刷層7a、ビアフィル導体層8
a、アルミナ印刷層7b、ビアフィル導体層8bおよびアル
ミナ印刷層7cとなる導体およびアルミナペーストを形成
している。
その後、同様にしてビアフィル導体層8cとなる高融点
金属導体を印刷し（ステップＬ）、引き続きこの導体を
乾燥させる（ステップＭ）。そうした上で、この状態の
基板を約350℃の温度にて16時間仮焼を行った後（ステ
ップＮ）、1600℃の温度、N2＋H2＋H2Oの雰囲気中にて2
4時間、同時に焼成を行う（ステップＯ）。尚、内層導
体3,6およびビアフィル導体層5a,5b,8a,8b,8cの材質と
して用いられる高融点金属導体の融点はアルミナの焼成
可能な最低温度より高い温度であることが要求される。
金属導体を印刷し（ステップＬ）、引き続きこの導体を
乾燥させる（ステップＭ）。そうした上で、この状態の
基板を約350℃の温度にて16時間仮焼を行った後（ステ
ップＮ）、1600℃の温度、N2＋H2＋H2Oの雰囲気中にて2
4時間、同時に焼成を行う（ステップＯ）。尚、内層導
体3,6およびビアフィル導体層5a,5b,8a,8b,8cの材質と
して用いられる高融点金属導体の融点はアルミナの焼成
可能な最低温度より高い温度であることが要求される。
次に、アルミナ印刷層7c上に表出したビアフィル導体
層8c上を除いてアルミナ印刷層7c上の全面にガラス印刷
層９となる厚膜ガラス層を印刷し（ステップＰ）、その
ガラス層を125〜150℃の温度にて乾燥し（ステップ
Ｑ）、引き続き850〜900℃の温度、大気あるいはN2雰囲
気中にて１時間、焼成を行う（ステップＲ）。尚、この
時用いられるガラス層の材質としては、一般的に厚膜層
間ガラスとして用いられているガラスを用いることがで
き、有機溶剤にガラスの成分、ガラス結晶核となる酸化
物、およびセラミック等のフィラー等を分散したペース
トを印刷すればよいものである。又、必要に応じてステ
ップＰおよびＱを繰り返すことにより、多層のガラス印
刷層９を形成することができる。
層8c上を除いてアルミナ印刷層7c上の全面にガラス印刷
層９となる厚膜ガラス層を印刷し（ステップＰ）、その
ガラス層を125〜150℃の温度にて乾燥し（ステップ
Ｑ）、引き続き850〜900℃の温度、大気あるいはN2雰囲
気中にて１時間、焼成を行う（ステップＲ）。尚、この
時用いられるガラス層の材質としては、一般的に厚膜層
間ガラスとして用いられているガラスを用いることがで
き、有機溶剤にガラスの成分、ガラス結晶核となる酸化
物、およびセラミック等のフィラー等を分散したペース
トを印刷すればよいものである。又、必要に応じてステ
ップＰおよびＱを繰り返すことにより、多層のガラス印
刷層９を形成することができる。
次に、Ni,CuあるいはAuはビアフィル導体層8c上にメ
ッキし（ステップＳ）、このメッキ層をシンタリングす
る（ステップＴ）ことにより、接合補助層10を形成す
る。尚、ステップＴのシンタリング工程は省略しても良
く、また、この接合補助層10はPt等のペーストを印刷
し、これを850〜900℃の温度にて焼成することにより形
成しても良い。
ッキし（ステップＳ）、このメッキ層をシンタリングす
る（ステップＴ）ことにより、接合補助層10を形成す
る。尚、ステップＴのシンタリング工程は省略しても良
く、また、この接合補助層10はPt等のペーストを印刷
し、これを850〜900℃の温度にて焼成することにより形
成しても良い。
さらに、ＰからＱまでの厚膜ガラス層形成工程および
接合層形成工程S,Tを逆の順に行っても同様の効果が得
られる。又、次工程の厚膜導体焼成（ステップＶ）を空
気中で行う場合には、接合層形成を先に行い、かつ接合
層としては下地のW,Mo等の酸化されやすい金属より成る
ビアフィルを酸化より防止できるような耐酸化層をあわ
せて形成する必要がある。
接合層形成工程S,Tを逆の順に行っても同様の効果が得
られる。又、次工程の厚膜導体焼成（ステップＶ）を空
気中で行う場合には、接合層形成を先に行い、かつ接合
層としては下地のW,Mo等の酸化されやすい金属より成る
ビアフィルを酸化より防止できるような耐酸化層をあわ
せて形成する必要がある。
次に、接合補助層10およびガラス印刷層９上にCu,Ni,
Ag,Au系の材質より成る厚膜導体を印刷し（ステップ
Ｕ）、この導体を乾燥し、引き続き850℃の温度、大気
あるいはN2雰囲気中に１時間焼成を行い、本実施例のセ
ラミック積層基板の製造工程を終える（ステップＶ）。
Ag,Au系の材質より成る厚膜導体を印刷し（ステップ
Ｕ）、この導体を乾燥し、引き続き850℃の温度、大気
あるいはN2雰囲気中に１時間焼成を行い、本実施例のセ
ラミック積層基板の製造工程を終える（ステップＶ）。
そこで、上述のようにして形成される本実施例による
と、ステップＭまでに形成された各層をステップN,Oに
て同時に焼成しており、その後、ガラス印刷層９を焼成
形成している。その結果、ステップN,Oの焼成工程にて
アルミナ印刷層7a,7b,7cにピンホール等の欠陥が生じた
としても、ガラス印刷層９を形成する際にガラス印刷層
９がその欠陥内に入り込み、その欠陥を塞ぐことがで
き、その欠陥を通して上下導体間での初期的な、あるい
は耐久試験下でのショートを防止することができる。
と、ステップＭまでに形成された各層をステップN,Oに
て同時に焼成しており、その後、ガラス印刷層９を焼成
形成している。その結果、ステップN,Oの焼成工程にて
アルミナ印刷層7a,7b,7cにピンホール等の欠陥が生じた
としても、ガラス印刷層９を形成する際にガラス印刷層
９がその欠陥内に入り込み、その欠陥を塞ぐことがで
き、その欠陥を通して上下導体間での初期的な、あるい
は耐久試験下でのショートを防止することができる。
第３図はアルミナ印刷層7c上に追加形成するガラス印
刷層９の層数と欠陥（ピンホール）深さとの関係を示す
グラフである。尚、測定結果は最悪条件での評価を行う
ために、アルミナ印刷層に予め直径100μｍで深さが20
μｍの欠陥（ピンホール）を形成しておき、この上にガ
ラス印刷層９を印刷して焼成した後の値である。又、第
３図中丸プロットはガラス膜厚を20μｍにした時の値で
あり、三角プロットはガラス膜厚を10μｍにした時の値
である。第３図からガラス印刷層９を形成することによ
る効果が顕著であることが確認でき、また、その層数を
増すことにより、より効果があることがわかる。特に、
ガラス膜厚を20μｍとし、ガラス印刷層９を２層形成す
る場合には直径100μｍという大きなピンホールにもか
かわらず、ほぼ完全に穴を塞ぐことができる。
刷層９の層数と欠陥（ピンホール）深さとの関係を示す
グラフである。尚、測定結果は最悪条件での評価を行う
ために、アルミナ印刷層に予め直径100μｍで深さが20
μｍの欠陥（ピンホール）を形成しておき、この上にガ
ラス印刷層９を印刷して焼成した後の値である。又、第
３図中丸プロットはガラス膜厚を20μｍにした時の値で
あり、三角プロットはガラス膜厚を10μｍにした時の値
である。第３図からガラス印刷層９を形成することによ
る効果が顕著であることが確認でき、また、その層数を
増すことにより、より効果があることがわかる。特に、
ガラス膜厚を20μｍとし、ガラス印刷層９を２層形成す
る場合には直径100μｍという大きなピンホールにもか
かわらず、ほぼ完全に穴を塞ぐことができる。
第４図は絶縁破壊電圧と度数（個数）との関係を示す
グラフであり、そのうち同図（ａ）にガラス印刷層９を
形成しない時の結果を、同図（ｂ）に膜厚17μｍのガラ
ス印刷層９を形成した時の結果を示す。尚、図中７は絶
縁破壊電圧の平均値を示している。第４図（ａ）および
（ｂ）を比較すればわかるように、ガラス印刷層９を形
成した場合には、比較的高い絶縁破壊電圧にて破壊に至
るセラミック積層基板が増加しており、絶縁信頼性が向
上していることがわかる。
グラフであり、そのうち同図（ａ）にガラス印刷層９を
形成しない時の結果を、同図（ｂ）に膜厚17μｍのガラ
ス印刷層９を形成した時の結果を示す。尚、図中７は絶
縁破壊電圧の平均値を示している。第４図（ａ）および
（ｂ）を比較すればわかるように、ガラス印刷層９を形
成した場合には、比較的高い絶縁破壊電圧にて破壊に至
るセラミック積層基板が増加しており、絶縁信頼性が向
上していることがわかる。
以上、本発明を上述の実施例を用いて説明したが、本
発明はそれに限定されることなく、その主旨を逸脱しな
い限り例えば以下に示す如く種々変形可能である。
発明はそれに限定されることなく、その主旨を逸脱しな
い限り例えば以下に示す如く種々変形可能である。
上記実施例のセラミック積層基板の製造方法は、印刷
積層法を採用しているが、レイヤー積層法により製造し
ても良い。この場合には、複数のアルミナグリーンシー
トをラミネートし焼成した後に、その上にガラス印刷層
を形成すれば良い。尚、レイヤー積層法の製造工程上の
理由から、および印刷積層法にて形成されるセラミック
積層基板の１層分のアルミナ層の厚さ（60μｍ程度）に
対して、レイヤー積層法にて形成されるセラミック積層
基板のアルミナ層の厚さ（200〜250μｍ程度）が十分に
厚いという理由から、レイヤー積層法においては異物が
混入する可能性が比較的低く、又、仮にピンホールが生
じたとしてもそれがアルミナ層の表面にまで達する可能
性が小さいものであり、従って、本発明による効果は印
刷積層法を採用した場合の方が顕著である。又、言うま
でもなくセラミック積層基板の製造方法は印刷積層法と
レイヤー積層法を複合したものであっても良い。
積層法を採用しているが、レイヤー積層法により製造し
ても良い。この場合には、複数のアルミナグリーンシー
トをラミネートし焼成した後に、その上にガラス印刷層
を形成すれば良い。尚、レイヤー積層法の製造工程上の
理由から、および印刷積層法にて形成されるセラミック
積層基板の１層分のアルミナ層の厚さ（60μｍ程度）に
対して、レイヤー積層法にて形成されるセラミック積層
基板のアルミナ層の厚さ（200〜250μｍ程度）が十分に
厚いという理由から、レイヤー積層法においては異物が
混入する可能性が比較的低く、又、仮にピンホールが生
じたとしてもそれがアルミナ層の表面にまで達する可能
性が小さいものであり、従って、本発明による効果は印
刷積層法を採用した場合の方が顕著である。又、言うま
でもなくセラミック積層基板の製造方法は印刷積層法と
レイヤー積層法を複合したものであっても良い。
本発明で言うセラミック層としては、上記実施例にて
用いたアルミナの他に窒化アルミ（AlN）、ムライト（3
Al2O3・2SiO2）等のセラミックが使用可能である。さら
に、セラミック層にガラスおよびセラミックスより成る
複合材料を用い、内層導体材料としてAg,Cu,Ni等のMo,W
より低融点の金属を用いて850〜1000℃位の低温で焼成
した基板を用いてもよい。
用いたアルミナの他に窒化アルミ（AlN）、ムライト（3
Al2O3・2SiO2）等のセラミックが使用可能である。さら
に、セラミック層にガラスおよびセラミックスより成る
複合材料を用い、内層導体材料としてAg,Cu,Ni等のMo,W
より低融点の金属を用いて850〜1000℃位の低温で焼成
した基板を用いてもよい。
上記実施例ではガラス印刷層９を第２図のステップＰ
〜Ｒに示す印刷→乾燥→焼成の工程により形成している
が、そのガラス層はペースト状のものを印刷するのでは
なく、フィルム状のものをセラミック層の表面上に配置
し、このフィルム状のものを焼成することにより形成し
ても良い。又、本発明で言う絶縁層としては、ガラス以
外にも例えばセラミックとガラスの複合物質等の絶縁材
料が採用できるが、第２図に示したように、ステップＯ
にてアルミナ層等を同時焼成した後に形成し、焼成され
るものであるために、その絶縁材料の焼成時にアルミナ
層等が極力再焼成されないようにするのが望ましく、従
って、その絶縁材料はセラミック層の焼成可能な温度よ
り低温度で焼成可能な材料にするのが良い。又、その絶
縁層はピンホールを効果的に塞ぐために、印刷時あるい
は焼成時の粘度が小さいもの（例えば20万CPS以下）を
使用するのが望ましい。
〜Ｒに示す印刷→乾燥→焼成の工程により形成している
が、そのガラス層はペースト状のものを印刷するのでは
なく、フィルム状のものをセラミック層の表面上に配置
し、このフィルム状のものを焼成することにより形成し
ても良い。又、本発明で言う絶縁層としては、ガラス以
外にも例えばセラミックとガラスの複合物質等の絶縁材
料が採用できるが、第２図に示したように、ステップＯ
にてアルミナ層等を同時焼成した後に形成し、焼成され
るものであるために、その絶縁材料の焼成時にアルミナ
層等が極力再焼成されないようにするのが望ましく、従
って、その絶縁材料はセラミック層の焼成可能な温度よ
り低温度で焼成可能な材料にするのが良い。又、その絶
縁層はピンホールを効果的に塞ぐために、印刷時あるい
は焼成時の粘度が小さいもの（例えば20万CPS以下）を
使用するのが望ましい。
以上述べたように、本発明によると、セラミック層の
ビアホールをビアフィル導体により埋設した状態にて焼
成しているため、その後に形成する絶縁層を確実にビア
フィル導体端部に接続できる。また、絶縁層を複数積層
するようにしている。従って、セラミック層に発生する
ピンホール等の欠陥を確実に塞ぐことができるので、絶
縁信頼性を向上できるという効果がある。
ビアホールをビアフィル導体により埋設した状態にて焼
成しているため、その後に形成する絶縁層を確実にビア
フィル導体端部に接続できる。また、絶縁層を複数積層
するようにしている。従って、セラミック層に発生する
ピンホール等の欠陥を確実に塞ぐことができるので、絶
縁信頼性を向上できるという効果がある。
第１図は本発明の一実施例のセラミック積層基板の断面
図、第２図は一実施例の製造工程を示すフローチャー
ト、第３図はガラス印刷層と欠陥深さとの関係を示すグ
ラフ、第４図（ａ），（ｂ）は絶縁破壊電圧と度数との
関係を示すグラフである。 １……アルミナテープ,3,6……内層導体,4a,4b,4c,7a,7
b,7c……アルミナ印刷層,5a,5b,8a,8b,8c……ビアフィ
ル導体層,9……ガラス印刷層,11……厚膜導体。
図、第２図は一実施例の製造工程を示すフローチャー
ト、第３図はガラス印刷層と欠陥深さとの関係を示すグ
ラフ、第４図（ａ），（ｂ）は絶縁破壊電圧と度数との
関係を示すグラフである。 １……アルミナテープ,3,6……内層導体,4a,4b,4c,7a,7
b,7c……アルミナ印刷層,5a,5b,8a,8b,8c……ビアフィ
ル導体層,9……ガラス印刷層,11……厚膜導体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−86195（ＪＰ，Ａ) 特開 昭49−67160（ＪＰ，Ａ) 特開 昭50−131063（ＪＰ，Ａ) 特開 昭61−7697（ＪＰ，Ａ) 特開 昭62−296600（ＪＰ，Ａ) 特開 昭62−296599（ＪＰ，Ａ) 実開 昭60−49670（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】セラミック層と該セラミック層の焼成温度
より高い融点を有する金属導体とを交互に積層形成し、
最表面のセラミック層に形成されたビアホールに露出す
る金属導体領域と接続され、前記ビアホールを埋設する
とともに前記最表面のセラミック層上にその端部が十分
覆い被さるように、前記金属導体と同様なビアフィル導
体を積層したのち、これを同時に所定の温度にて焼成す
る工程と、 前記ビアフィル導体上を除いて前記セラミック層の表面
上に厚さ数μｍ以上の絶縁層を複数積層形成し、この絶
縁層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層の上に、前記金属導体層に電気接続するよう
に表層導体を形成する工程と、 を備えたことを特徴とするセラミック積層基板の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203642A JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
| DE4024612A DE4024612C2 (de) | 1989-08-05 | 1990-08-02 | Keramisches, mehrfach geschichtetes Substrat und Herstellungsverfahren |
| US08/007,020 US5290375A (en) | 1989-08-05 | 1993-01-21 | Process for manufacturing ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203642A JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0368195A JPH0368195A (ja) | 1991-03-25 |
| JPH0828577B2 true JPH0828577B2 (ja) | 1996-03-21 |
Family
ID=16477426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203642A Expired - Fee Related JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0828577B2 (ja) |
| DE (1) | DE4024612C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529765A (ja) * | 1990-08-23 | 1993-02-05 | Ngk Insulators Ltd | セラミツク多層配線基板およびその製造方法 |
| JP3666321B2 (ja) * | 1999-10-21 | 2005-06-29 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP2014029889A (ja) * | 2010-11-17 | 2014-02-13 | Panasonic Corp | セラミック多層基板、およびセラミック多層基板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967160A (ja) * | 1972-11-02 | 1974-06-28 | ||
| JPS50131063A (ja) * | 1974-04-05 | 1975-10-16 | ||
| FR2280957A1 (fr) * | 1974-08-01 | 1976-02-27 | Ibm | Composition conductrice pour metallisation, support ceramique revetu de cette composition et procede de formation |
| JPS5846079B2 (ja) * | 1978-12-25 | 1983-10-14 | 富士通株式会社 | 多層配線板の製造方法 |
| JPS6049670U (ja) * | 1983-09-12 | 1985-04-08 | 株式会社日立製作所 | 湿式多層基板 |
| KR900004379B1 (ko) * | 1983-09-16 | 1990-06-23 | 마쯔시다덴기산교 가부시기가이샤 | 세라믹 다층기판 및 그 제조방법 |
| JPS617697A (ja) * | 1984-06-22 | 1986-01-14 | 富士通株式会社 | 多層配線基板及びその製造方法 |
| US4795512A (en) * | 1986-02-26 | 1989-01-03 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a multilayer ceramic body |
| JPS62296599A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
| JPS62296600A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
| WO1989001461A1 (en) * | 1987-08-13 | 1989-02-23 | Ceramics Process Systems Corporation | Co-sinterable metal-ceramic packages and materials therefor |
| DE3736843A1 (de) * | 1987-10-30 | 1989-05-11 | Asea Brown Boveri | Verfahren zum verbinden von metallischen und keramischen werkstoffen |
-
1989
- 1989-08-05 JP JP1203642A patent/JPH0828577B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-02 DE DE4024612A patent/DE4024612C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0368195A (ja) | 1991-03-25 |
| DE4024612A1 (de) | 1991-02-07 |
| DE4024612C2 (de) | 2001-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799984A (en) | Method for fabricating multilayer circuits | |
| US4806188A (en) | Method for fabricating multilayer circuits | |
| JP2001119143A (ja) | 多層セラミック基板およびその製造方法 | |
| JP4032459B2 (ja) | 混成集積回路用基板及びその製造方法 | |
| JP4573956B2 (ja) | 積層型電子部品およびその製法 | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| US5290375A (en) | Process for manufacturing ceramic multilayer substrate | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| US5084323A (en) | Ceramic multi-layer wiring substrate and process for preparation thereof | |
| JPH0828577B2 (ja) | セラミック積層基板の製造方法 | |
| JPH11135356A (ja) | 積層セラミックコンデンサ | |
| JP2777031B2 (ja) | 多層配線基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| EP1189495A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JPH0232595A (ja) | セラミック多層配線基板の製造方法 | |
| JPH09298368A (ja) | セラミック配線基板 | |
| JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
| JPH03220711A (ja) | 積層セラミックコンデンサ | |
| JP2005057095A (ja) | セラミック多層回路基板 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH0231798Y2 (ja) | ||
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP2738603B2 (ja) | 回路基板 | |
| JPH09266379A (ja) | 多層セラミック基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |