JPS617697A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法Info
- Publication number
- JPS617697A JPS617697A JP59128604A JP12860484A JPS617697A JP S617697 A JPS617697 A JP S617697A JP 59128604 A JP59128604 A JP 59128604A JP 12860484 A JP12860484 A JP 12860484A JP S617697 A JPS617697 A JP S617697A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- multilayer wiring
- thick
- wiring board
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜と薄膜とを混在させた多層配線基板に関す
るものである◎ サーマルヘッド、ハイブリッドＩＣ等に利用される多層
配線基板は厚膜、薄膜それぞれを単独で多層すると後述
するいくつかの問題が生じるため、厚膜、薄膜を混在さ
せた多層配線基板を用いそれぞれの利点を利用し欠点を
カバーする必要がある０〔従来の技術〕 従来は厚膜のみの多層、薄膜のみの多層が主に用いられ
ていた・前者の厚膜多層配線基板は結晶化ガラス又は結
晶質フィラ入りガラスを結合剤とする導体、絶縁体、銹
導体の厚膜ペーストを用い、 ゛該ペーストをスクリ
ーン印刷して所定パターンを付着させた後６００℃〜９
００℃程度の温度にて焼成することによりセラミック等
の絶縁基板」二に厚膜の多層配線を形成したものである
。これは印刷によるパターン形成をするため高Ｍ度の抵
抗値。
るものである◎ サーマルヘッド、ハイブリッドＩＣ等に利用される多層
配線基板は厚膜、薄膜それぞれを単独で多層すると後述
するいくつかの問題が生じるため、厚膜、薄膜を混在さ
せた多層配線基板を用いそれぞれの利点を利用し欠点を
カバーする必要がある０〔従来の技術〕 従来は厚膜のみの多層、薄膜のみの多層が主に用いられ
ていた・前者の厚膜多層配線基板は結晶化ガラス又は結
晶質フィラ入りガラスを結合剤とする導体、絶縁体、銹
導体の厚膜ペーストを用い、 ゛該ペーストをスクリ
ーン印刷して所定パターンを付着させた後６００℃〜９
００℃程度の温度にて焼成することによりセラミック等
の絶縁基板」二に厚膜の多層配線を形成したものである
。これは印刷によるパターン形成をするため高Ｍ度の抵
抗値。
コンデンサ容量等を実現できない。一方後者の薄膜多層
配線基板は精変の高い回路素子が形成できる反面絶縁基
板上ＫＭ着、スパッタ等を行って絶縁層や導体層等を積
層すると共に、感光性レジスト付着、現像、エツチング
処理をほどこしてパターン形成するので厚膜に比べ製造
工程が多く且つ複雑で高価なものとなる。そこで厚膜と
薄膜の利点を生かすため「特開昭５７−１３８９６１（
昭和５７年８月２７日公開）」に示されるように薄膜を
下、厚膜を上という形成で双方を混在させた多層配線基
板が作られた。しかしこの場合上部の厚膜ペーストを高
温で焼成すると下部にある薄膜が焼失する０ヂ例えばＮ
ｉ Ｃｒ −Ａ ｕ薄膜ではＡｕ中にＣ，が拡散し、
高抵抗化してしまい、また人Δなどでは融解してしまう
ため１５０”Ｃがら２００℃程度で焼成することができ
る低温硬化型厚膜ペースト（エポキシ等の有機物に銀等
の導体粉を混入させた導体ペースト、有機物に導体粉を
混入させない絶縁体ペースト等がある。）を使用してい
た。
配線基板は精変の高い回路素子が形成できる反面絶縁基
板上ＫＭ着、スパッタ等を行って絶縁層や導体層等を積
層すると共に、感光性レジスト付着、現像、エツチング
処理をほどこしてパターン形成するので厚膜に比べ製造
工程が多く且つ複雑で高価なものとなる。そこで厚膜と
薄膜の利点を生かすため「特開昭５７−１３８９６１（
昭和５７年８月２７日公開）」に示されるように薄膜を
下、厚膜を上という形成で双方を混在させた多層配線基
板が作られた。しかしこの場合上部の厚膜ペーストを高
温で焼成すると下部にある薄膜が焼失する０ヂ例えばＮ
ｉ Ｃｒ −Ａ ｕ薄膜ではＡｕ中にＣ，が拡散し、
高抵抗化してしまい、また人Δなどでは融解してしまう
ため１５０”Ｃがら２００℃程度で焼成することができ
る低温硬化型厚膜ペースト（エポキシ等の有機物に銀等
の導体粉を混入させた導体ペースト、有機物に導体粉を
混入させない絶縁体ペースト等がある。）を使用してい
た。
厚膜、薄膜をそれぞれ単独で多層すると前述のように厚
膜の場合では要求する特性を満足しない。
膜の場合では要求する特性を満足しない。
薄膜の場合では多くの工程を経なげればならないため複
雑且つ困難であるという問題がある。
雑且つ困難であるという問題がある。
また厚膜と薄膜を混在させた従来の多層配線基板は低温
硬化型厚膜ペーストを使用するため導体抵抗が大きくな
るので銅メッキなどで被覆する必るためガラス質の厚膜
と違いボンディングを行う際の高熱に耐えられなく溶壊
するという問題があ面葛摺凸のため劃細なパターンを形
成できなかったり、薄膜の導体抵抗が大きくなるなどの
問題があった。
硬化型厚膜ペーストを使用するため導体抵抗が大きくな
るので銅メッキなどで被覆する必るためガラス質の厚膜
と違いボンディングを行う際の高熱に耐えられなく溶壊
するという問題があ面葛摺凸のため劃細なパターンを形
成できなかったり、薄膜の導体抵抗が大きくなるなどの
問題があった。
耐熱性を有する絶縁基板に形成する多層配線において最
も下からｎ−１番目までの導体及び絶縁層は、厚膜多層
用材料を用い形成してあり厚膜で多層する部分には多数
のスルーホールが設けられ最上層誘電体上には、薄膜形
成を可能ならしめる非晶質ガラス層を形成し最上層には
薄厚回路網を形成することを特徴とする多層配線基板を
提供するＯ 〔作用〕 これまでレマ薄膜回路を下、厚膜回路を上という形で多
層していたが薄膜回路製造技術の進歩によりこれを逆に
することによって製造方法が容易になり性能の面でも向
上するものである。
も下からｎ−１番目までの導体及び絶縁層は、厚膜多層
用材料を用い形成してあり厚膜で多層する部分には多数
のスルーホールが設けられ最上層誘電体上には、薄膜形
成を可能ならしめる非晶質ガラス層を形成し最上層には
薄厚回路網を形成することを特徴とする多層配線基板を
提供するＯ 〔作用〕 これまでレマ薄膜回路を下、厚膜回路を上という形で多
層していたが薄膜回路製造技術の進歩によりこれを逆に
することによって製造方法が容易になり性能の面でも向
上するものである。
第１図は本発明の第１実施例による多層配線基板の断面
図、第２囚は本発明の第２実施例による多層配線基板の
断面図である。図において１はアルミナ等１（よる絶縁
基板、２は第１厚膜導体、３は結晶質ガラスによる第１
絶縁層、４は第２厚膜導体、５は結晶質ガラスによる第
２絶縁層、６は第３厚膜導体、７は結晶質ガラスによる
第３絶縁層、８は非晶質ガラスによる第３絶縁層、９は
Ｔａ薄膜、１０は薄膜導体、１１はＩＣチップ、１２は
ワイヤー、１３は保護樹脂、１４＆！陽極配線膜、１５
．１７は薄膜回路中のコンデンサ部、１６は薄膜回路中
の抵抗部、１８は第１順薄膜導体、１９は第２順薄膜導
体、２０は第３順薄膜導体、２工は有機物絶縁層である
。
図、第２囚は本発明の第２実施例による多層配線基板の
断面図である。図において１はアルミナ等１（よる絶縁
基板、２は第１厚膜導体、３は結晶質ガラスによる第１
絶縁層、４は第２厚膜導体、５は結晶質ガラスによる第
２絶縁層、６は第３厚膜導体、７は結晶質ガラスによる
第３絶縁層、８は非晶質ガラスによる第３絶縁層、９は
Ｔａ薄膜、１０は薄膜導体、１１はＩＣチップ、１２は
ワイヤー、１３は保護樹脂、１４＆！陽極配線膜、１５
．１７は薄膜回路中のコンデンサ部、１６は薄膜回路中
の抵抗部、１８は第１順薄膜導体、１９は第２順薄膜導
体、２０は第３順薄膜導体、２工は有機物絶縁層である
。
第１実施例としアルミナ基板を使用し能動素子を含むハ
イブリッドＩＣ基板を試作したことをあげる◎これはま
ず第１１１ＫＩＣへの給電及びアース電圧と厚膜結晶化
ガラス入りＣｕペーストを用い、印刷後高純度チッソ炉
で焼成し形成する６次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第１絶縁層３を形成する＠この
とき上下層の接続のため３００μｍｍ程度のスルーホー
ルを設け、絶縁性確保のため３２５メツシユのスクリー
ンマスクにて２回印刷焼成をくり返した。
イブリッドＩＣ基板を試作したことをあげる◎これはま
ず第１１１ＫＩＣへの給電及びアース電圧と厚膜結晶化
ガラス入りＣｕペーストを用い、印刷後高純度チッソ炉
で焼成し形成する６次にチッソ中焼成可能な多層用結晶
質ガラスペーストを用い第１絶縁層３を形成する＠この
とき上下層の接続のため３００μｍｍ程度のスルーホー
ルを設け、絶縁性確保のため３２５メツシユのスクリー
ンマスクにて２回印刷焼成をくり返した。
そして信号線等の第２厚膜導体４を厚膜結晶化ガラス入
りＣｕペーストを用いて印刷後高純度チッソ炉で焼成し
形成する口 以下同様に第２絶縁層５．第３厚膜導体６．第３絶縁層
７まで形成する・次に表面平滑化のため非晶質ガラスペ
ーストを結晶質ガラスペースト上に印刷する・このとき
スルーホール径は、ガラスの流れを考慮し、結晶質ガラ
スにおける３００βｍｆｔに対して各片１５０ｆｉｍず
つ大きめとし、６００μｍ〆とし、ＮＩＣｒ−ＡｕＫよ
り最上層薄膜を基板全面に真空蒸着により形成する０続
いて通常のフォトリングラフイーの技術により薄膜のパ
ターニングを行うと４層多層配線基板が完成する６次Ｋ
ＩＣワイヤボンディングを行５バッド部のみＡｕめっキ
ヲホトコスため、不必要部分にめっきレジストをほどこ
した後約３／ＪｍのＡｕめっきを行５゜めっきレジスト
除宍後、ＩＣグイボンディング、ワイヤボンディングを
行いハイブリッドＩＣ基板が完成する。
りＣｕペーストを用いて印刷後高純度チッソ炉で焼成し
形成する口 以下同様に第２絶縁層５．第３厚膜導体６．第３絶縁層
７まで形成する・次に表面平滑化のため非晶質ガラスペ
ーストを結晶質ガラスペースト上に印刷する・このとき
スルーホール径は、ガラスの流れを考慮し、結晶質ガラ
スにおける３００βｍｆｔに対して各片１５０ｆｉｍず
つ大きめとし、６００μｍ〆とし、ＮＩＣｒ−ＡｕＫよ
り最上層薄膜を基板全面に真空蒸着により形成する０続
いて通常のフォトリングラフイーの技術により薄膜のパ
ターニングを行うと４層多層配線基板が完成する６次Ｋ
ＩＣワイヤボンディングを行５バッド部のみＡｕめっキ
ヲホトコスため、不必要部分にめっきレジストをほどこ
した後約３／ＪｍのＡｕめっきを行５゜めっきレジスト
除宍後、ＩＣグイボンディング、ワイヤボンディングを
行いハイブリッドＩＣ基板が完成する。
前記実施例では上部薄膜導体及び下部厚膜導体にＮ１ｃ
ｒ−ＡｕとＣＵを用いたが他の材料においてもまったく
同等の構成が行える０例えばｃｕ、 Ａｌ。
ｒ−ＡｕとＣＵを用いたが他の材料においてもまったく
同等の構成が行える０例えばｃｕ、 Ａｌ。
Ｃ，、Ｗ等の金属の単独もしくは多重膜を薄膜導体とし
、厚膜材料をＡｕ、 Ａｇ、 ｋｇ−Ｐｄ、 Ａｇ−Ｐ
ｔ。
、厚膜材料をＡｕ、 Ａｇ、 ｋｇ−Ｐｄ、 Ａｇ−Ｐ
ｔ。
Ｐｔ等をベースとしたものとすることができる〇また上
部薄膜にはＴａやＮｉＣｒ等の薄膜等と組・み合わせる
ことにより薄膜抵抗体、薄膜コンデンサ（陽極酸化膜キ
ャパシタ）を同時に形成することは容易である。
部薄膜にはＴａやＮｉＣｒ等の薄膜等と組・み合わせる
ことにより薄膜抵抗体、薄膜コンデンサ（陽極酸化膜キ
ャパシタ）を同時に形成することは容易である。
さらにＩＣの他にチップ部品を半田付け、樹脂ボンディ
ング等によって搭載することができるのは当然である□ この薄膜回路上にさらに多層配線の必要がある場合第２
図に示すとと（ポリイミド等の有機絶縁体を用いて薄膜
多層を重ねることができる。
ング等によって搭載することができるのは当然である□ この薄膜回路上にさらに多層配線の必要がある場合第２
図に示すとと（ポリイミド等の有機絶縁体を用いて薄膜
多層を重ねることができる。
Claims (5)
- （１）絶縁基板上に複数層からなる導体及び絶縁層が厚
膜プロセスにて形成され、該厚膜上に薄膜プロセスにて
少なくとも１層の薄膜回路網が形成されていることを特
徴とする多層配線基板。 - （２）前記厚膜層における絶縁層は結晶化ガラス又は結
晶質フィラ入り厚膜ガラスから成り、且つ前記薄膜回路
網が被着する最上の絶縁層のみが非晶質ガラスから成る
特許請求の範囲第１項記載の多層配線基板。 - （３）前記薄膜回路網に薄膜抵抗、コンデンサ等を同時
に形成する特許請求の範囲第１項記載の多層配線基板。 - （４）該薄膜層上に多層薄膜が必要な場合、厚膜絶縁層
の最上層に薄膜形成可能な低温硬化型の有機物絶縁層を
用い、該有機物絶縁層と導体層とを複数層積層して形成
することを特徴とする特許請求の範囲第一項記載の多層
配線基板。 - （５）絶縁基板上に複数層からなる導体及び絶縁層が厚
膜プロセスにて形成され、該厚膜上に薄膜プロセスにて
少なくとも１層の薄膜回路網が形成されていることを特
徴とする多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128604A JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128604A JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617697A true JPS617697A (ja) | 1986-01-14 |
| JPH0363237B2 JPH0363237B2 (ja) | 1991-09-30 |
Family
ID=14988879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59128604A Granted JPS617697A (ja) | 1984-06-22 | 1984-06-22 | 多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617697A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279695A (ja) * | 1986-05-29 | 1987-12-04 | 株式会社住友金属セラミックス | セラミツク多層配線基板 |
| JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
| JPH0368195A (ja) * | 1989-08-05 | 1991-03-25 | Nippondenso Co Ltd | セラミック積層基板およびその製造方法 |
| JPH05206646A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 内層低抵抗入りプリント配線板 |
| JP2007040474A (ja) * | 2005-08-04 | 2007-02-15 | Nissan Motor Co Ltd | 脈動吸収装置 |
| JP2009067295A (ja) * | 2007-09-14 | 2009-04-02 | Toyoda Gosei Co Ltd | 空調用ダクト |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963962A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS54135360A (en) * | 1978-04-13 | 1979-10-20 | Oki Electric Ind Co Ltd | Multiilayer ceramic board |
| JPS5598897A (en) * | 1979-01-23 | 1980-07-28 | Nippon Electric Co | Multilayer circuit board |
| JPS5642399A (en) * | 1979-09-13 | 1981-04-20 | Fujitsu Ltd | System for producing multilayer wiring board |
| JPS56107598A (en) * | 1980-11-25 | 1981-08-26 | Hitachi Ltd | Method of manufacturing integrated circuit board |
| JPS56118395A (en) * | 1980-02-23 | 1981-09-17 | Tokyo Shibaura Electric Co | Method of forming multilayer wire |
| JPS5759472A (en) * | 1980-09-25 | 1982-04-09 | Hitachi Ltd | Starting and stopping circuit for switching regulator |
-
1984
- 1984-06-22 JP JP59128604A patent/JPS617697A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963962A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS54135360A (en) * | 1978-04-13 | 1979-10-20 | Oki Electric Ind Co Ltd | Multiilayer ceramic board |
| JPS5598897A (en) * | 1979-01-23 | 1980-07-28 | Nippon Electric Co | Multilayer circuit board |
| JPS5642399A (en) * | 1979-09-13 | 1981-04-20 | Fujitsu Ltd | System for producing multilayer wiring board |
| JPS56118395A (en) * | 1980-02-23 | 1981-09-17 | Tokyo Shibaura Electric Co | Method of forming multilayer wire |
| JPS5759472A (en) * | 1980-09-25 | 1982-04-09 | Hitachi Ltd | Starting and stopping circuit for switching regulator |
| JPS56107598A (en) * | 1980-11-25 | 1981-08-26 | Hitachi Ltd | Method of manufacturing integrated circuit board |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279695A (ja) * | 1986-05-29 | 1987-12-04 | 株式会社住友金属セラミックス | セラミツク多層配線基板 |
| JPH0569319B2 (ja) * | 1986-05-29 | 1993-09-30 | Sumitomo Metal Ceramics Inc | |
| JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
| JPH0368195A (ja) * | 1989-08-05 | 1991-03-25 | Nippondenso Co Ltd | セラミック積層基板およびその製造方法 |
| JPH05206646A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 内層低抵抗入りプリント配線板 |
| JP2007040474A (ja) * | 2005-08-04 | 2007-02-15 | Nissan Motor Co Ltd | 脈動吸収装置 |
| JP2009067295A (ja) * | 2007-09-14 | 2009-04-02 | Toyoda Gosei Co Ltd | 空調用ダクト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363237B2 (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01282890A (ja) | 多層回路の製造方法 | |
| US6436316B2 (en) | Conductive paste and printed wiring board using the same | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPS617697A (ja) | 多層配線基板及びその製造方法 | |
| JPH04286149A (ja) | 低誘電率ハイブリッド多層セラミック配線基板の製造方法 | |
| JPS61111598A (ja) | ガラスセラミツクス多層基板の製造方法 | |
| JP2599458B2 (ja) | ホ−ロ回路基板 | |
| JPS6030196A (ja) | 多層回路基板の製造方法 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS63261796A (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JPH0584679B2 (ja) | ||
| GB2238666A (en) | Hybrid circuit having thick film resistors. | |
| JPS5864093A (ja) | 多層配線基板 | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS6052095A (ja) | 多層配線基板およびその製造方法 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JPH11233942A (ja) | セラミック多層基板及びその製造方法 | |
| JP2005277436A (ja) | 厚膜多層基板の製造方法 | |
| JPH04137752A (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
| JPS62254491A (ja) | プリント配線板用ほうろう基板とその製造方法 | |
| JPS60167398A (ja) | 多層回路基板およびその製造法 | |
| JPH0353793B2 (ja) |