JP2949072B2 - ボールグリッドアレイタイプ部品の製造方法 - Google Patents

ボールグリッドアレイタイプ部品の製造方法

Info

Publication number
JP2949072B2
JP2949072B2 JP9752596A JP9752596A JP2949072B2 JP 2949072 B2 JP2949072 B2 JP 2949072B2 JP 9752596 A JP9752596 A JP 9752596A JP 9752596 A JP9752596 A JP 9752596A JP 2949072 B2 JP2949072 B2 JP 2949072B2
Authority
JP
Japan
Prior art keywords
common
wiring
plating
electronic circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9752596A
Other languages
English (en)
Other versions
JPH09260531A (ja
Inventor
誠 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUSUMU KOGYO KK
Original Assignee
SUSUMU KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUSUMU KOGYO KK filed Critical SUSUMU KOGYO KK
Priority to JP9752596A priority Critical patent/JP2949072B2/ja
Publication of JPH09260531A publication Critical patent/JPH09260531A/ja
Application granted granted Critical
Publication of JP2949072B2 publication Critical patent/JP2949072B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ボールグリッド
アレイタイプ電子部品の製造方法に属する。
【0002】
【従来の技術】チップ抵抗器、半導体等の電子部品、又
は抵抗体、コンデンサ、後付け部品用電極等の異種の回
路素子をパターン形成した複合回路パッケージと配線基
板とを接続する手段としてボールグリッドアレイ(以
下、「BGA」)技術が知られている。BGA技術を施
した電子部品又は複合回路パッケージ(以下、「BGA
部品」という。)は、その主面に多数個の電極が設けら
れ、それら各々の電極に予め粒状の半田が接着され、そ
の半田を介してマザーボードに実装されるもので、その
半田の粒がほぼ球であること、通常、格子状に配列して
いることの故にボールグリッドアレイと呼ばれる。そし
て、BGA部品は、マザーボードとの接続距離及び接続
面積が短小であることから、高い周波数の回路に適し、
情報・通信機器の電気特性の向上及び高密度小型化に寄
与する点で、望ましいとされている。
【0003】従来、BGA部品を製造する方法として
は、(1)先ず、溶融した半田を油に投入し自らの表面張
力によって半田を球状にし、得られた半田球をBGA部
品の電極上に位置決めして溶かすと同時に固着する、
(2)BGA部品の前駆体としての絶縁基板表面に、回路
素子や電極の他にメッキ用の共通配線を各電極と接続す
るように設けておき、電極を陰極として共通配線に通電
して半田メッキした後、半田を溶かして球状にし、切断
により共通配線を除去する、の2つが主に知られてい
る。いずれにしても回路素子の抵抗値や容量値は、近似
値をパターン形成した後、トリミングで微調整され、環
境に汚染されないようにバンプ部分を除く全体が保護膜
で覆われる。
【0004】方法(1)によるBGA部品の製造方法によ
れば、半田球が微小で静電気を帯びているために、互い
に反発し合ったり、逆に凝集したりして、電極上に位置
決めされにくい。しかも半田球を電極上に位置決めする
装置が複雑で高価である。この点、方法(2)では、フォ
トリソグラフィ技術や厚膜印刷技術によって高精度に形
成された電極に直接半田をメッキするので、高価な位置
決め装置は不要であるし、各々の電極に確実に半田がメ
ッキされる。しかも多数のバンプを同時に形成すること
ができる、メッキ液の調整次第で半田の組成を制御する
ことができる、メッキの電流値と積算電流の設定により
半田の体積を制御することができる、等の多大の利点を
備えている。
【0005】
【発明が解決しようとする課題】しかし、方法(2)でB
GA部品を製造する場合は、各電極間で電位差が発生す
るので、均一にメッキすることができない。すなわち、
図7に示すように各回路素子2の両端の電極3,4のう
ち、一方の側の電極群のみを共通配線5で接続してメッ
キすると、共通配線5に接続したコモン側電極3と抵抗
素子2を介した対向電極4とで電流密度が異なり、メッ
キされる半田の量や組成に差が生じる。BGA部品にお
いては、その半田をマザーボードの各々の電極と接触さ
せ、一斉に半田付けされるから、半田の粒の大きさが揃
っていないと、図8に示すようにBGA部品Sとマザー
ボードBとの間隔が大きい粒の半田Pによって規制され
てしまい、小さい粒の半田QはマザーボードB側の電極
Eと接触できず、接続不良となる。また、コンデンサや
後付け部品のための対向電極4a,4bには電流が流れ
ずメッキされない。
【0006】他方、共通配線を対向電極とも接続して
(この場合、コモン側電極と対向電極の区別が無くな
る。)、電極間電位差を無くしてメッキすることも考え
られるが、抵抗素子やコンデンサ素子を並列に接続した
閉回路構成となり、メッキ前に素子毎に個別の抵抗値や
容量値を測定しながらトリミングすることができない。
かといって、メッキ後に共通配線を切断してトリミング
するためには、回路素子がメッキ液に浸食されないよう
に一旦保護膜でマスクしてメッキし、トリミングの際に
保護膜を除去し、トリミング後に再び保護膜を設けなけ
ればならず、工程が煩雑である。また、既述のように保
護膜は最終的に製品に残されるべきものであるから、ト
リミング後に所定パターンの保護膜を形成しメッキする
という順の方が、保護膜形成と同時にバンプの位置決め
もなされるので好都合である。
【0007】それ故、この発明の目的は、バンプをメッ
キで形成する利点を活かしつつ、高精度の回路素子とサ
イズの揃ったバンプを有するBGA部品を提供すること
にある。
【0008】
【課題を解決するための手段】その目的を達成するため
に、この発明のBGA部品の製造方法は、絶縁基板と、
その表面に薄膜で形成された複数の回路素子、それらの
回路素子の一端に形成されたコモン側電極及び他端に形
成された対向電極を含む電子回路と、電極上に固着した
ろう材からなるバンプと、電子回路を保護する保護膜と
を備えたボールグリッドアレイタイプ部品において、下
記の工程を順に経ることを特徴とする。
【0009】(a)絶縁基板の表面に、電子回路と、コ
モン側電極群に接続し対向電極群とも接続可能な薄膜の
共通配線を形成する工程。 (b)各回路素子の抵抗値又は容量値をトリミングによ
り調整する工程。 (c)電子回路を保護膜で覆うとともに、ろう材を固着
する予定の位置にホールを設ける工程。ここで、保護膜
は、有機物無機物いずれでもよいが、耐食性の点で無機
物が良い。無機物の場合はSi34、SiO2などが挙
げられ、プラズマ照射、CVD、スパッタ等の膜形成技
術によって全面に膜形成し、その上に所定パターンのフ
ォトレジスト膜を設け、ホール部をガスエッチング等の
ドライエッチングした後、不要のフォトレジストを除去
することによって形成することができる。有機物の場合
はポリイミドが良い。フォトリソ技術によってホールを
容易に設けることができるからである。
【0010】(d)対向電極群と共通配線とを接続する
メッキ配線を基板表面に形成する工程。メッキ配線用の
材料としては、それ自体の抵抗による電位差を少なくす
るために銅等の低抵抗金属が望ましい。
【0011】(e)前記ホールから露出している電極の
部分を陰極とし、共通配線及びメッキ配線を介して通電
し、ろう材をメッキする工程。この段階で、各陰極を中
心として、個別に半球状ないし茸状のろう材が形成され
る。ろう材としては、メッキ可能であれば特に限定され
ないが、マザーボードとの接続を容易にするために錫鉛
共晶半田等の低融点ろう材が望ましい。 (f)ろう材を溶かしてバンプ形状にする工程。この段
階で、ろう材が前記形状からほぼ球状に変形する。 (g)電子回路から共通配線及びメッキ配線を切断する
工程。
【0012】この発明によれば、トリミング段階では各
回路素子が電気的に独立しているので、素子毎に個別の
抵抗値又は容量値を測定しながらトリミングすることが
できる。そして、その後のメッキ段階ではコモン側電極
は直接に、対向電極はメッキ配線を介して、いずれも共
通配線と接続しているので、電極間に電位差はない。従
って、メッキされるろう材の量及び組成がコモン側電極
と対向電極とで同等である。また、コンデンサ素子や後
付け部品用の対向電極にもメッキ配線を介して通電し、
メッキすることができる。さらに、回路素子を環境から
保護するための保護膜が、バンプの位置決め機能も果た
すので、バンプの位置決め工程を別途設ける必要が無
い。
【0013】
【発明の実施の形態】この発明のBGA部品の製造方法
の実施形態を図面に沿って説明する。図1〜図5は、B
GA部品の製造過程をBGA部品の各薄膜の厚み方向の
断面視で工程順に説明した図である。
【0014】先ず、図1に示すように、セラミックスか
らなる絶縁基板1表面にNiCr合金からなる薄膜の抵
抗体をスパッタリングし、その上にフォトレジストを塗
布し、パターン感光を行った後、現像して不要箇所のフ
ォトレジストを除去した後、露出した抵抗体の部分をエ
ッチング液で除去することによって、抵抗素子、コンデ
ンサ素子等の回路素子2(図1〜図5には抵抗素子のみ
示した。)を形成する。その上に同様のフォトリソ技術
にて、Cuからなる所定形状のコモン側電極3及び対向
電極4を各回路素子2の両端に形成し、同時にコモン側
電極3の群及び対向電極4の群全体を包囲するように共
通配線5を形成する。共通配線5は、この段階でコモン
側電極3と接続しているが、対向電極とは後工程で他の
配線と交差することなく接続可能なパターンにしてお
く。
【0015】続いて回路素子2、コモン側電極3、対向
電極4及び共通配線5を覆うように窒化ケイ素Si34
からなる保護膜6を形成する。ただし、電極3,4上の
バンプ形成予定部分をホール31,41とするほか、対
向電極4の外側端縁42とその近くの共通配線5の対向
電極4側の端縁51は露出させておく。保護膜6は、厚
膜、薄膜のどちらでもよい。厚膜の場合、所定形状のマ
スクを介して窒化ケイ素含有ペーストをスクリーン印刷
した後、焼成することによって形成される。薄膜の場
合、窒化ケイ素を全面蒸着した後、必要部分をマスク
し、エッチング液で不要部分を除去することによって形
成される。そして、対向電極4及び共通配線5の各端縁
42,51とそれらに挟まれた絶縁基板1の余白部分1
1を残し、保護膜6をマスク材料としてのフォトレジス
ト7で覆う。フォトレジスト7が対向電極4や共通配線
5の端縁42,51にかからないようにするため、パタ
ーン精度を考慮して、保護膜6の端縁61,62も露出
させておくと良い。次に、図2に示すように上記ホール
31,41、各端縁42,51,61,62及びフォト
レジスト7の全体をCuからなる導体膜8で覆う。
【0016】そして、導体膜8に粘着テープ9を貼り、
図3に示すように粘着テープ9とともに、接着強度の差
を利用してフォトレジスト7上の導体膜81,82を引
き剥がし、端縁42,51,61上の導体膜83はその
まま残す。従って、各々の表面間の接着強度は、(絶縁
基板1と導体膜8),(電極4及び共通配線5と導体膜
8)>(導体膜8と粘着テープ9)>(導体膜8とフォ
トレジスト7)の順となるように各膜材料を選定するの
が望ましい。絶縁基板1としてのセラミック、導体膜8
としてのCu、電極4及び共通配線5としてのCu、フ
ォトレジスト7としてのポリケイ皮酸ビニル及び粘着テ
ープ9としてのアクリル系接着剤の組み合わせは、この
不等式条件を満たす。
【0017】次に、図4に示すように、フォトレジスト
7を専用の剥離液で剥離し、残された導体膜83をメッ
キ配線とする。こうしてコモン側電極3だけでなく対向
電極4もメッキ配線83を介して共通配線5と接続し、
絶縁基板1上の回路構成は図6の通りとなり、両電極
3,4の電位は等しくなる。
【0018】前記ホール31,41から露出している電
極3,4の部分を陰極とし、共通配線5及びメッキ配線
83(導体膜)を介して通電し、図5に示すようにろう
材32,43をメッキする。そして、絶縁基板1の上方
及び下方の少なくともいずれかに配備されたヒータ(図
示省略)に通電して、ろう材32,43を加熱し、球に
近いバンプ形状に溶融変形させるとともに、ろう材3
2,43と電極3,4との接着強度を向上させる。ろう
材が共晶半田であるときは、200〜250℃で加熱す
ると良い。最後に電子回路から共通配線5及びメッキ配
線83を切断する。尚、メッキ配線は、切除されるの
で、メッキされても良いし、メッキ時にマスク材料で覆
っておいても良い。
【0019】こうしてBGA部品が製造される。得られ
たBGA部品は、バンプを形成する以前に回路素子毎に
個別にトリミング調整されているので、回路素子の電気
特性にばらつきがほとんど無い。また、そのバンプは、
メッキ時に電極上の同一面積に同じ電位でメッキされた
ろう材からなるので、各々のろう材量が等しく、大きさ
が揃っている。さらに、コンデンサ素子を介した対向電
極4aや後付け部品用の対向電極4bにもメッキ配線8
3を通じて同量のろう材がメッキされる。従って、マザ
ーボードとの接続を確実に行うことができる。
【0020】
【発明の効果】この発明によれば、回路素子毎の個別の
抵抗値又は容量値を測定しながらトリミングするので、
それら値の精度が高い。また、電極間の電位差が無い状
態でメッキするので、サイズの揃ったバンプが形成され
る。従って、得られるBGA部品をマザーボードに接続
して各種電子機器の要素として適用する場合、マザーボ
ードとの接続の信頼性及び各回路素子の機能の信頼性は
共に高い。
【図面の簡単な説明】
【図1】 実施形態のBGA部品の製造方法の(d-1)工
程を薄膜の厚み方向の断面視で示した図である。
【図2】 実施形態のBGA部品の製造方法の(d-2)工
程を薄膜の厚み方向の断面視で示した図である。
【図3】 実施形態のBGA部品の製造方法の(d-3)工
程を薄膜の厚み方向の断面視で示した図である。
【図4】 実施形態のBGA部品の製造方法の(d-4)工
程を薄膜の厚み方向の断面視で示した図である。
【図5】 実施形態のBGA部品の製造方法の(e)工
程を薄膜の厚み方向の断面視で示した図である。
【図6】 (d-4)工程終了後の絶縁基板上の回路構成を
示す平面図である。
【図7】 従来のメッキ工程における絶縁基板上の回路
構成を示す平面図である。
【図8】 ろう材の大きさが揃わない従来のBGA部品
とマザーボードとの接続状態を示した図である。
【符号の説明】
1 絶縁基板 2 回路素子 3 コモン側電極 4 対向電極 5 共通配線 6 保護膜 7 フォトレジスト(マスク材料) 8 導体膜 83 メッキ配線 9 粘着テープ S BGA部品

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、その表面に薄膜で形成され
    た複数の回路素子、それらの回路素子の一端に形成され
    たコモン側電極及び他端に形成された対向電極を含む電
    子回路と、電極上に固着したろう材からなるバンプと、
    電子回路を保護する保護膜とを備えたボールグリッドア
    レイタイプ部品において、下記の工程を順に経ることを
    特徴とするボールグリッドアレイタイプ部品の製造方
    法。 (a)絶縁基板の表面に、電子回路と、コモン側電極群
    に接続し対向電極群とも接続可能な薄膜の共通配線を形
    成する工程。 (b)各回路素子の抵抗値又は容量値をトリミングによ
    り調整する工程。 (c)電子回路を保護膜で覆うとともに、ろう材を固着
    する予定の位置にホールを設ける工程。 (d)対向電極群と共通配線とを接続するメッキ配線を
    基板表面に形成する工程。 (e)前記ホールから露出している電極の部分を陰極と
    し、共通配線及びメッキ配線を介して通電し、ろう材を
    メッキする工程。 (f)ろう材を溶かしてバンプ形状にする工程。 (g)電子回路から共通配線及びメッキ配線を切断する
    工程。
  2. 【請求項2】(d)対向電極群と共通配線とを接続する
    メッキ配線を基板表面に形成する工程が、(d-1)対向電
    極群及び共通配線のうち両者間の接続に必要な面積の端
    縁とそれら端縁に挟まれた基板表面の余白部分を露出さ
    せる以外は、電子回路及び共通配線をマスク材料で覆
    い、(d-2)前記各端縁及びマスク材料を導体膜で覆った
    後、(d-3)導体膜に粘着テープを貼り、粘着テープとと
    もにマスク材料上の導体膜を引き剥がし、(d-4)マスク
    材料を除去して前記端縁上に残された導体膜をメッキ配
    線とする、請求項1に記載のボールグリッドアレイタイ
    プ部品の製造方法。
  3. 【請求項3】 マスク材料が、フォトレジストである請
    求項2に記載のボールグリッドアレイタイプ部品の製造
    方法。
  4. 【請求項4】 導体膜が、銅Cu、アルミニウムAl、
    銀Ag、金Au及びそれらを主成分とする合金から選ば
    れる1種以上からなる請求項2又は3に記載のボールグ
    リッドアレイタイプ部品の製造方法。
JP9752596A 1996-03-26 1996-03-26 ボールグリッドアレイタイプ部品の製造方法 Expired - Lifetime JP2949072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9752596A JP2949072B2 (ja) 1996-03-26 1996-03-26 ボールグリッドアレイタイプ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9752596A JP2949072B2 (ja) 1996-03-26 1996-03-26 ボールグリッドアレイタイプ部品の製造方法

Publications (2)

Publication Number Publication Date
JPH09260531A JPH09260531A (ja) 1997-10-03
JP2949072B2 true JP2949072B2 (ja) 1999-09-13

Family

ID=14194677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9752596A Expired - Lifetime JP2949072B2 (ja) 1996-03-26 1996-03-26 ボールグリッドアレイタイプ部品の製造方法

Country Status (1)

Country Link
JP (1) JP2949072B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20010585A1 (it) * 2001-09-27 2003-03-27 Silena Internat S P A Procedimento per la realizzazione di circuiti integrati in tecnologiaflip-chip.

Also Published As

Publication number Publication date
JPH09260531A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
US6703683B2 (en) Chip resistor and method for manufacturing the same
US5783870A (en) Method for connecting packages of a stacked ball grid array structure
KR100540524B1 (ko) 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치, 회로기판 및 전자 기기
US5889325A (en) Semiconductor device and method of manufacturing the same
JP3981710B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6414390B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
JP3524441B2 (ja) 配線形成方法
JP2001257227A (ja) 半導体装置の製造方法
JP4513973B2 (ja) 半導体装置の製造方法
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
US4965700A (en) Thin film package for mixed bonding of chips
WO1997030461A1 (en) Resistor network in ball grid array package
JP2004207267A (ja) 半導体装置及びその製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP3430916B2 (ja) 半導体装置の製造方法
JP3573894B2 (ja) 半導体装置及びその製造方法
JP4306892B2 (ja) 回路保護素子の製造方法
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JP2000150983A (ja) ホ―ル素子およびその製造方法
JP2002353370A (ja) 半導体装置およびその製造方法
JPH01238132A (ja) 半田接続用電極及び半田接続用電極の製造方法
JPS63177582A (ja) 混成集積回路装置の製造方法
JPH0638464B2 (ja) 薄い可撓性基板構造体
JPS59167089A (ja) 集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100702