JPH07211995A - インピーダンス制御された可撓性回路の形成方法およびその装置 - Google Patents

インピーダンス制御された可撓性回路の形成方法およびその装置

Info

Publication number
JPH07211995A
JPH07211995A JP6314688A JP31468894A JPH07211995A JP H07211995 A JPH07211995 A JP H07211995A JP 6314688 A JP6314688 A JP 6314688A JP 31468894 A JP31468894 A JP 31468894A JP H07211995 A JPH07211995 A JP H07211995A
Authority
JP
Japan
Prior art keywords
flexible substrate
conductive adhesive
conductive
trace
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6314688A
Other languages
English (en)
Inventor
Rajendra D Pendse
ラジェンドラ・ディー・ペンドセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07211995A publication Critical patent/JPH07211995A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 歩留まりの良い経済的な態様で可撓性回路の
インピーダンス制御を達成するための方法およびシステ
ムを提供すること 【構成】 互いに対向する第１および第２の表面を有す
ると共にその第１の表面から第２の表面へと延びるスル
ーホールを有する絶縁性の可撓性基板を提供することを
含む、インピーダンス制御された可撓性回路を提供する
方法およびシステムである。可撓性基板の第１の表面上
に導電トレースパターンが形成される。導電性接着剤の
膜が第２の表面およびスルーホールに塗布される。スル
ーホールは第１の表面上の導電トレースパターン中の接
地トレースに接触するように位置合わせされる。従っ
て、接地面が確立されて高周波信号伝搬の為の環境が生
成される。導電性接着剤はＢ段階エポキシまたは熱可塑
性樹脂材料とすることができる。好適実施例ではテープ
自動化ボンディングフレームが製造される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に、テープ自動化ボ
ンディングフレーム等の可撓性回路に関し、特に、可撓
性回路のインピーダンスを制御する方法および装置に関
する。
【０００２】
【従来の技術】エレクトロニクス業界の回路設計者たち
が直面している課題の１つとして、集積回路チップを他
の回路へ一層効率良く高信頼性で電気的に接続する方法
を見いだすことが挙げられる。かかる技術の１つに、テ
ープ自動化ボンディング、即ち「ＴＡＢ」と呼ばれるも
のがある。この相互接続技術は、写真用フィルムに似た
連続的な絶縁テープを用いてそのテープの個々のフレー
ムに取り付けられるチップのための平面の基板を提供す
るものである。蜘蛛状の導電トレースパターンが、各フ
レーム上の金属箔からエッチングまたは打ち抜きにより
形成される。かかるトレースは、「ファン・アウト」し
たもの、即ち、フレームの中心から縁部へと放射状に広
がるもの、または複数組の平行な線とすることが可能な
ものである。チップは、そのチップの接点がフレームの
中心部の対応する導電トレースに精確に一致するように
そのフレームの中心に慎重に位置合わせされる。次いで
そのチップがＴＡＢフレームに取り付けられる。フレー
ム内部へのチップ接点の接続は、「内部リードボンディ
ング」と呼ばれる。単一金属ＴＡＢデバイスの電気的性
能は、各トレースからなるアセンブリの寄生インダクタ
ンスおよび寄生キャパシタンスによって制限される。か
かる寄生特性は、ＴＡＢデバイスの周波数帯域幅に制限
を加え、Ｓ／Ｎ比を低下させるものとなる。
【０００３】寄生インダクタンスおよび寄生キャパシタ
ンスを低減させる技術としては、導電パターンの反対側
のＴＡＢフレーム側面上に接地面を形成する、という方
法がある。その結果得られる「二金属ＴＡＢデバイス」
は、高速デジタル用途および高周波数アナログ用途の要
件を満たすよう良好に装備可能なものである。
【０００４】二金属ＴＡＢデバイスの接地面は、接地電
位を確立するよう電気的に接続されなければならない。
これは、接地面として使用される金属箔から反対側の導
電トレースパターンの接地トレースまで絶縁テープを通
って延びるスルーホールを用いて行うことができる。こ
のスルーホールは金属で充填される。接地面を形成する
金属箔を接地させるもう１つの方法が、本出願人に譲渡
されたMattaの米国特許第5,142,351号明細書に記載され
ている。このMattaのインピーダンス制御式ＴＡＢフレ
ームは、スルーホールなしで形成される。スルーホール
を用いる代わりに、接地面を形成する金属箔をエッチン
グして、絶縁テープから片持ち式に形成されたリードを
設ける。次いで、かかるリードをアセンブリの接地され
た接点に取り付け、その接点にＴＡＢフレームが電気的
に接続される。
【０００５】
【発明が解決しようとする課題】二金属ＴＡＢデバイス
は、インピーダンスが制御されたアセンブリとして良好
に機能するが、多くの回路用途の場合、かかるアセンブ
リは法外なコストを要するものとなる。ＴＡＢフレーム
を二金属式にしたものは、単一金属式の場合の４倍のコ
ストを要するものとなり得る。二金属式アセンブリを形
成するためのかかる大幅なコスト増は、可撓性プリント
回路基板やマルチチップモジュール用の可撓性回路とし
て用いられるような他のインピーダンスが制御された可
撓性回路にも同様にあてはまる。
【０００６】必要なのは、歩留まりの良い経済的な態様
で可撓性回路のインピーダンス制御を達成するための相
互接続システムの形成方法である。
【０００７】
【課題を解決するための手段】本発明は、トレースパタ
ーンの反対側の可撓性基板の側面上の接地面として、お
よび可撓性基板を通る電気経路を形成するための材料と
して導電性接着剤を用いることにより、インピーダンス
制御式相互接続システムと歩留まりの良い製造方法とを
提供するものである。トレースパターン内には１つ以上
の接地トレースがある。導電性接着剤を塗布することに
より基板の第２の表面上に接地面を形成し、その基板の
第１の表面上の接地トレースまでその基板のスルーホー
ルを充填し、また必要であれば、第２の基板への取り付
けのための接着可能面を設ける。
【０００８】典型的には、可撓性基板はテープ自動化ボ
ンディングフレームのテープである。しかしながら、可
撓性基板は、可撓性プリント回路基板あるいはマルチチ
ップモジュール基板に用いられるタイプのものとするこ
ともできる。基板にはアレイをなす穴が形成される。ス
ルーホールの位置決めは、形成すべき接地面の全体にわ
たり適当な接地を確保するように設計される。
【０００９】この可撓性基板の第１の表面上の導電トレ
ースパターンは、写真製版技術を用いて形成することが
できる。例えば、金属箔を第１の表面に取り付け、その
金属箔をエッチングして金属の選択部分を除去すること
ができる。その残りの部分がトレースパターンとなる。
テープ自動化ボンディングフレームの場合には、その製
造手順の終了後にリード外端部が基板から片持ち式に形
成される。
【００１０】接地面の形成は、導電性のパターン形成の
前後のいずれでも行うことができる。この可撓性基板の
第２の表面には導電性接着剤が塗布される。その接着剤
がスルーホールを満たして、第１の表面上の接地トレー
スへの接続が行なわれる。
【００１１】本発明の多くの用途の場合、導電性接着剤
がスルーホールに入り込んで可撓性基板の表面に固定さ
れた後には、その接着剤の電気特性のみが重要となる。
かかる用途では、導電性接着剤は典型的には、単一のス
テップで硬化する従来の導電性エポキシとなる。その他
の用途には、導電性接着剤が可撓性基板に適切に塗布さ
れた後であっても或種の接着剤特性を必要とするものが
ある。例えば、導電性接着剤は、可撓性基板に第２の基
板を固定するのに使用することも可能なものである。か
かる用途の場合、導電性接着剤としては、第２の基板の
取り付けの前に可撓性基板上で部分的に硬化させること
のできるＢ段階エポキシまたは熱可塑性樹脂接着剤が好
適である。
【００１２】導電性接着剤は、接地面として作用するの
に加え、そのパターン形成を行って電気的絶縁部分を設
けることが可能なものであり、その絶縁部分は、スルー
ホールによりＶCC等の電源に接続するよう設計されたト
レースに接続される。即ち、導電性接着剤は、接地の他
に定電位のユーティリティ面としても使用可能なもので
ある。
【００１３】本発明の利点は、高周波数のインピーダン
ス制御された信号伝搬環境が良好なコスト効率で形成さ
れることにある。導電性接着剤は、テープ自動化ボンデ
ィングフレーム等の可撓性回路を製作するためのリール
巻取式(reel-to-reel)処理と適合可能な方法で塗布する
ことができる。典型的には、導電性接着剤はスクリーン
印刷技術を用いて塗布される。
【００１４】
【実施例】図１は、テープ自動化ボンディング（ＴＡ
Ｂ）可撓性基板10の一部を示すものである。この可撓性
基板は、その一方の縁部の近傍に第１の一連の送り穴12
を備え、その反対側の縁部の近傍に第２の一連の送り穴
14を備えている。これらの送り穴は、図示しない製造装
置に対して基板を精確に移動するのに使用される。
【００１５】４つの矩形の開口部16,18,20,22がＴＡＢ
フレームを規定する。以下で詳述するように、アレイを
なす導電トレースがそのＴＡＢフレーム内に形成され
る。典型的には、それらトレースの端部は、矩形の開口
部16〜22にわたって延びるものとなるが、かかる端部は
使用前に削除される。したがって、導電トレースの外端
部は、矩形の開口部の内縁部から片持ち式に形成された
ものとなる。
【００１６】矩形の開口部16〜22により規定されるフレ
ームの中央には正方形の開口部24がある。この正方形の
開口部および前記矩形の開口部は、ＴＡＢ処理の典型で
あるが、本発明にとって重要なものではない。さらに、
フレームの中央の開口部24は異なる形状をとることも可
能である。典型的には、その中央の開口部の大きさと形
状は、ＴＡＢフレームが取り付けられることになる集積
回路チップその他のデバイスによって決まる。
【００１７】可撓性基板10には、精確に位置決めされた
スルーホール26,28,30が形成される。スルーホール26〜
30からなるアレイの設計は、可撓性基板10の反対側の表
面上に形成されることになるユーティリティ面の電位を
確実に均一にすることを目的とするものである。これら
スルーホールは、矩形の開口部16〜22および中央の正方
形の開口部24と同じ態様で形成することができる。例え
ば、これらの機構は、打ち抜き処理やエッチング技術を
用いて形成することができる。代替的には、スルーホー
ルは、レーザにより形成することができる。
【００１８】ＴＡＢ処理に従来用いられてきた可撓性基
板10はポリイミド基板であった。しかし、他の誘電体を
代わりに用いることもできる。可撓性基板の表面上に導
電トレースを形成する場合には、その表面上に導電層の
メッキあるいは積層が行われる。例えば、約33μmの厚
さの銅の層を形成することができる。重要なことではな
いが、トレース上に金の薄層をメッキにより形成して所
望の接着性を得ることも可能である。金属構造による構
成は、本発明にとって重要なものではない。
【００１９】次に、第１の表面上の金属をパターン形成
して図２に示すような導電トレース32を設ける。このパ
ターン形成は、金属の選択部分をエッチングにより除去
して導電トレースパターンを残す写真製版技術を用いて
行うことができる。その導電トレースは、中央の正方形
の開口部24から放射状に広がり、４つの矩形の開口部16
〜22をまたいで延びるものとなる。このトレースは、Ｔ
ＡＢフレームの使用中に接地電位に保たれることになる
接地トレースを含むものとなる。その接地トレースの内
の少なくとも幾つかは、図１のスルーホール26〜30をま
たいで延びる。図２の導電トレース32は、かかる接地ト
レースの１つであり、スルーホール26を上にわたって延
びている。
【００２０】トレース32のパターンは、可撓性基板10か
ら片持ち式に形成されたリード内端部34を有している。
リード外端部は、矩形の開口部22上に延びている。しか
し、ＴＡＢフレームが可撓性基板の残りの部分から切り
離されると、リード外端部もまた片持ち式のものとな
る。
【００２１】ここで図３を参照する。次いで接地トレー
ス32と反対側の可撓性基板10の表面に導電性接着剤36が
塗布される。好適には、この導電性接着剤はスクリーン
印刷法を用いて塗布される。シルクスクリーン処理は従
来の処理ステップと適合可能なものである。シルクスク
リーン処理は、テープ自動化ボンディングフレームの導
電トレースの上にはんだマスクを形成するのに用いられ
ることがある。シリンジを用いた導電性接着剤36の塗布
はＴＡＢフレームの大量生産に適するものではないが、
使用することは可能である。
【００２２】導電性接着剤は可撓性基板の裏面を被覆す
る。導電性接着剤はまた、スルーホール内にも入り込ん
で、接地トレース32に接触するバイア38を形成する。し
たがって、導電性接着剤が接地面として働いて、導電ト
レースパターンの寄生インダクタンスおよび寄生キャパ
シタンスが低減される。
【００２３】導電性接着剤36を形成する材料は、従来の
エポキシ、Ｂ段階エポキシ、または熱可塑性樹脂接着剤
を基材として調製することができる。図３の構造体を他
の基板に取り付ける実施例の場合には、Ｂ段階エポキシ
または熱可塑性樹脂接着剤が好適である。利用可能なＢ
段階接着剤は、Ablestick, Inc.から「ABLEBOND 941-
3」という商標で販売されている。利用可能な熱可塑性
樹脂接着剤としては、Alpha Metals, Inc.から「STAYST
IK 581」および「STAYSTIK 501」という商標で販売され
ているものがある。導電性接着剤36は、流体状態で塗布
され、単に接着剤がスルーホール中に流れ込むことによ
りバイア38が形成されるようにする。次いで、その接着
剤が硬化してその材料が所定位置に固定される。典型的
には硬化は、温度を上げて架橋を生じさせることにより
行なわれる。Ｂ段階エポキシまたは熱可塑性樹脂接着剤
を用いる場合には、かかる材料を部分的に硬化させて移
送および取り扱いを容易化することができる。その操作
の後に第２の基板を取り付け、次いで硬化を完了させる
ことができる。
【００２４】図３のインピーダンス制御された可撓性回
路は、テープ自動化ボンディングフレームの製作のため
の従来のリール巻取式処理に適合可能な態様で、高周波
信号の伝擂環境を提供するものである。したがって、全
体的な処理フローは複雑でもなく、法外に高価なものと
もならない。
【００２５】必要に応じて、図３のテープ自動化ボンデ
ィングフレームを追加の導電トレースパターンと組み合
わせることも可能である。図４において、導電性接着剤
36は、接地面として作用することに加え、第２の可撓性
基板40を可撓性基板10に結合させ、これにより接地面が
それら２つの基板によって共用される。好適には、第２
の基板は、導電性接着剤の塗布を含むものとなり、その
導電性接着剤がスルーホール内に流れ込んでこの第２の
基板の反対側の導電トレース42までバイア44が形成され
る。塗布された２つの導電性接着剤が次いで結合され
る。同様にして、任意数のトレース層、基板層、および
導電性接着剤の接地面の層を交互に形成することが可能
である。
【００２６】テープ自動化ボンディングフレームを例に
挙げて本発明を説明および図示してきたが、導電性接着
剤の膜を用いて可撓性回路の接地面を形成するという方
法は、可撓性プリント回路基板やマルチチップモジュー
ル用の可撓性基板といった他のインピーダンス制御され
た可撓性回路の製作にも用いることができる。
【００２７】図２および図３の場合、接地トレース32
は、導電性接着剤36の塗布前にパターン形成される。代
替的に、導電トレースのパターン形成は、導電性接着剤
の堆積後に行なうこともできる。例えば、基板10の回路
側に銅箔を配設し、その後、その銅箔のパターン形成前
に導電性接着剤をスクリーン印刷することができる。
【００２８】別の代替実施例の場合、図３のバイア38
は、接地以外の定電位を有するトレースに接触するよう
に位置合わせすることができる。即ち、導電性接着剤
は、５Ｖ等の定電位に保持されたユーティリティ面とし
て機能することができる。また、導電性接着剤をパター
ン形成して電気的に絶縁された複数の面を設け、その１
つの面を接地し、もう１つの表面を電圧源に接続するこ
ともできる。
【００２９】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。
【００３０】１．互いに対向する第１および第２の表面
と前記第１の表面から前記第２の表面へと延びるスルー
ホールとを有する絶縁性を有する可撓性基板と、前記可
撓性基板の前記第１の表面上の導電トレースパターン
と、前記可撓性基板の前記第２の表面上のユーティリテ
ィ面であって、このユーティリティ面が、前記第２の表
面に沿って延びると共に前記スルーホールを通って延び
て前記導電トレースパターンの選択されたトレースとの
電気的な接続を行う導電性接着剤である、前記ユーティ
リティ面と、を備えていることを特徴とする、相互接続
システム。
【００３１】２．前記導電トレースがテープ自動化ボン
ディングフレームのリードであり、前記リードが前記可
撓性基板から片持ち式に形成されたリード外端部を有し
ている、前項１記載の相互接続システム。
【００３２】３．前記可撓性基板上に含まれるリード内
端部およびリード外端部を前記導電トレースが有してい
る、前項１記載の相互接続システム。
【００３３】４．前記接着剤がＢ段階エポキシである、
前項１記載の相互接続システム。
【００３４】５．前記ユーティリティ面により前記可撓
性基板に固定された第２の基板を更に備え、その第２の
基板が、可撓性を有するものであり、前記ユーティリテ
ィ面と反対側の前記第２の基板の側面上に第２の導電ト
レースパターンを有している、前項１記載の相互接続シ
ステム。
【００３５】６．前記ユーティリティ面が、前記可撓性
基板の前記第２の表面の全体に広がる接地面である、前
項１記載の相互接続システム。
【００３６】７．前記導電トレースが金属部材であり、
前記可撓性基板がポリイミド層である、前項１記載の相
互接続システム。
【００３７】８．可撓性回路の製造方法であって、この
方法が、互いに対向する第１の表面および第２の表面を
有する可撓性基板にスルーホールを形成するステップ
と、前記第２の表面上および前記スルーホール中へ導電
性接着剤を塗布し、前記第１の表面上に導電トレースパ
ターンを形成する、ということを含み、そのパターン形
成が、選択されたトレースを前記スルーホール中の前記
導電性接着剤と接触するよう位置合わせし、これにより
前記選択されたトレースと前記第２の表面上の前記導電
性接着剤とを電気的に接続する、ということを含む、前
記可撓性基板上にインピーダンス制御された回路を形成
するステップとを備えている、可撓性回路の製造方法。
【００３８】９．前記導電リードのパターン形成が、前
記可撓性基板の前記第２の表面に１つの金属箔を塗布
し、打ち抜きまたはエッチングにより前記金属箔の選択
された部分を除去して、前記第２の表面に沿って延びる
金属リードのアレイを残す、ということを含む、前項８
記載の可撓性回路の製造方法。
【００３９】１０．前記導電リードのパターン形成が、
前記金属リードのアレイが前記可撓性基板から片持ち式
に形成された端部を有するように前記金属箔の塗布およ
び前記選択部分の除去を行なうことを含む、前項９記載
の可撓性回路の製造方法。
【００４０】１１．前記導電性接着剤の塗布が、エポキ
シをスクリーン堆積させることである、前項９記載の可
撓性回路の製造方法。
【００４１】１２．前記導電性接着剤の塗布が、前記第
２の表面にＢ段階エポキシを形成し、そのＢ段階エポキ
シを温度を上昇させて部分的に硬化させる、ということ
を含む、前項８記載の可撓性回路の製造方法。
【００４２】１３．前記導電性接着剤の塗布が、前記第
２の表面に熱可塑性樹脂接着剤を形成し、その熱可塑性
樹脂接着剤を温度を上昇させて部分的に硬化させる、と
いうことを含む、前項８記載の可撓性回路の製造方法。
【００４３】１４．第２の基板の第１の表面を前記導電
性接着剤に結合させることによりその第２の基板の取り
付けを行うことを更に含み、その第２の基板が第２の導
電トレースパターンを有する第２の表面を有している、
前項８記載の可撓性回路の製造方法。
【００４４】１５．前記第２の基板の取り付け前にその
第２の基板にスルーホールを形成することを含み、その
第２の基板が可撓性基板である、前項１４記載の可撓性
回路の製造方法。
【００４５】１６．テープ自動化ボンディングフレーム
の製造方法であって、この方法が、可撓性基板を設け、
その可撓性基板を通る穴のパターンを形成し、前記可撓
性基板の第１の表面上に金属箔を塗布し、前記金属箔の
選択部分を除去して、前記穴の上に延びる接地リードを
含む導電リードのアレイを残し、前記接地リードと接触
するように前記可撓性基板の第２の表面上および前記穴
の中に導電性接着剤を形成して、インピーダンス制御さ
れたテープ自動化ボンディングフレームを形成する、と
いう各ステップを備えることを特徴とする、テープ自動
化ボンディングフレームの製造方法。
【００４６】１７．前記金属箔の選択部分の除去によ
り、前記テープ自動化ボンディングフレームの前記可撓
性基板を越えて延びる前記導電リードの外端部を残す、
前項１６記載のテープ自動化ボンディングフレームの製
造方法。
【００４７】１８．前記金属箔の選択部分を除去が、写
真製版技術を用いることを含む、前項１６記載のテープ
自動化ボンディングフレームの製造方法。
【００４８】１９．前記導電性接着剤を用いて第２の導
電リードアレイを前記インピーダンス制御されたテープ
自動化ボンディングフレームに固着するステップを更に
含む、前項１６記載のテープ自動化ボンディングフレー
ムの製造方法。
【００４９】２０．前記導電リードアレイに集積回路チ
ップを取り付けるステップを更に含む、前項１６記載の
テープ自動化ボンディングフレームの製造方法。
【００５０】
【発明の効果】本発明は上述のように構成したので、歩
留まりの良い経済的な態様で可撓性回路のインピーダン
ス制御を達成するための方法およびシステムを提供する
ことができる。
【図面の簡単な説明】
【図１】本発明によるスルーホールを有するテープ自動
化ボンディングフレームを示す平面図である。
【図２】導電トレースが上部に形成された図１のフレー
ムを示す部分断面図である。
【図３】裏面およびスルーホール中に堆積された導電性
接着剤を有する図２の構造体を示す断面図である。
【図４】第２の基板および第２の導電トレースパターン
を有する図３の構造体を示す断面図である。
【符号の説明】
10 可撓性基板 22 矩形の開口部 32 導電トレース 36 導電性接着剤 38 バイア

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】互いに対向する第１および第２の表面と前
    記第１の表面から前記第２の表面へと延びるスルーホー
    ルとを有する絶縁性を有する可撓性基板と、 前記可撓性基板の前記第１の表面上の導電トレースパタ
    ーンと、 前記可撓性基板の前記第２の表面上のユーティリティ面
    であって、このユーティリティ面が、前記第２の表面に
    沿って延びると共に前記スルーホールを通って延びて前
    記導電トレースパターンの選択されたトレースとの電気
    的な接続を行う導電性接着剤である、前記ユーティリテ
    ィ面と、を備えていることを特徴とする、相互接続シス
    テム。
JP6314688A 1993-12-17 1994-12-19 インピーダンス制御された可撓性回路の形成方法およびその装置 Pending JPH07211995A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/169,823 US5448020A (en) 1993-12-17 1993-12-17 System and method for forming a controlled impedance flex circuit
US169823 1993-12-17

Publications (1)

Publication Number Publication Date
JPH07211995A true JPH07211995A (ja) 1995-08-11

Family

ID=22617319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6314688A Pending JPH07211995A (ja) 1993-12-17 1994-12-19 インピーダンス制御された可撓性回路の形成方法およびその装置

Country Status (3)

Country Link
US (2) US5448020A (ja)
JP (1) JPH07211995A (ja)
KR (1) KR950021295A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101612A (ja) * 2003-09-23 2005-04-14 Agilent Technol Inc フレキシブル回路
JP2019527104A (ja) * 2016-07-19 2019-09-26 シグナス・インベストメント・コーポレーション 導電性要素を有するガイドワイヤ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5682298A (en) * 1996-06-13 1997-10-28 Hewlett-Packard Company Balancing power distribution in a power supply system with redundant power sources
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
US5920037A (en) 1997-05-12 1999-07-06 International Business Machines Corporation Conductive bonding design for metal backed circuits
US6613184B1 (en) 1997-05-12 2003-09-02 International Business Machines Corporation Stable interfaces between electrically conductive adhesives and metals
US6534724B1 (en) 1997-05-28 2003-03-18 International Business Machines Corporation Enhanced design and process for a conductive adhesive
SE511144C2 (sv) * 1997-12-23 1999-08-09 Ericsson Telefon Ab L M Metod och anordning avseende en jordningsyta på ett kretskort
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6255582B1 (en) * 1999-03-29 2001-07-03 Hewlett-Packard Company Method and apparatus for connecting shielding ground plane of a flex cable to a grounding pad on a printed wire board
JP3813418B2 (ja) * 2000-07-21 2006-08-23 アルプス電気株式会社 フレキシブル多層配線基板
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6936773B2 (en) * 2002-10-10 2005-08-30 Intel Corporation Board impedance management
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
EP1699000A4 (en) * 2003-12-26 2009-08-26 Toray Eng Co Ltd INTERMEDIATE MEMBER OF ELECTRONIC CIRCUIT BOARD; MANUFACTURING PROCESS; MANUFACTURING EQUIPMENT; METHOD FOR MANUFACTURING CONTACTLESS ID CARD AND EQUIPMENT
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
DE102007002901B4 (de) 2006-09-11 2014-07-31 Lg Electronics Inc. Schaltungsplatinenmodul
KR20080023554A (ko) * 2006-09-11 2008-03-14 엘지전자 주식회사 디스플레이모듈 및 이를 구비하는 이동통신 단말기
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US9440812B2 (en) * 2007-01-11 2016-09-13 3M Innovative Properties Company Web longitudinal position sensor
JP2010532466A (ja) * 2007-06-19 2010-10-07 スリーエム イノベイティブ プロパティズ カンパニー ウェブの位置を表示するためのシステム及び方法
KR101647265B1 (ko) * 2007-06-19 2016-08-09 쓰리엠 이노베이티브 프로퍼티즈 컴파니 변위 스케일을 제조하는 시스템 및 방법
KR20100049540A (ko) * 2007-06-19 2010-05-12 쓰리엠 이노베이티브 프로퍼티즈 컴파니 내부 전반사 변위 스케일
CN100574562C (zh) * 2007-07-06 2009-12-23 富葵精密组件(深圳)有限公司 镂空印刷电路板的制作方法
KR101667071B1 (ko) 2008-12-29 2016-10-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 웨브 기점을 사용한 위상-고정된 웨브 위치 신호
EP2389478B1 (en) * 2008-12-30 2018-01-24 3M Innovative Properties Company Apparatus and method for making fiducials on a substrate
JP5580994B2 (ja) * 2009-02-20 2014-08-27 日本オクラロ株式会社 光モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183711A (en) * 1988-12-13 1993-02-02 Shinko Electric Industries Co., Ltd. Automatic bonding tape used in semiconductor device
JP2687152B2 (ja) * 1988-12-13 1997-12-08 新光電気工業株式会社 高周波半導体デバイス用のｔａｂテープ
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
US5142351A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Via-less two-metal tape-automated bonding system
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5127570A (en) * 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101612A (ja) * 2003-09-23 2005-04-14 Agilent Technol Inc フレキシブル回路
JP4594016B2 (ja) * 2003-09-23 2010-12-08 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド フレキシブル回路
JP2019527104A (ja) * 2016-07-19 2019-09-26 シグナス・インベストメント・コーポレーション 導電性要素を有するガイドワイヤ
US11324929B2 (en) 2016-07-19 2022-05-10 Pathways Medical Corporation Method of forming a guidewire assembly
JP2022133379A (ja) * 2016-07-19 2022-09-13 パスウェイズ メディカル コーポレーション ガイドワイヤアセンブリ
US11771872B2 (en) 2016-07-19 2023-10-03 Pathways Medical Corporation Guidewire assembly

Also Published As

Publication number Publication date
US5448020A (en) 1995-09-05
KR950021295A (ko) 1995-07-26
US5768776A (en) 1998-06-23

Similar Documents

Publication Publication Date Title
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
US5889325A (en) Semiconductor device and method of manufacturing the same
JP2996510B2 (ja) 電子回路基板
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
US4420364A (en) High-insulation multi-layer device formed on a metal substrate
US20030151135A1 (en) Circuit device and manufacturing method of circuit device
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
JPS62216259A (ja) 混成集積回路の製造方法および構造
US4466181A (en) Method for mounting conjoined devices
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
KR20020086741A (ko) 반도체 장치 및 그 제조 방법
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US5109601A (en) Method of marking a thin film package
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
US4965700A (en) Thin film package for mixed bonding of chips
US6207354B1 (en) Method of making an organic chip carrier package
US6110650A (en) Method of making a circuitized substrate
US20040036158A1 (en) Tab tape, method of making same and semiconductor device
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPH03129745A (ja) 半導体装置の実装方法
JPH1079402A (ja) 半導体パッケージ