JPH02162746A - 高密度集積回路の支持体とその製造方法 - Google Patents

高密度集積回路の支持体とその製造方法

Info

Publication number
JPH02162746A
JPH02162746A JP1212838A JP21283889A JPH02162746A JP H02162746 A JPH02162746 A JP H02162746A JP 1212838 A JP1212838 A JP 1212838A JP 21283889 A JP21283889 A JP 21283889A JP H02162746 A JPH02162746 A JP H02162746A
Authority
JP
Japan
Prior art keywords
frame
substrate
ilb
support
spider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1212838A
Other languages
English (en)
Other versions
JPH0642503B2 (ja
Inventor
Gerard Dehaine
ジェラール ドゥエンヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPH02162746A publication Critical patent/JPH02162746A/ja
Publication of JPH0642503B2 publication Critical patent/JPH0642503B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839Assembly of a flat lead with an insulating support, e.g. for TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高密度集積回路の支持体とその製造方法に関
するものである。
従来の技術 通常、チップまたはVLSI(超高密度集積)回路とよ
ばれる高密度集積回路は、現在では、約300〜400
の多数の入出力端子を備えた一辺が1cm以上のほぼ正
方形の半導体材料の薄い板である。
TAB (テープ式自動ボンディング)技術では、各集
積回路が窓を有する絶縁性基板からなる支持体に取り付
けられる。この窓の内部には基板に片持ち支持された導
体の東が集まっている。集積回路の入出力端子は、いわ
ゆるILB(インナーリードボンディング)法を用いて
、基板の上記窓の内部で各導体の自由端に固定される。
従って、入出力端子は集積回路の周辺部に一直線上に、
あるいはサイコロの5の口型に配置されている。
−船釣な用語では、上記支持体をTAB支持体と呼び、
上記の導体の東をスパイダーまたはフィンガーと呼び、
上記各導体をスパイダーのリード線と呼び、これらリー
ド線の内側端部をILB端部と呼んでいる。
通常は、上記支持体を構成する絶縁性基板は、集積回路
を取り付けるための一連続の窓と、テープの移動・位置
決めのための側部スプロケットとを有する映画フィルム
状の可撓性テープになっている。
高密度集積回路上の入出力端子のピッチは現在では10
0ミクロン未満にすることが可能である。
従って、このような集積回路用のスパイダーのリード線
は非常に狭く、しかも互いに非常に接近している必要が
ある。支持体とスパイダーに対して種々の操作を行う間
に、リード線に剛性を与え且つ各リード線の相対間隔を
一定に保っておくために、一般には、支持体の基板から
窓の内側に向かって突き出ている少なくとも1つの絶縁
性フレームによってリード線を支持している。実際には
、このフレームは1つのスパイダーの全てのリード線の
ILB端部を支持するようになっている。
ILB操作は、集積回路を上記フレーム上に支持して、
支持した近傍で行うか、リード線の下側の位ばてフレー
ムに穴を開けて、リード線を集積回路の対応する端子に
ILB接続する。いずれの場合でも、リード線は集積回
路の対応する端子からILBフレームの厚さに等しい高
さだけ離れている。従って、ILB接続は、一般に、集
積回路の入出力端子上に固定または堆積されたバンプを
用いて行われる。このバンプは一般に錫−鉛等のハンダ
材料からなり、ILBフレームの厚さを補償するのに十
分な高さになっている。高密度集積回路の端子にILB
端子をハンダ付けする場合に上記フレームに起因する問
題は、現在までのところ、TAB用支持体の製造を巧妙
に行う方法によって解決されている。
従来のTAB支持体は、予備成形された基板上に固着し
た銅シートをエツチングすることによって作られている
。従って、この支持体は銅−接着層一基板の3層からな
る。通常は、銅シートは厚さが約15〜70ミクロンで
あり、接着剤は約25ミクロンの厚さに塗布されたアク
リル系またはエポキシ系の接着剤であり、基板は可撓性
のある電気絶縁性の材料(例えばカプトン、マイラー、
エポキシなど)で作られた最小の厚さが約50ミクロン
、通常は約100ミクロンの厚さの映画フィルム状のフ
ィルムである。
基板の全ての開口部は機械的な切断、例えばパンチング
によって開けられる。従って、基板に窓を開けることに
よって形成されるILBフレームは、必然的に基板に、
実際には、この窓に対して対角線状に配置されたアーム
に支持されることになる。この支持体は安価で且つ十分
な厚さの基板を有しているので、基板の寸法が大きい場
合、すなわち1辺が5層mmを越える場合には、かなり
の強度を保持できるが、機械的切断をして予備成形した
後の基板の場合には、現在のような高密度のスパイダー
を支持することはできない。
実際には、ILBフレームは基板の切断によって形成さ
れる。従って、基板と同じ厚さ、すなわち基板として要
求される品質を得るための最低でも50ミクロンの厚さ
がある。その結果、スパイダーのリード線を集積回路の
対応する端子に固定するのに必要なハンダ付は用の各バ
ンプの厚さを、上記支持体の厚さよりも大きい50ミク
ロン以上にする必要がある。このような大きなバンプは
面積の広い端子の上にしか作ることができず、しかも、
大きな穴を開けることが要求される。しかし、大きなバ
ンプは集積回路にリード線を所望の高密度に接続すると
いう要求と矛盾する。また、厚いILBフレームに大き
な穴を工業的スケールで開けることのできる方法はパン
チングだけであるが、パンチングで開けられる穴の直径
は少なくとも600〜800ミクロンでなければならな
い。従って、従来のTAB支持体を高密度のスパイダー
に適用することはできない。
この問題に対する現在までの解決法は、TAB支持体を
銅−基板の2層で製造することである。
この方法では、絶縁性材料(通常はポリイミド)からな
る約20ミクロンの薄い基板の上に真空中で薄い銅フィ
ルムを(一般には接着層、例えばクロム層を介して)均
一に堆積させ、次に、電気化学的方法で選択的にこのフ
ィルムを厚くしてTABスパイダーを形成する。このス
パイダーパターン以外の銅フィルムは基板をエツチング
して除去する。このエツチングは銅フィルムが薄いため
に可能である。エツチングを行う場合には、基板上に例
えば二酸化シリコン(S10□)膜を堆積させ、ポリイ
ミド基板用マスクとして感光性樹脂層を塗布し、酸素プ
ラズマで二酸化シリコン膜をエツチングする。酸素プラ
ズマは有機材料のみ、従って感光性樹脂とポリイミドの
みをエツチングするが、エツチング速度が毎分約1ミク
ロンと比較的遅いという欠点がある。この方法は厚い基
板には工業的に応用ができないということは明らかであ
る。
逆に、この方法は薄い基板には極めて適している。
この場合には、フレーム、特にILBフレームをアーム
を介して基板の残り部分に接続しておく必要がない。リ
ード線の下側位置でILBフレームに穴を開ける必要が
ある場合には、この穴は酸素プラズマにより基板をエツ
チングする際に形成することができ、しかも、直径が1
00ミクロン未満の穴を開けることが可能である。この
方法では、ILBフレームが薄いために、現在の高密度
の集積回路に合った小さなハンダ用バンプを用いてIL
B接続することが可能になり、また、フレームに小さな
穴を所望の高集積度でエツチングで形成することにも問
題はない。
しかし、このような支持体は従来の支持体よりも約3倍
も高価であり、基板が薄いために可撓性がありすぎて、
例えば70mm以上の幅の広い基板に対しては使用する
ことが難しい。
発明が解決しようとする課題 本発明の目的は、安価で使用が簡単な従来の支持体を現
在の高密度集積回路に適合させることにある。
課題を解決するための手段 本発明は、予備成形された基板上に、リード線を有する
TABスパイダーが接着されており、このリード線のI
LB端部が絶縁性フレーム上に支持されているTAB支
持体において、上記フレームを上記基板とは独立して上
記リード線に支持された、厚さが基板よりもはるかに薄
い要素とじたことを特徴としている。
本発明のTAB支持体の製造方法は、予備成形された基
板上に導電性金属シートを接着層を介して固定し、この
金属シートをエツチングして基板の窓Q内側にILB端
部を有する少なくとも1つのTABスパイダーを形成す
る操作を含むTAB支持体の製造方法において、TAB
スパイダーのILB端部に、厚さが基板の厚さよりもは
るかに薄い絶縁性フレームを固定する操作を含むことを
特徴としている。
本発明の特徴ならびに利点は、添付図面を参照した以下
の実施例の説明から明らかになるであろう。
実施例 第1図と第2図は、高密度集積回路11に接続するのに
適した本発明のTAB支持体10を示している。この支
持体10は従来のタイプのものであり、TABスパイダ
ー13と呼ばれる東になって配置された導線12を備え
ている。このTABスパイダー13は、可撓性のある電
気絶縁材料で作られた予備成形済みの基板15の片面に
接着層14を介して固定されている。スパイダー13の
各リード線12は、映画フィルム状のTABフィルムを
第1図に点線に沿って切り抜いて形成された基板15の
窓16の周辺部に片持ち状態で配置されている。また、
この支持体10はフィルム17の側部にスプロケット1
8を有している。この側部にスプロケット8は支持体1
0の移動と位置決めで用いられる。窓16の内部では、
スパイダー13の各リード線12が2つのフレーム19
および20によって支持されている。
フレーム19は、窓16の内部で片持ち支持されたスパ
イダー13の各リード線12の長さのほぼ中間の位置の
所に延在している。上記の窓16とフレーム19は、基
板15にスパイダー13を形成する前に、基板15を機
械的に切断することにより形成しである。
第3A図は、こうして予備成形された基板15を示して
いる。従って、フレーム19は基板15と同じ厚さ、同
じ材料であり、フィルム17の切断時に窓160対角線
に沿って残されたアーム21を介して基板15に接続さ
れている。従って、フレーム19の内壁によって形成さ
れる窓16aの所まで基板15が延びてはいない。第2
図に示すように、スパイダー13は接着層14を介して
フレーム19にも固定されている。
フレーム20にはリード線12の全ての端部が集まって
おり、その各リード線12の下側の位置に穴22が開け
られている。この穴は、例えば錫−鉛からなるハンダ用
バンプ24を介して集積回路11の端子23に接続され
る。実際には、一般に、バンプ24を従来形式の集積回
路11の端子に予め形成または固定して右いて、第2図
に示すように、フレーム20の穴22に挿入する。
従来方法では、フレーム20はフレーム19と同様のも
のであり、従って、フレーム19の対角線に沿って延び
たアームによってフレーム19に接続されている必要が
あった。
本発明では、フレーム20は基板15とは独立した要素
であり、窓16の内部でリード線12のILB端部を支
持しており、その厚さは基板よりもはるかに薄い。
第3A図と第3B図は第2図と同様の図であるが、本発
明の支持体10を得るためのフレーム20の好ましい作
り方を示す図で、その方法の2つの段階を示している。
これら図面では、予備成形された基板15が金属シーN
3aで予め均一に覆われている(この金属シート13a
から後でTABスパイダー13が形成される)。まず、
フレーム19によって区画された窓16aの内側にある
均一な金属シート13a上に液状の感光性絶縁材料層2
6を直接塗布する。この感光性絶縁材料層は基板15の
厚さよりもはるかに薄く塗る。実際には、基板の厚さが
100ミクロンの場合、感光性ポリイミドを厚さ30ミ
クロンだけ塗装する。次いで、この層26をフォトエツ
チングして第1図と第2図に示すようなフレーム20と
その穴22を形成する。次に、金属シーH3a全体をエ
ツチングしてTABスパイダー13を形成する。変形例
として、感光性絶縁材料層26を塗布する前に金属シー
ト13aをエツチングすることも可能である。
本発明の支持体10は、添付図面と異なる方法で作るこ
ともできる。1つの変形例は、感光性ポリイミドを塗装
以外の方法で塗る方法である。公知の1つの方法はスピ
ンコーティングである。この材料は現在のところ市場で
は新しく、その全ての特徴と利点が明らかになっている
わけではない。
例えば、予め形成しておいたスパイダー13にセリグラ
フィーを適用することが望ましい。別の変形例は、感光
性絶縁材料層26として、導体上でハンダ部分を区画す
るのに通常使用されている「ハンダレジスト」の名称で
一般に知られている材料を用いることである。また、極
めて高密度にする場合には、穴22を感光性絶縁材料層
26のフォトエツチングによってではなく、レーデビー
ムによる穿入法等の極めて小さな直径の穴を開ける方法
を用いて、後から開けることもできる。
さらに、第3A図と第3B図に示したようなフレーム2
0をスパイダー上に直接作るのではなく、支持体10と
は別体に作り、それを後でスパイダー13に接続・固定
することもできる。
第4図は、この別の実施例によって、本発明のTAB支
持体10を作った場合を示している。第4図では、スパ
イダー13と、基板15と、フレーム19とは従来と同
様にして一体に製造し、一方、フレーム20は支持体1
0とは別体に独立して製造する。
実際には、厚さが25ミクロンの薄いポリイミドフィル
ムを用い、このフィルムを酸素プラズマでエツチングし
てフレーム20を形成し且つ穴22を開ける。次いで、
上記スパイダー13を基板15に接着した接着層と同じ
接着層14を用いて、このフレーム20をスパイダー1
3に固定する。
フレーム20を従来方法で作られた支持体10とは別体
に作り、それを支持体lOに固定し、穴22を形成する
方法としては、この他に種々の方法が考えられる。特に
、フレーム20を例えば超音波を用いた局所加熱によっ
てスパイダー13に直接に固定することもできる。また
、穴22は、フレーム20を固定する前または後に、例
えばレーザによって形成することができる。また、フレ
ーム20を、従来法によって支持体10を製造する間、
例えば基板15に取り付けられたスパイダー13をエツ
チングする前に、スパイダー13で支持することもでき
る。
【図面の簡単な説明】
第1図は、高密度集積回路用の本発明のTAB支持体を
導線を一部省略して示した平面図である。 第2図は、高密度集積回路を備えた第1図の支持体を線
■−■により切断した部分断面図である。 第3A図と第3B図は第2図と同様の図であり、第1図
と第2図に示された支持体の本発明の製造方法の最初の
2段階を示している。 第4図は第2図と同様の図であり、本発明のTAB支持
体の別の作り方の実施例を示している。 (主な参照番号) 10・・TAB用支持体、 12・・リード線、 13a・金属シート、 15・・基板、 17・・TABフィルム、 11・ 13・ 14・ 16. 18・ ・高密度集積回路、 ・TABスパイダー ・接着層、 16A・・窓、 ・側部スプロケット、 19.20・ ・フレーム、 21・ ・アーム、 22・ 24・ 0 ノk、 23・ ・ハンダ用バンプ、26・ ・端子、 ・感光性絶縁材料層

Claims (13)

    【特許請求の範囲】
  1. (1)リード線(12)を有するTABスパイダー(1
    3)が予備成形された基板(15)上に接着されており
    、上記リード線(12)のILB端部が絶縁性フレーム
    (20)上に支持されているTAB支持体(10)にお
    いて、上記フレームが上記基板とは独立して上記リード
    線に支持された厚さが基板よりもはるかに薄い要素であ
    ることを特徴とする支持体。
  2. (2)上記フレームがリード線に直接に塗布された感光
    性材料によって作られていることを特徴とする請求項1
    に記載の支持体。
  3. (3)上記フレームがリード線の下側に接着されている
    ことを特徴とする請求項1に記載の支持体。
  4. (4)上記フレームがリード線の下側にあり且つ穴を有
    することを特徴とする請求項1〜3のいずれか1項に記
    載の支持体。
  5. (5)支持体が映画フィルム状のフィルム(17)の形
    をしていることを特徴とする請求項1〜4のいずれか1
    項に記載の支持体。
  6. (6)予備成形された基板(15)上に導電性金属シー
    ト(13a)を接着層(14)を介して固定し、この金
    属シートをエッチングして、基板の窓(16)の内側に
    ILB端部を有する少なくとも1つのTABスパイダー
    (13)を形成する操作を含むTAB支持体(10)の
    製造方法において、 TABスパイダーのILB端部に、厚さが基板の厚さよ
    りもはるかに薄い絶縁性フレーム(20)を固定する操
    作を含むことを特徴とする方法。
  7. (7)上記フレームに予め穴を開けておき、この穴をT
    ABスパイダーのILB端部に対応させて上記フレーム
    の固定を行うことを特徴とする請求項6に記載の方法。
  8. (8)上記フレームが均一なフレームであり、TABス
    パイダーのILB端部の下側の位置で上記フレームに穴
    (22)を開ける操作を含むことを特徴とする請求項6
    に記載の方法。
  9. (9)窓の少なくとも1つの中央領域において金属シー
    ト(13a)上に感光性絶縁材料の層(26)を基板の
    厚さよりもはるかに薄い厚さに直接に塗布し、この感光
    性絶縁材料の層をフォトエッチングしてTABスパイダ
    ーのILB端部の下側の位置に上記フレーム(20)を
    形成する操作が上記フレームの固定操作に含まれること
    を特徴とする請求項6に記載の方法。
  10. (10)上記感光性絶縁材料を上記金属シートに液状で
    塗布して堆積されることを特徴とする請求項9に記載の
    方法。
  11. (11)上記感光性絶縁材料が感光性ポリイミドである
    ことを特徴とする請求項9または10に記載の方法。
  12. (12)上記感光性絶縁材料が、導体上でハンダ部分を
    区画するのに用いられる材料(ハンダレジスト)である
    ことを特徴とする請求項9、10または11に記載の方
    法。
  13. (13)上記フォトエッチング操作が、スパイダー(1
    3)のILB端部の下側の位置で上記フレーム(20)
    に穴(22)を開ける操作を含むことを特徴とする請求
    項9〜12のいずれか1項に記載の方法。
JP1212838A 1988-08-23 1989-08-18 高密度集積回路の支持体とその製造方法 Expired - Lifetime JPH0642503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8811107A FR2635916B1 (fr) 1988-08-23 1988-08-23 Support de circuit integre de haute densite et son procede de fabrication
FR8811107 1988-08-23

Publications (2)

Publication Number Publication Date
JPH02162746A true JPH02162746A (ja) 1990-06-22
JPH0642503B2 JPH0642503B2 (ja) 1994-06-01

Family

ID=9369456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212838A Expired - Lifetime JPH0642503B2 (ja) 1988-08-23 1989-08-18 高密度集積回路の支持体とその製造方法

Country Status (6)

Country Link
US (1) US5057456A (ja)
EP (1) EP0356300B1 (ja)
JP (1) JPH0642503B2 (ja)
DE (1) DE68919589T2 (ja)
ES (1) ES2067561T3 (ja)
FR (1) FR2635916B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
DE4135654A1 (de) * 1991-10-29 2003-03-27 Lockheed Corp Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US6030857A (en) 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
US6132798A (en) * 1998-08-13 2000-10-17 Micron Technology, Inc. Method for applying atomized adhesive to a leadframe for chip bonding
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
US6335225B1 (en) 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246744A (ja) * 1988-08-08 1990-02-16 Chisso Corp フイルムキヤリヤー

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS5669850A (en) * 1979-11-09 1981-06-11 Citizen Watch Co Ltd Method for sealing semiconductor device
JPS5834934A (ja) * 1981-08-26 1983-03-01 Toshiba Corp 半導体装置
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
JPS6035527A (ja) * 1983-08-08 1985-02-23 Hitachi Ltd 半導体装置の製造法およびそれに用いるテ−プ
JPS60113932A (ja) * 1983-11-26 1985-06-20 Mitsubishi Electric Corp 樹脂封止半導体装置の組立方法
JPS6230342A (ja) * 1985-07-31 1987-02-09 Nec Corp 半導体装置
JPS62216337A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd 半導体装置用のフイルムキヤリア
JPS62272546A (ja) * 1986-05-20 1987-11-26 Hitachi Cable Ltd 半導体装置用フイルムキヤリア

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246744A (ja) * 1988-08-08 1990-02-16 Chisso Corp フイルムキヤリヤー

Also Published As

Publication number Publication date
US5057456A (en) 1991-10-15
FR2635916B1 (fr) 1990-10-12
JPH0642503B2 (ja) 1994-06-01
ES2067561T3 (es) 1995-04-01
EP0356300B1 (fr) 1994-11-30
EP0356300A1 (fr) 1990-02-28
DE68919589D1 (de) 1995-01-12
FR2635916A1 (fr) 1990-03-02
DE68919589T2 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
US4048438A (en) Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US6271057B1 (en) Method of making semiconductor chip package
US5109601A (en) Method of marking a thin film package
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH0621142A (ja) 半導体チップのボンディング方法と半導体集積回路装置
US4965700A (en) Thin film package for mixed bonding of chips
JPH11354591A (ja) 半導体キャリアおよびその製造方法
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
US6305074B1 (en) Support for integrated circuit and process for mounting an integrated circuit on a support
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JPH0636465B2 (ja) 電子部品搭載用連続基板とその製造方法
JPH11186344A (ja) デバイスホール内ダミーパターンの改善
JP2661280B2 (ja) テープキャリヤの構造
JPH0260228B2 (ja)
JPH07122589A (ja) 半導体装置及びその製造方法
JPH0795556B2 (ja) テープキャリアの製造方法
JPH0734445B2 (ja) Ic搭載用可撓性回路基板の製造法
JP2001053116A (ja) 2層配線tabテープ及びその製造方法
JPS6230514B2 (ja)
JPH04199650A (ja) 半導体装着用回路基板