JPS6035527A - 半導体装置の製造法およびそれに用いるテ−プ - Google Patents
半導体装置の製造法およびそれに用いるテ−プInfo
- Publication number
- JPS6035527A JPS6035527A JP58143860A JP14386083A JPS6035527A JP S6035527 A JPS6035527 A JP S6035527A JP 58143860 A JP58143860 A JP 58143860A JP 14386083 A JP14386083 A JP 14386083A JP S6035527 A JPS6035527 A JP S6035527A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- hole
- tape
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造法およびその方法に使用され
るフィルムテープに関し、特に適宜幅のフィルムテープ
上に半導体チップを連続的に組み込んでいくいわゆるＴ
ＡＢ方式（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ Ｓｙｓｔｅｍ ）あるいはフィルムキャリア方式な
いしはテープキャリア方式と称される方式による半導体
装置の製造法および当該方式に使用されて有効なテープ
キャリア素子用テープに関する。
るフィルムテープに関し、特に適宜幅のフィルムテープ
上に半導体チップを連続的に組み込んでいくいわゆるＴ
ＡＢ方式（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ Ｓｙｓｔｅｍ ）あるいはフィルムキャリア方式な
いしはテープキャリア方式と称される方式による半導体
装置の製造法および当該方式に使用されて有効なテープ
キャリア素子用テープに関する。
上記方式による半導体装置の製法例を示すと次の通りで
ある。
ある。
先ず、フィルムを適宜幅にスリットし、次いで当該フィ
ルム（テープ）に、後に組み込みする半導体装置との位
置合せやいわゆるテープ送りに必要なスズロケットホー
ルおよび半導体チップを接続するに必要な領域であるデ
バイスホール（デバイス孔）などをパンチングする。次
いで、用意した導体（リード）を当該フィルムテープに
ラミネートし、周知のエツチング技術やホトリングラフ
ィ技術などを用いて所望のリードパターンを形成する。
ルム（テープ）に、後に組み込みする半導体装置との位
置合せやいわゆるテープ送りに必要なスズロケットホー
ルおよび半導体チップを接続するに必要な領域であるデ
バイスホール（デバイス孔）などをパンチングする。次
いで、用意した導体（リード）を当該フィルムテープに
ラミネートし、周知のエツチング技術やホトリングラフ
ィ技術などを用いて所望のリードパターンを形成する。
前記フィルムにはポリイミドフィルムが、また導体には
銅箔が一般的に使用さｉする。
銅箔が一般的に使用さｉする。
第１図はこの方式に使用されるテープキャリアの平面図
を例示したもので、テープキャリアには端部にスズロケ
ットホール２が穿設され、またほぼ中央部分にはデバイ
ス孔３が、さらにこのデバイス孔３の外部にｒｊｌ Ｉ
Ｊ−ド用孔４が穿設されており、またテープキャリア１
には半導体チップ（図示せず）のバンブ電極（突起屯＆
）位置に合せたリードパターン５がフィルムテープ上に
形成されている。このテープキャリアは第１図に示すよ
うに通常連続し５ている。
を例示したもので、テープキャリアには端部にスズロケ
ットホール２が穿設され、またほぼ中央部分にはデバイ
ス孔３が、さらにこのデバイス孔３の外部にｒｊｌ Ｉ
Ｊ−ド用孔４が穿設されており、またテープキャリア１
には半導体チップ（図示せず）のバンブ電極（突起屯＆
）位置に合せたリードパターン５がフィルムテープ上に
形成されている。このテープキャリアは第１図に示すよ
うに通常連続し５ている。
この方式は第１図に示すようにテバイス孔内にフィンガ
状のリード６ｆ突出させるのが特徴となっており、この
フィンガリードに半導体チップはボンディング（インナ
ーリードボンディング）される。
状のリード６ｆ突出させるのが特徴となっており、この
フィンガリードに半導体チップはボンディング（インナ
ーリードボンディング）される。
第２図はテープキャリア１のデバイス孔３内に突出した
フィンガーリード６に半導体チップ７を当該チップのバ
ンブ電極８を介してボンディングしたテープキャリアの
一部平面図を示し、また第３図は第２図Ａ−Ａ’線断面
図を示す。
フィンガーリード６に半導体チップ７を当該チップのバ
ンブ電極８を介してボンディングしたテープキャリアの
一部平面図を示し、また第３図は第２図Ａ−Ａ’線断面
図を示す。
当該ボンディング完成後の半導体チップは、リード上に
測定ビンを接触させ、その特性をチェックされ、良品は
フィルムテープから切離され、次いでアウターリードボ
ンディング工程に移される。
測定ビンを接触させ、その特性をチェックされ、良品は
フィルムテープから切離され、次いでアウターリードボ
ンディング工程に移される。
アウタリードボンディング工程は第４図に示すごとく、
前記チップ７をプリント基板などの基板９の配線１０に
実装する工程であり、バンブ電極８を有する半導体チッ
プ７から突出したリード６を前記配線１０に半田溶接法
などの方法で接続することＫより行われる。（雑誌「５
ｏｌｌｄ ５ｔａｔ＠ｔｅｃｈｎｏｌｏｇｙ ／日本版
Ｊ １９８２年９月号７６Ｐ）以上説明した本発明者の
検討によれば従来仕様のテープでの問題はデバイス孔に
突出したリードが細いため変形しやすいことである。こ
の変形をおさえる方法としてはデバイス孔をできるだけ
半導体チップの形状に合せ、突き出し量をおさえること
が考えられる。このようにすると、半導体チップが異な
るごとに、当該孔の形状が異なることになり、テープの
種類が多くなり、コストも高くなってくる。また、でき
るだけ半導体チップの形状に合せリードの突き出し量を
おさえるには、孔明に使用する金型の精度も厳１．くす
る必要がある。
前記チップ７をプリント基板などの基板９の配線１０に
実装する工程であり、バンブ電極８を有する半導体チッ
プ７から突出したリード６を前記配線１０に半田溶接法
などの方法で接続することＫより行われる。（雑誌「５
ｏｌｌｄ ５ｔａｔ＠ｔｅｃｈｎｏｌｏｇｙ ／日本版
Ｊ １９８２年９月号７６Ｐ）以上説明した本発明者の
検討によれば従来仕様のテープでの問題はデバイス孔に
突出したリードが細いため変形しやすいことである。こ
の変形をおさえる方法としてはデバイス孔をできるだけ
半導体チップの形状に合せ、突き出し量をおさえること
が考えられる。このようにすると、半導体チップが異な
るごとに、当該孔の形状が異なることになり、テープの
種類が多くなり、コストも高くなってくる。また、でき
るだけ半導体チップの形状に合せリードの突き出し量を
おさえるには、孔明に使用する金型の精度も厳１．くす
る必要がある。
さらに、近年、半導体チップ上の亀徐数が多くなく、そ
の間隔も少なくなってきたため、リードを増々細くする
ようになり、上記対策を施してもリードの変形が問題に
なることがある。
の間隔も少なくなってきたため、リードを増々細くする
ようになり、上記対策を施してもリードの変形が問題に
なることがある。
発明の目的
本発明は半導体チップ毎に孔サイズの異なるフィルムを
用意することを不要とし、またリードが細くなってもそ
の変形防止に有効な半導体装置の製造法ならびにフィル
ムテープを提供することを目的としたものである。
用意することを不要とし、またリードが細くなってもそ
の変形防止に有効な半導体装置の製造法ならびにフィル
ムテープを提供することを目的としたものである。
また、本発明の目的ならびにそのほかの目的と新規な特
徴は、本明細裏の記述および添付図面からあきらかにな
るであろう。
徴は、本明細裏の記述および添付図面からあきらかにな
るであろう。
本願において開示される発明のうち代表的なものの概要
を説明すれば次のとおりである。
を説明すれば次のとおりである。
すなわち、フィルムにはあらかじめ各種半導体チップを
収容し得る大きい孔をあけておき、これにより半導体チ
ップ毎に孔サイズの異なるフィルムを用意することを不
要とし、また孔内に突出したリードを、別途形成１．た
絶縁部材によりまたは当該フィルムを使用して形成した
支持部に支持させることにより、変形しやすいリード特
に細長の容易に変形しやすいリードの変形を防止するも
のである。
収容し得る大きい孔をあけておき、これにより半導体チ
ップ毎に孔サイズの異なるフィルムを用意することを不
要とし、また孔内に突出したリードを、別途形成１．た
絶縁部材によりまたは当該フィルムを使用して形成した
支持部に支持させることにより、変形しやすいリード特
に細長の容易に変形しやすいリードの変形を防止するも
のである。
〔実施例１〕
第５図は本発明のキャリアテープを示し、フィルム１１
上にリード１２が貼着され、さらにデバイス孔１３内の
リードに絶縁部材１４が形成さｈ−ている。
上にリード１２が貼着され、さらにデバイス孔１３内の
リードに絶縁部材１４が形成さｈ−ている。
このテープの好ましい製法の例を第６図により説明する
と次のとおりである。
と次のとおりである。
先ず、ポリイミドフィルム１１に任意の大きさのデバイ
スホール１５を穿孔する（第６図（Ａ））。
スホール１５を穿孔する（第６図（Ａ））。
この穿孔フィルムに銅箔等の導体１２をラミネートする
（第６図（Ｂ））。
（第６図（Ｂ））。
次いで、絶縁部材１４、】４を半導式チップの寸法（大
きさ）に合せて当該フィルムに接着する（第６図（Ｃ）
）。フィルム上の導体１２をホトレジストによりマスク
してエツチングすると、第５図に示した構造のテープが
得られる。第６図（ＤＩは第６図（Ｃ１の底面図である
。前記のごと〈従来法では、フィルムに穿孔するデバイ
ス孔は各種半導体チ・ツブの大きさに合せてその都度作
る必要があり、したがって、多種類のフィルムを準備す
る必要があり、また精度の高い金型により、精度よくデ
ノくイス孔を穿孔する必要があったが、本発明では、フ
ィルムには上記実施例に示すごとく任意の大きさのデバ
イス孔を穿孔しておけばよいので、半導体チップ毎に孔
サイズの異なるフィルムを用意することが不要となり、
チップサイズに応じてフィルムに孔をあける必要がない
。したがって、一台の金型から多数のテープを作ること
ができ、特に少量多品種の半導体装置品を製造する場合
に有効となる。
きさ）に合せて当該フィルムに接着する（第６図（Ｃ）
）。フィルム上の導体１２をホトレジストによりマスク
してエツチングすると、第５図に示した構造のテープが
得られる。第６図（ＤＩは第６図（Ｃ１の底面図である
。前記のごと〈従来法では、フィルムに穿孔するデバイ
ス孔は各種半導体チ・ツブの大きさに合せてその都度作
る必要があり、したがって、多種類のフィルムを準備す
る必要があり、また精度の高い金型により、精度よくデ
ノくイス孔を穿孔する必要があったが、本発明では、フ
ィルムには上記実施例に示すごとく任意の大きさのデバ
イス孔を穿孔しておけばよいので、半導体チップ毎に孔
サイズの異なるフィルムを用意することが不要となり、
チップサイズに応じてフィルムに孔をあける必要がない
。したがって、一台の金型から多数のテープを作ること
ができ、特に少量多品種の半導体装置品を製造する場合
に有効となる。
上記絶縁部材の形成方法としては、絶縁フィルム特に耐
熱性フィルムを打ち抜いたものを接着してもよいし、ま
た絶縁材例えばポリイミド樹脂を用いスクリーン印刷な
どの印刷技術により絶縁膜を形成してもよく、その他本
発明の目的に適合できるものであれば何でもよい。
熱性フィルムを打ち抜いたものを接着してもよいし、ま
た絶縁材例えばポリイミド樹脂を用いスクリーン印刷な
どの印刷技術により絶縁膜を形成してもよく、その他本
発明の目的に適合できるものであれば何でもよい。
かかる絶縁部栃を形成する時期ね上記実施例のごとく配
線形成前の導体と孔あきフィルムとが組合された状態で
行うのがよいが、キャリアテープを加工する途中例えば
導体をフィルムにラミネートする前に行ってもよい。
線形成前の導体と孔あきフィルムとが組合された状態で
行うのがよいが、キャリアテープを加工する途中例えば
導体をフィルムにラミネートする前に行ってもよい。
すなわち、例えば、フィルムに任意の大きさのデバイス
孔を穿孔するとともに、絶縁部材を当該孔あきフィルム
に形成し、次いで導体をラミネートしてもよく、その他
適宜の変更が可能である。
孔を穿孔するとともに、絶縁部材を当該孔あきフィルム
に形成し、次いで導体をラミネートしてもよく、その他
適宜の変更が可能である。
当該ＩＩ！！縁部材は孔内リードに形成すれば足りるが
、穿孔フィルムに第６１１（ＤＪに示すように形成すれ
ば・半導体チップ毎に孔サイズの異なるフィルムを用意
することが不要となるばかりでなく、デバ −イス孔内
に配線が形成されてきた後に孔内に突出した導体の変形
防止用支えともなる。
、穿孔フィルムに第６１１（ＤＪに示すように形成すれ
ば・半導体チップ毎に孔サイズの異なるフィルムを用意
することが不要となるばかりでなく、デバ −イス孔内
に配線が形成されてきた後に孔内に突出した導体の変形
防止用支えともなる。
上記第５図実施例に示すテープは、次いで、ボンディン
グツールにパルス電流を流してボンディングするなど公
知のインナーリードボンディング工程を鮭て、当該ボン
ディング後専用リールに巻取られ、次いで公知の方法に
より基板に実装される。この場合レジンモールドを行っ
てもよい。
グツールにパルス電流を流してボンディングするなど公
知のインナーリードボンディング工程を鮭て、当該ボン
ディング後専用リールに巻取られ、次いで公知の方法に
より基板に実装される。この場合レジンモールドを行っ
てもよい。
〔実施例２〕
第７図および第８図は本発明の他の実施例を示し、第５
図に示す実施例ではり一ド１２の端部は片側で支えられ
た構造であるのに対し、リード両端を支えるようにな【
、た例を示す。
図に示す実施例ではり一ド１２の端部は片側で支えられ
た構造であるのに対し、リード両端を支えるようにな【
、た例を示す。
この実施例を以下第７図および第８図により説明するに
、この例では、フィルム１１上の孔内リード１２に絶縁
部材１４．１４を形成させるほかに、同様の絶縁部材１
６を孔内リードに形成させである。第７図はこの構造の
フィルムテープの平面図であり、また第８図は第７図Ｂ
−Ｂ’線断面図である。この構造のものにあっては孔１
７に突出したリードの先端１２０を絶縁部材１６が支え
る構造となっており、細長リードの変形防止に有効であ
り、かなり細いリードでも変化することはない。
、この例では、フィルム１１上の孔内リード１２に絶縁
部材１４．１４を形成させるほかに、同様の絶縁部材１
６を孔内リードに形成させである。第７図はこの構造の
フィルムテープの平面図であり、また第８図は第７図Ｂ
−Ｂ’線断面図である。この構造のものにあっては孔１
７に突出したリードの先端１２０を絶縁部材１６が支え
る構造となっており、細長リードの変形防止に有効であ
り、かなり細いリードでも変化することはない。
この構造をもつフィルムテープは第６図に示す製法に準
じて製造することができ、第６図（Ｃ）に示す絶縁部材
１４．１４を形成するときに絶縁部材１６も同時に形成
すれば得ることができる。
じて製造することができ、第６図（Ｃ）に示す絶縁部材
１４．１４を形成するときに絶縁部材１６も同時に形成
すれば得ることができる。
以上の実施例では絶縁部材をフィルムとは異なった材料
を使用する態様について述べたが、本発明では絶縁部材
にフィルムと同一材料を使用しても差支えなく、フィル
ムについて第７図に示すように孔１５および１７を穿孔
し、あらかじめ導体配線形成後に孔に突出した導体の端
部を支える支持部を形成しておけば容易かつ迅速にキャ
リアテープが得られるばかりでなく、リードをエツチン
グなどにより配線しても第８図に示すようにリード両端
部が下から支えられているのでリードは変形することが
ない。
を使用する態様について述べたが、本発明では絶縁部材
にフィルムと同一材料を使用しても差支えなく、フィル
ムについて第７図に示すように孔１５および１７を穿孔
し、あらかじめ導体配線形成後に孔に突出した導体の端
部を支える支持部を形成しておけば容易かつ迅速にキャ
リアテープが得られるばかりでなく、リードをエツチン
グなどにより配線しても第８図に示すようにリード両端
部が下から支えられているのでリードは変形することが
ない。
第８図に示す構造のテープに半導体チップを組み込む場
合には、第９因に示すように、絶縁部材１６の反対側に
バンプ電極１８を有する半導体チップ１９をボンディン
グする。このインナーリードボンディング後のアウター
リードボンティングは実施例１と同様にして行われる。
合には、第９因に示すように、絶縁部材１６の反対側に
バンプ電極１８を有する半導体チップ１９をボンディン
グする。このインナーリードボンディング後のアウター
リードボンティングは実施例１と同様にして行われる。
本発明においては絶縁部材がその用済後例えば組立ボン
ディング後不用もしくは邪魔になる場合には除去しても
よい。この作業を容易にするために、例えば絶縁部材接
着の際の接着剤に半導体チップとのボンディング時の熱
により劣化するようなものを選択し、ボンディングの熱
ではがれるようにしてもよく、またボンディング後もう
一度適宜の温度まで加熱しはがしてもよい。
ディング後不用もしくは邪魔になる場合には除去しても
よい。この作業を容易にするために、例えば絶縁部材接
着の際の接着剤に半導体チップとのボンディング時の熱
により劣化するようなものを選択し、ボンディングの熱
ではがれるようにしてもよく、またボンディング後もう
一度適宜の温度まで加熱しはがしてもよい。
本発明に使用されるフィルムとしては絶縁性可撓性のも
のであることが好ましく、代表例としてポリイミドフィ
ルムが挙けられる。このフィルムは連続したものでも不
連続のものであってもよい。
のであることが好ましく、代表例としてポリイミドフィ
ルムが挙けられる。このフィルムは連続したものでも不
連続のものであってもよい。
また、本発明に使用される導体としては銅箔が好ましい
。
。
フィルムには任意の大きさのデバイス孔を穿孔しておけ
ばよいので半導体チップ毎に孔サイズの異なるフィルム
を用意することが不要となり、半導体チップサイズ毎に
フィルムに孔をあける必要がない。したがって一台の金
型から多数のテープを作ることができ、特に少量多品種
の半導体装置を製造する場合に有効であり、コスト低減
を図ることができる。
ばよいので半導体チップ毎に孔サイズの異なるフィルム
を用意することが不要となり、半導体チップサイズ毎に
フィルムに孔をあける必要がない。したがって一台の金
型から多数のテープを作ることができ、特に少量多品種
の半導体装置を製造する場合に有効であり、コスト低減
を図ることができる。
また、孔内に感体配線が形成されてきたときに孔内に突
出したリードが変形することがなく、特に電極数が多く
なりリードが増々細くなってきてもリード変形防止に有
効な工業上意義のある技術を提供できる。
出したリードが変形することがなく、特に電極数が多く
なりリードが増々細くなってきてもリード変形防止に有
効な工業上意義のある技術を提供できる。
さらに、リードの変形を防止する絶縁部材や支持部をあ
らかじめフィルムの段階で作成しておくことにより、リ
ード変形防止を果しつつ容易かつ迅速にキャリアテープ
が得られる。
らかじめフィルムの段階で作成しておくことにより、リ
ード変形防止を果しつつ容易かつ迅速にキャリアテープ
が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
具体的に説明したが本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
本発明はＴＡＢ方式、フィルムキャリア方式。
テープキャリア方式の他フィルムを使用して自動的に半
導体チップなどの電子部品を組立る際にも適用できる。
導体チップなどの電子部品を組立る際にも適用できる。
第１図はテープキャリアの平面図、
第２図は半導体チップをボンディングしたテープキャリ
アの従来例を示す一部平面図、第３図は第２図Ａ ｐ、
Ｉ 線断面図、第４図はテープキャリアを基板に実装し
てなる断面図、 第５図は本発明実施例を示す断面図、 第６図（Ａｌ−（Ｃ）は本発明の実施例を示す工程説明
図で、図中（Ａｌはフィルムにデバイス孔を穿孔してな
る状態の断面図、（Ｂ）は当該孔あきフィルム上に導体
を貼着してなる状態の断面図、（Ｃ）は当該フィルムに
絶縁部材を形成してなる状態の断面図であり、オた第６
図（Ｄｉ ｒ、ｊ第６図（Ｃ１の底面図、第７図は本発
明の他の実施例を示す平面図、第８図は第７図Ｂ−Ｂ’
線断面図、 第９図は第８図に示すテープを用いてとｔに半導体チッ
プを実装してなる半導体装置の断面図である。 １１・・・フィルム（テープ）、１２・・・導体、１３
・・・デバイス孔、１４・・・絶縁部材、１５デバイス
孔、１６・・・支持部、１７・・・孔、１８・・重積（
バンブ電極）、１９・・・半導体チップ 第１図 第２図 第 ３ 図 第 ５ ＶＡ 第 ７ 図 第 ８ 図 第 ９ 図
アの従来例を示す一部平面図、第３図は第２図Ａ ｐ、
Ｉ 線断面図、第４図はテープキャリアを基板に実装し
てなる断面図、 第５図は本発明実施例を示す断面図、 第６図（Ａｌ−（Ｃ）は本発明の実施例を示す工程説明
図で、図中（Ａｌはフィルムにデバイス孔を穿孔してな
る状態の断面図、（Ｂ）は当該孔あきフィルム上に導体
を貼着してなる状態の断面図、（Ｃ）は当該フィルムに
絶縁部材を形成してなる状態の断面図であり、オた第６
図（Ｄｉ ｒ、ｊ第６図（Ｃ１の底面図、第７図は本発
明の他の実施例を示す平面図、第８図は第７図Ｂ−Ｂ’
線断面図、 第９図は第８図に示すテープを用いてとｔに半導体チッ
プを実装してなる半導体装置の断面図である。 １１・・・フィルム（テープ）、１２・・・導体、１３
・・・デバイス孔、１４・・・絶縁部材、１５デバイス
孔、１６・・・支持部、１７・・・孔、１８・・重積（
バンブ電極）、１９・・・半導体チップ 第１図 第２図 第 ３ 図 第 ５ ＶＡ 第 ７ 図 第 ８ 図 第 ９ 図
Claims (1)
- 【特許請求の範囲】 １、 フィルムに孔を穿孔し、当該孔に突出した複数の
導体配線に半導体チップを接続して半導体装置を製造す
るに際し、前記フイリムに任意の大きさの孔を穿孔した
後に、当該穿孔フィルムに導体をラミネートし、次いで
、導体配線形成後に前記孔に突出した導体の端部を支え
る絶縁部拐を、半導体チップの寸法に合せて、前記導体
をラミネートした穿孔フィルムに、形成した後に、導体
配線を彩度することを特徴とする半導体装置の製造法。 ２、 フィルムに孔を穿孔し、些該孔に突出した複数の
導体配線に半導体チップを接続して半導体装置を製造す
るに際し、前記フィルムに任意の大きさの孔を穿孔する
とともに、導体配線形成後に前記孔忙突出した導体の端
部を支える絶縁部材を半導体チップの寸法に合せて形成
し、次いで当該フィルムに導体をラミネートした後に、
導体配線を形成することを特徴とする半導体装置の製造
法。 ３、 フィルムに孔を穿孔し、当該孔に突出した複数の
導体配線に半導体チップを接続して半導体装置を製造す
るに際し、前記フィルムに、任意の大きさのデバイス孔
を穿孔するとともに、導体配線形成後に孔に突出した導
体の端部を支える支持部を、当該フィルムを使用して形
成し、次いで当該フィルムに導体をラミネートした後に
、導体配線を形成することを特徴とする半導体装置の製
造法。 ４、 フィルムに孔を穿孔し、当該孔に突出した複数の
導体配線に半導体チップを接続して半導体装置を製造す
る際に使用さｔするテープキャリア用テープにおいて、
導体配線形成後に前記孔に突出した導体の端部を支える
絶縁部材を備えて成ることを特徴とするテープキャリア
用テープ。 ５、 フィルムに孔を穿孔し、当該孔に突出した複数の
導体配線に半導体チップを接続して半導体装置を製造す
る際に使用されるテープキャリア用テープにおいて、導
体配線形成後に前記孔に突出した導体の端部を支える支
持部を備えて成り、かつ当該支持部が前記フィルムを使
用して形成して成ることを特徴とするテープキャリア用
テープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143860A JPS6035527A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法およびそれに用いるテ−プ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143860A JPS6035527A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法およびそれに用いるテ−プ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035527A true JPS6035527A (ja) | 1985-02-23 |
Family
ID=15348655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143860A Pending JPS6035527A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法およびそれに用いるテ−プ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035527A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057456A (en) * | 1988-08-23 | 1991-10-15 | Bull, S.A. | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package |
| US6012502A (en) * | 1995-07-31 | 2000-01-11 | Micron Technology, Inc. | Apparatus for attaching adhesive tape to lead-on-chip leadframes |
| US6281044B1 (en) | 1995-07-31 | 2001-08-28 | Micron Technology, Inc. | Method and system for fabricating semiconductor components |
-
1983
- 1983-08-08 JP JP58143860A patent/JPS6035527A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057456A (en) * | 1988-08-23 | 1991-10-15 | Bull, S.A. | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package |
| US6012502A (en) * | 1995-07-31 | 2000-01-11 | Micron Technology, Inc. | Apparatus for attaching adhesive tape to lead-on-chip leadframes |
| US6025212A (en) * | 1995-07-31 | 2000-02-15 | Micron Technology, Inc. | Method for attaching semiconductor dice to lead-on-chip leadframes |
| US6281044B1 (en) | 1995-07-31 | 2001-08-28 | Micron Technology, Inc. | Method and system for fabricating semiconductor components |
| US6626222B1 (en) | 1995-07-31 | 2003-09-30 | Micron Technology, Inc. | System for fabricating semiconductor components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147666B2 (ja) | 積層電子部品およびその製造方法 | |
| JPH07211995A (ja) | インピーダンス制御された可撓性回路の形成方法およびその装置 | |
| US5057456A (en) | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package | |
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| KR100354203B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP2973782B2 (ja) | Ｔａｂ用フィルムキャリア及びその製造方法 | |
| JPH01173694A (ja) | 両面スルホールフィルムキャリアの製造方法 | |
| JP2661280B2 (ja) | テープキャリヤの構造 | |
| JP2836208B2 (ja) | フィルムキャリアテープ | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JP2910385B2 (ja) | 集積回路パッケージ用キャリアボード | |
| JP2586736B2 (ja) | Ｔａｂ型半導体装置用キャリアテープ | |
| JPH07249725A (ja) | 表面実装型電子部品 | |
| JPH08306741A (ja) | Ｔａｂ用フィルムキャリア及びその製造方法 | |
| JP2589358B2 (ja) | 両面実装型ｔａｂ用テープキャリア | |
| JPH0152916B2 (ja) | ||
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH01220801A (ja) | チップ状電気素子 | |
| JPH02220306A (ja) | Ｔａｂ用テープ | |
| JPS63272093A (ja) | 電子回路装置及びその製造方法 | |
| JPH039543A (ja) | テープキャリアの製造方法 | |
| JPH0964112A (ja) | Ｔａｂ用テープキャリア | |
| JPS6220694B2 (ja) |