JPS6220694B2 - - Google Patents

Info

Publication number
JPS6220694B2
JPS6220694B2 JP56024028A JP2402881A JPS6220694B2 JP S6220694 B2 JPS6220694 B2 JP S6220694B2 JP 56024028 A JP56024028 A JP 56024028A JP 2402881 A JP2402881 A JP 2402881A JP S6220694 B2 JPS6220694 B2 JP S6220694B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
lead
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56024028A
Other languages
English (en)
Other versions
JPS57138167A (en
Inventor
Yoshio Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP56024028A priority Critical patent/JPS57138167A/ja
Priority to GB8200313A priority patent/GB2093401B/en
Priority to DE3201133A priority patent/DE3201133A1/de
Publication of JPS57138167A publication Critical patent/JPS57138167A/ja
Publication of JPS6220694B2 publication Critical patent/JPS6220694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関する。
従来の半導体装置の多量組立方法としては金属
薄板のパンチングフレームを用いていた。しかし
ながら斯るフレームでは高々14連程度で区切られ
るためにエンドレスにフレームを供給して行くこ
とは不可能であつた。この欠点を改善するために
第１図に示す如く、ポリイミド、ポリアミドイミ
ド等の耐熱性プラスチツク層１上に銅箔２を貼つ
たフレキシブルフイルム基板が提案された。しか
しこのフレキシブルフイルム基板は耐熱性プラス
チツク層１が極めて高価であり半導体装置の多量
組立方法には採用され難かつた。
本発明は斯点に鑑みてなされ、従来の欠点を完
全に除去した半導体装置の製造装置を提供するも
のである。以下第２図乃至第９図を参照して本発
明の一実施例を詳述する。
本発明の第１の工程は第２図および第３図に示
す如く、フレキシブルなフイルム基板１０を形成
することにある。本発明に用いるフイルム基板１
０は二枚の銅箔１１，１２を互いに熱硬化性樹脂
の接着剤１３で圧着して形成される。この二枚の
銅箔１１，１２は通常プリント基板等に用いられ
る約35μ厚の銅箔を用い、一方あるいは両方の銅
箔１１，１２の一面にエポキシ樹脂等の熱硬化性
樹脂から成る接着剤１３を塗布した後ローラーで
圧着して二枚の銅箔１１，１２を一体化してフイ
ルム状にする。熱硬化性樹脂としては例えば特公
昭55−20394号公報に記載されたものを用いれば
良い。二枚の銅箔１１，１２は互いに約30μ厚の
接着剤１３で電気的に絶縁され、最低でも
600V、平均では2500Vの絶縁耐圧が得られる。
斯るフイルム基板１０は所定の巾例えば５cm巾
に切断して帯状にして例えば長さ50m単位でカー
トリツジに巻き取る。この帯状のフイルム基板１
０には第３図の如く所望のリードパターンを設け
ない両端部分に一定間隔でインデツクス孔１４を
打抜いて形成し、このインデツクス孔１４を以後
の製造工程での位置の割出しやフイルム基板１０
の移送に利用する。
本発明の第２の工程は第４図に示す如く、フイ
ルム基板１０の一方の銅箔１１を選択的にエツチ
ングして一定間隔で多数の所望のリードパターン
１５を連続して形成する。リードパターン１５は
略中央部に半導体素子を配置する空白の領域１６
を設け、フイルム基板１０の両端にデユアル・イ
ン・ライン状に配列された外部電極１７から上記
領域１６まで延在された各電極リード１８より構
成されている。また製造中にフイルム基板１０を
移送するときに加わる力からリードパターン１５
を保護するために、フイルム基板１０の両端にイ
ンデツクス孔１４を含んで連続した帯状パターン
１９を設け、更に必要であれば帯状パターン１９
をはしご状に接続する連結パターン２０を設けて
完全にリードパターン１５を囲む。前述したリー
ドパターン１５は各々が電気的に独立し且つ帯状
パターン１９および連結パターン２０と電気的に
独立させておく。
本発明の第３の工程は、フイルム基板１０の他
方の銅箔１２を第５図に示す如く、リードパター
ン１５を支持する支持パターン２１と金属片を固
着する固着パターン２２を残してエツチングする
ことにある。第５図に於いて点線はフイルム基板
１０の表側に形成したリードパターン１５および
帯状パターン１９等を示しており、支持パターン
２１は帯状パターン１９連結パターン２０および
外部電極１７と重畳する様に形成され、固着パタ
ーン２２は略中央部の空白の領域１６を囲み且つ
各電極リード１８のボンデイングを行う端部と重
畳する様にリング状に形成される。
フイルム基板１０の両面に形成したリードパタ
ーン１５、帯状パターン１９、支持パターン２１
および固着パターン２２は相互に重畳して設けら
れているので接着剤１３層を介して一連に連な
り、引張り強度的には一枚の銅箔からできたもの
と等価である。従つて支持パターン２１および固
着パターン２２は電気的に絶縁しながらリードパ
ターン１５を支持することができる。
前述した本発明の第２および第３の工程は同時
に行つても良い。即ちフイルム基板１０の両方の
銅箔１１，１２に所望形状にレジストをスクリー
ン印刷した後に両面エツチング装置内にフイルム
基板１０を連続して送り込み、対向したノズルか
らフイルム基板１０の両面に同時にエツチング液
を吹き付けて両面エツチングを行う。
本発明の第４の工程は第６図に示す如く、固着
パターン２２に金属片２３を固着した後金属片２
３上に半導体素子２４を固着し、半導体素子２４
の電極と対応する所望のリードパターン１５とを
ボンデイングすることにある。
前述した所望のリードパターン１５等を設けた
フイルム基板１０を収納したカートリツジからイ
ンデツクス孔１４を用いてフイルム基板１０を供
給し、銅など金属片２３を固着パターン２２に第
９図の様に半田付けをする。金属片２３上にある
接着剤１３の薄膜はピンセツト等で破つて除去
し、半導体素子２４を配置する空白の領域１６に
金属片２３の表面を露出させる。この金属片２３
に半導体素子２４を銀ペーストあるいは半田を用
いて固着した後自動ボンデイング装置により半導
体素子２４の電極と対応するリードパターン１５
の各電極リード１８端部とをボンデイング細線で
接続する。各電極リード１８端部にはボンデイン
グを行なえる様に金メツキ層やニツケルメツキ層
を設けておくと良い。
本工程に於いて、半導体素子２４は直接金属片
２３に固着されるのでかなりの放熱性を得られ放
熱の大きい半導体素子２４を組み込むことが可能
となる。またボンデイングを行う電極リード１８
端部も金属片２３によつて支持されるので良好な
ボンデイングを行なえる。
更に本工程に於いて各電極リード１８は予じめ
電気的に独立して形成されているので各電極リー
ド１８の外部電極１７に検査用の針をたてて通電
し各リードパターン１５に固着された半導体素子
の回路機能検査を行い、必要であればフアンクシ
ヨナルトリミングも行う。この検査に於いて所定
の回路特性が得られないものは半導体素子２４を
交換して再生するかあるいは特別のマークを付け
てその後の組立工程を中止し完成品の歩留の向上
を図ることができる。この検査後半導体素子２４
および保護を必要とする回路素子にはシリコンレ
ジンを塗布して素子およびボンデイング細線を保
護する。
本発明の第５の工程は第７図に示す如く外部電
極１７に外部端子２５と半田付けした後、第８図
に示す如く樹脂２６でモールドして個別の半導体
装置に分離することにある。
本工程では外部端子２５はフイルム基板１０の
状態で外部電極１７に半田付けされるので、各リ
ードパターン１５を囲む帯状パターン１９と短絡
しない様に上方に折曲げ整形しておく。更にその
状態のままでフイルム基板１０を移送して１個ま
た複数個づつ粉末のエポキシ樹脂２６を吹き付け
て加熱硬化させて外部端子２５を露出させて全体
をモールドする。しかし更に放熱性を要求すると
きは金属片２３の半導体素子２４を固着した反対
主面を樹脂２６より露出させておく。
更に本工程でモールド後第８図に一点鎖線で示
す部分で帯状パターン１９および裏面の支持パタ
ーン２１を切断して個別の半導体装置に分離して
完成する。
以上に詳述した如く本発明に依れば、二枚の銅
箔を貼り合せたフイルム基板によりフイルムキヤ
リア方式の量産を実現でき、且つポリイミド等の
高価な耐熱性プラスチツク層を用いることなく極
めて安い材料費で半導体装置の量産を実現でき
る。また本発明では金属片の採用により従来では
フイルムキヤリア方式を適用できなかつた放熱の
大きい半導体素子について本発明を適用できる。
更に本発明ではフイルム状のままで半導体素子の
回路機能検査を行うので、完成品の歩留を大巾に
向上できる。
【図面の簡単な説明】
第１図は従来のフレキシブル基板を説明する断
面図、第２図は本発明を適用するフイルム基板を
説明する断面図、第３図乃至第８図は本発明の各
製造工程を説明する平面図、第９図は第６図のＡ
−Ａ線断面図である。 主な図番の説明、１０はフイルム基板、１４は
インデツクス孔、１５はリードパターン、１９は
帯状パターン、２１は支持パターン、２２は固着
パターン、２３は金属片、２４は半導体素子、２
５は外部端子、２６は樹脂である。

Claims (1)

    【特許請求の範囲】
  1. １ 二枚の銅箔を熱硬化性樹脂で接着し且つ該熱
    硬化性樹脂で前記両銅箔を絶縁してフイルム状基
    板を形成し、該基板の一方の銅箔をエツチングし
    て所望のリードパターンを一定間隔で連続して形
    成し、前記基板の他方の銅箔をエツチングして前
    記リードパターンを囲むはしご状に形成された連
    結パターン、帯状パターン及び前記リードパター
    ンの端部を支持する支持パターンと金属片を固着
    する固着パターンとを形成し、該固着パターンに
    金属片を固着した後該金属片上に半導体素子を固
    着し、該半導体素子の電極と前記リードパターン
    との電気的接続をした後に少なくとも前記半導体
    素子及び前記リードパターンと金属片の一部をモ
    ールドして前記基板を切断して分離することを特
    徴とする半導体装置の製造方法。
JP56024028A 1981-01-17 1981-02-19 Manufacture of semiconductor device Granted JPS57138167A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56024028A JPS57138167A (en) 1981-02-19 1981-02-19 Manufacture of semiconductor device
GB8200313A GB2093401B (en) 1981-01-17 1982-01-06 Composite film
DE3201133A DE3201133A1 (de) 1981-01-17 1982-01-15 Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56024028A JPS57138167A (en) 1981-02-19 1981-02-19 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS57138167A JPS57138167A (en) 1982-08-26
JPS6220694B2 true JPS6220694B2 (ja) 1987-05-08

Family

ID=12127060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56024028A Granted JPS57138167A (en) 1981-01-17 1981-02-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS57138167A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100693U (ja) * 1989-01-24 1990-08-10

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122232A1 (ja) * 2010-03-30 2011-10-06 東レ株式会社 金属支持フレキシブル基板ならびにそれを用いたテープオートメーテッドボンディング用金属支持キャリアテープ、ｌｅｄ実装用金属支持フレキシブル回路基板および回路形成用銅箔積層済み金属支持フレキシブル回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100693U (ja) * 1989-01-24 1990-08-10

Also Published As

Publication number Publication date
JPS57138167A (en) 1982-08-26

Similar Documents

Publication Publication Date Title
US3689991A (en) A method of manufacturing a semiconductor device utilizing a flexible carrier
US4621278A (en) Composite film, semiconductor device employing the same and method of manufacturing
US20030207211A1 (en) Process for massively producing tape type flexible printed circuits
US3808680A (en) Continuous processing for substrate manufacture
JP4159348B2 (ja) 回路装置の製造方法
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
JPS6220694B2 (ja)
JPS6155247B2 (ja)
JPS6152977B2 (ja)
GB2093401A (en) Composite film
JP3387726B2 (ja) 部品実装用基板とその製造方法およびモジュールの製造方法
JPS6217858B2 (ja)
JP2005072626A (ja) 半導体装置及びその製造方法、半導体モジュール、回路基板並びに電子機器
JPS6329414B2 (ja)
JPS6256656B2 (ja)
KR850001541B1 (ko) 양면 프린트 기관과 그 다량 접속방법
JPS59102213A (ja) 液晶表示装置の製造法
JPH03132061A (ja) 集積回路の多量製造方法
JPS5924542B2 (ja) 半導体装置用基板の製造方法
JPH063201A (ja) サーミスタセンサの製造方法およびそのサーミスタセンサ
JPS6362918B2 (ja)
JPS6217859B2 (ja)
JPS6035527A (ja) 半導体装置の製造法およびそれに用いるテ−プ
JPH02163956A (ja) 集積回路の多量製造方法
JPH04251996A (ja) 半導体部品の実装方法