JPS5924542B2 - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JPS5924542B2 JPS5924542B2 JP9391979A JP9391979A JPS5924542B2 JP S5924542 B2 JPS5924542 B2 JP S5924542B2 JP 9391979 A JP9391979 A JP 9391979A JP 9391979 A JP9391979 A JP 9391979A JP S5924542 B2 JPS5924542 B2 JP S5924542B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- substrate
- foil
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置組立方式の一つであるフィルム
キャリア方式に用いられる半導体装置用基板の製造方法
に関するものである。
キャリア方式に用いられる半導体装置用基板の製造方法
に関するものである。
従来、この種の基板は高耐熱可撓性絶縁フィルムを基本
にして製造されていた。
にして製造されていた。
その方法は、まず、フィルムに必要な孔を形成する工程
、次いでそのフィルム上にリード材をはり合わせる工程
、そしてそのリード材を必要なパターンに加工し、リー
ドを形成する工程から成つていた。これを第１図ａ−ｄ
によつてさらに説明する。この図で、各Ａ図は基板とな
る可撓性絶縁フィルムの斜視図、各Ｂ図は各Ａ図のＸ−
Ｘ断面図である。この種の基板に高耐熱フィルムが用い
られるのは、半導体装置の組立工程の際に加えられる、
例えば熱圧着ボンディング等の熱的ストレスに耐えるた
めで、例えばポリイミド、ガラスエポキシ等゜を非常に
高価格であるが、優れた耐熱特性を有しているために広
く用いられている。この基板の製造はまず、この高耐熱
性の可撓性絶縁フィルムに孔を形成することから開始さ
れる。すなわち、第１図ａにおいて、１は例えばポリイ
ミドの高耐熱の可撓性絶縁フィルム（以下単にフィルム
という）で、この基板の基本となるものである。２は前
記フィルム１に最初に形成された孔で、このフィルム１
の位置決め、搬送に用いられるいわゆるスプロケット孔
と呼ばれるものである。
、次いでそのフィルム上にリード材をはり合わせる工程
、そしてそのリード材を必要なパターンに加工し、リー
ドを形成する工程から成つていた。これを第１図ａ−ｄ
によつてさらに説明する。この図で、各Ａ図は基板とな
る可撓性絶縁フィルムの斜視図、各Ｂ図は各Ａ図のＸ−
Ｘ断面図である。この種の基板に高耐熱フィルムが用い
られるのは、半導体装置の組立工程の際に加えられる、
例えば熱圧着ボンディング等の熱的ストレスに耐えるた
めで、例えばポリイミド、ガラスエポキシ等゜を非常に
高価格であるが、優れた耐熱特性を有しているために広
く用いられている。この基板の製造はまず、この高耐熱
性の可撓性絶縁フィルムに孔を形成することから開始さ
れる。すなわち、第１図ａにおいて、１は例えばポリイ
ミドの高耐熱の可撓性絶縁フィルム（以下単にフィルム
という）で、この基板の基本となるものである。２は前
記フィルム１に最初に形成された孔で、このフィルム１
の位置決め、搬送に用いられるいわゆるスプロケット孔
と呼ばれるものである。
この孔２は以降の工程で、パターンの形成の際の位置決
め、フィルム１の送りに用いられるが、それはこの基板
の製造が完了してこの基板に半導体素子を実装する際に
、この基板の位置決め、搬送をこの孔２で行うためであ
る。この孔２の形成には金型が広く用いられているが、
その理由は一般的にスプロケット孔の寸法、ピッチが業
界で標準化されており、金型の種類が少ないことおよび
金型による打抜きは量産性に優れていることによる。次
に第１図をのように孔２にもとづいて半導体素子を接続
配置するための孔３、半導体素子から取出された外部リ
ードを形成するための孔４を形成する。この孔３，４も
同様に金型によつて形成されるが、この孔３，４の大き
さは、この基板に実装される半導体素子の寸法、外部リ
ードの寸法によつて決められる。孔３，４で囲まれた部
分１ａは外部リードが固定される部分であるが、この部
分は半導体素子が実装された時のこの基板の外部リード
を除く部分の大きさを決めるもので、この部分が大きく
なれば完成した半導体装置の寸法も大きくなる。従つて
、この孔３，４は実装する半導体素子の寸法、半導体装
置全体の大きさ等によつて決まる部分で、それらを変え
れば孔３，４の寸法も変わり、それを形成する金型の寸
法も変更しなければならない。この金型は第１図ｂのよ
うに、四角形と台形の複雑なパターンのため、長期の加
工時間とそれに伴う高価な加工賃を必要としている。次
に、フイルム１に第１図ｃのようにリード材５を形成す
る。このリード材５には、例えばＣｕ箔が用いられる。
それはＣｕが電気伝導度等の電気的特性、圧延、エツチ
ング性等の加工性に優れているためである。このリード
材５の形成には、あらかじめフイルム１の上に、例えば
エボキシ系の接着剤を形成しておき（図示せず）、それ
にリード材５を一定の温度、圧力で押し付け、はり合わ
せる方法等で行える。次に、第１図ｄのようにリード材
５に、例えば写真製版法とエツチング法を用いて必要な
形状のリード５ａ，５ｂを孔３，４の部分およびフイル
ム１の孔３，４で囲まれた部分１ａ上に形成する。リー
ド５ａ，５ｂのうち、孔３の部分は半導体素子を接続配
置するためのもので、いわゆるインナーリードと呼ばれ
ているものである。孔４の部分のリードは半導体素子の
外部リードとなるもので、いわゆるアウターリードと呼
ばれているものである。このインナーリードおよびアウ
ターリードをフイルム１上に形成して、この基板の製造
を完了する。従来のフイルム１とリード材５からなる２
層式の基板の製造方法は以上のように行われるが、フイ
ルム１に孔３，４を形成するため高価格の高耐・熱性の
可撓性絶縁フイルムを用いなければならず、また、フイ
ルム１を打抜く金型には長期の加工時間が必要なため高
い加工賃を必要としており、この両者によつてこの基板
のコストを高いものにしていた。
め、フィルム１の送りに用いられるが、それはこの基板
の製造が完了してこの基板に半導体素子を実装する際に
、この基板の位置決め、搬送をこの孔２で行うためであ
る。この孔２の形成には金型が広く用いられているが、
その理由は一般的にスプロケット孔の寸法、ピッチが業
界で標準化されており、金型の種類が少ないことおよび
金型による打抜きは量産性に優れていることによる。次
に第１図をのように孔２にもとづいて半導体素子を接続
配置するための孔３、半導体素子から取出された外部リ
ードを形成するための孔４を形成する。この孔３，４も
同様に金型によつて形成されるが、この孔３，４の大き
さは、この基板に実装される半導体素子の寸法、外部リ
ードの寸法によつて決められる。孔３，４で囲まれた部
分１ａは外部リードが固定される部分であるが、この部
分は半導体素子が実装された時のこの基板の外部リード
を除く部分の大きさを決めるもので、この部分が大きく
なれば完成した半導体装置の寸法も大きくなる。従つて
、この孔３，４は実装する半導体素子の寸法、半導体装
置全体の大きさ等によつて決まる部分で、それらを変え
れば孔３，４の寸法も変わり、それを形成する金型の寸
法も変更しなければならない。この金型は第１図ｂのよ
うに、四角形と台形の複雑なパターンのため、長期の加
工時間とそれに伴う高価な加工賃を必要としている。次
に、フイルム１に第１図ｃのようにリード材５を形成す
る。このリード材５には、例えばＣｕ箔が用いられる。
それはＣｕが電気伝導度等の電気的特性、圧延、エツチ
ング性等の加工性に優れているためである。このリード
材５の形成には、あらかじめフイルム１の上に、例えば
エボキシ系の接着剤を形成しておき（図示せず）、それ
にリード材５を一定の温度、圧力で押し付け、はり合わ
せる方法等で行える。次に、第１図ｄのようにリード材
５に、例えば写真製版法とエツチング法を用いて必要な
形状のリード５ａ，５ｂを孔３，４の部分およびフイル
ム１の孔３，４で囲まれた部分１ａ上に形成する。リー
ド５ａ，５ｂのうち、孔３の部分は半導体素子を接続配
置するためのもので、いわゆるインナーリードと呼ばれ
ているものである。孔４の部分のリードは半導体素子の
外部リードとなるもので、いわゆるアウターリードと呼
ばれているものである。このインナーリードおよびアウ
ターリードをフイルム１上に形成して、この基板の製造
を完了する。従来のフイルム１とリード材５からなる２
層式の基板の製造方法は以上のように行われるが、フイ
ルム１に孔３，４を形成するため高価格の高耐・熱性の
可撓性絶縁フイルムを用いなければならず、また、フイ
ルム１を打抜く金型には長期の加工時間が必要なため高
い加工賃を必要としており、この両者によつてこの基板
のコストを高いものにしていた。
また、金型加工に長期の加工時間を必要とするところか
ら打抜き孔の変更が容易でなく、基板のパターン変更に
は長期の準備期間を必要とする欠点を持つていた。この
発明は上記従来の欠点を除去するためのもので、低価格
の材料を用いて、また加工の容易な金型を用いて低コス
トおよび基板パターン変更の容易な製造方法を提供する
ものである。
ら打抜き孔の変更が容易でなく、基板のパターン変更に
は長期の準備期間を必要とする欠点を持つていた。この
発明は上記従来の欠点を除去するためのもので、低価格
の材料を用いて、また加工の容易な金型を用いて低コス
トおよび基板パターン変更の容易な製造方法を提供する
ものである。
以下この発明について詳細に説明する。この発明による
基板製造方法は、まず基板の基本となる可撓性絶縁フイ
ルムにスプロケツト孔を形成する工程、次に半導体素子
を収納するための孔を形成する工程、次いで、そのフイ
ルム上にリード材をはり合わせる工程、そして、前工程
で形成された孔に絶縁箔を形成する工程、最後にリード
材を必要なパターンに加工し、リードを形成する工程か
ら成つている。
基板製造方法は、まず基板の基本となる可撓性絶縁フイ
ルムにスプロケツト孔を形成する工程、次に半導体素子
を収納するための孔を形成する工程、次いで、そのフイ
ルム上にリード材をはり合わせる工程、そして、前工程
で形成された孔に絶縁箔を形成する工程、最後にリード
材を必要なパターンに加工し、リードを形成する工程か
ら成つている。
第２図ａ−ｄはこの発明の一実施例を示す工程図である
。
。
なお、この図で各Ａは基板となる可撓性絶縁フイルムの
斜視図、各Ｂは各Ａ（７）Ｙ−Ｙ断面図である。まず、
第２図ａのように耐熱性は良くないが、従来の高耐熱材
料に比べると非常に安い。例えばポリエステルの可撓性
絶縁フイルム（以下単にフイルムという）１１にこのフ
イルム１１の搬送用および位置決め用のスプロケツト孔
１２を形成し、次いで、半導体素子とリードを配置形成
する部分に比較的大きな孔１３を形成する。この孔１３
はフイルム１１の両側に形成されたスプロケツト孔１２
の間隔に近い大きさでフイルム１１が基板としての特性
を持ち得る最大の大きさにその寸法を固定する。次に、
第２図ｂのようにスプロケツト孔１２および孔１３が形
成されたフイルム１１上に、例えばＣｕのリード材１４
を形成する。
斜視図、各Ｂは各Ａ（７）Ｙ−Ｙ断面図である。まず、
第２図ａのように耐熱性は良くないが、従来の高耐熱材
料に比べると非常に安い。例えばポリエステルの可撓性
絶縁フイルム（以下単にフイルムという）１１にこのフ
イルム１１の搬送用および位置決め用のスプロケツト孔
１２を形成し、次いで、半導体素子とリードを配置形成
する部分に比較的大きな孔１３を形成する。この孔１３
はフイルム１１の両側に形成されたスプロケツト孔１２
の間隔に近い大きさでフイルム１１が基板としての特性
を持ち得る最大の大きさにその寸法を固定する。次に、
第２図ｂのようにスプロケツト孔１２および孔１３が形
成されたフイルム１１上に、例えばＣｕのリード材１４
を形成する。
この時、リード材１４は孔１３を完全に覆うようにする
。り一ド材１４の形成は、例えばフイルム１１上にあら
かじめ形成していたエポキシ系の接着剤（図示せず）の
上にリード材１４を一定の温度と圧力ではり合わせる方
法等によつて行う。次に、第２図ｃのように中心部に孔
１６が形成された中空形の絶縁箔１５をフイルム１１の
りード材１４が形成されていない面、すなわち裏面から
リード材１４の上（リード材１４の裏面）に形成する。
。り一ド材１４の形成は、例えばフイルム１１上にあら
かじめ形成していたエポキシ系の接着剤（図示せず）の
上にリード材１４を一定の温度と圧力ではり合わせる方
法等によつて行う。次に、第２図ｃのように中心部に孔
１６が形成された中空形の絶縁箔１５をフイルム１１の
りード材１４が形成されていない面、すなわち裏面から
リード材１４の上（リード材１４の裏面）に形成する。
孔１６は前記絶縁箔１５の孔であり、この孔１６にイン
ナーリードが形成され半導体素子が配置される。１３ａ
は前記孔１３に絶縁箔１５を形成したためにできた孔で
、この孔１３ａの部分にこの孔の幅と同じ長さのアウタ
ーリードが形成される。
ナーリードが形成され半導体素子が配置される。１３ａ
は前記孔１３に絶縁箔１５を形成したためにできた孔で
、この孔１３ａの部分にこの孔の幅と同じ長さのアウタ
ーリードが形成される。
この孔１３ａの幅は孔１３の大きさが―定であるので、
絶縁箔１５の大きさによつて決まる。例えば、絶縁箔１
５を大きくすれば、孔１３の幅は狭くなりアウターリー
ドは短くなり、絶縁箔１５が小さければその逆である。
この絶縁箔１５は、例えばポリイミドの高耐熱性絶縁材
料で、あらかじめその上に、例えばエポキシ系の接着剤
を形成しておき（図示せず）、一定の温度、圧力を加え
ることで容易にリード材１４にはり合わせることができ
るものである。また、この四角形の中空形の絶縁箔１５
の打抜きは、寸法の異なる２つの四角形の金型によつて
簡単に打抜くことができる。次に、第２図ｄのように、
フイルム１１上に形成したリード材１４に、例えば写真
製版法とエツチング法（金属腐食法）を用いて、フイル
ム１１と絶縁箔１５に橋絡するようにリード１７ａ，１
７ｂを形成し、この基板の製造を完了する。
絶縁箔１５の大きさによつて決まる。例えば、絶縁箔１
５を大きくすれば、孔１３の幅は狭くなりアウターリー
ドは短くなり、絶縁箔１５が小さければその逆である。
この絶縁箔１５は、例えばポリイミドの高耐熱性絶縁材
料で、あらかじめその上に、例えばエポキシ系の接着剤
を形成しておき（図示せず）、一定の温度、圧力を加え
ることで容易にリード材１４にはり合わせることができ
るものである。また、この四角形の中空形の絶縁箔１５
の打抜きは、寸法の異なる２つの四角形の金型によつて
簡単に打抜くことができる。次に、第２図ｄのように、
フイルム１１上に形成したリード材１４に、例えば写真
製版法とエツチング法（金属腐食法）を用いて、フイル
ム１１と絶縁箔１５に橋絡するようにリード１７ａ，１
７ｂを形成し、この基板の製造を完了する。
絶縁箔１５はフイルム１１とは独立しているが、リード
１７ａ，１７ｂによつて、フイルム１１に支持されてい
る。このような製造方法によれば、半導体素子配置用の
孔１３と、中空形ｐ絶縁箔１５を打抜くための金型があ
ればよい。
１７ａ，１７ｂによつて、フイルム１１に支持されてい
る。このような製造方法によれば、半導体素子配置用の
孔１３と、中空形ｐ絶縁箔１５を打抜くための金型があ
ればよい。
しかも、全て四角形であるため、金型の加工が容易であ
り、さらにそのうち半導体素子配置用の孔１３は寸法を
固定しているため、実質的な金型の加工は絶縁箔１５を
打抜くための金型だけでよく、孔１３ａ，１６の寸法変
更を極めて容易に行うことができる。また、アウターリ
ードの長さは、孔１３ａの大きさで決まるが、それはこ
の基板を実際に、例えばプリント基板に実装する際に必
要な長さに切断すれば良く、従来方法による半導体装置
用基板と何ら変わるところはない。また、絶縁箔１５は
高耐熱特性をもつているポリイミド等の材料を用いてい
るため、半導体素子を、例えば熱圧着ボンデイング等の
強い熱ストレスの加わる方法で孔１６に接続配置しても
絶縁箔１５が影響を受けることがなく、フイルム１１も
アウターリードの長さ分だけ熱ストレス部分から離れて
いるため、半導体素子の接続配置による影響を受けない
。なお、上記実施例ではフイルム１１をポリエステルを
用いたが、他の材料であつてもよい。
り、さらにそのうち半導体素子配置用の孔１３は寸法を
固定しているため、実質的な金型の加工は絶縁箔１５を
打抜くための金型だけでよく、孔１３ａ，１６の寸法変
更を極めて容易に行うことができる。また、アウターリ
ードの長さは、孔１３ａの大きさで決まるが、それはこ
の基板を実際に、例えばプリント基板に実装する際に必
要な長さに切断すれば良く、従来方法による半導体装置
用基板と何ら変わるところはない。また、絶縁箔１５は
高耐熱特性をもつているポリイミド等の材料を用いてい
るため、半導体素子を、例えば熱圧着ボンデイング等の
強い熱ストレスの加わる方法で孔１６に接続配置しても
絶縁箔１５が影響を受けることがなく、フイルム１１も
アウターリードの長さ分だけ熱ストレス部分から離れて
いるため、半導体素子の接続配置による影響を受けない
。なお、上記実施例ではフイルム１１をポリエステルを
用いたが、他の材料であつてもよい。
また、絶縁箔１５の材料はポリイミドに限らず、他の耐
熱材料を用いることもできる。さらに、形状を四角形の
枠状形にしたが、他の形状、例えば円形にしてもよい。
また、絶縁箔１５は一体物で構成したが、これは個々の
絶縁箔の寄せ合わせで構成してもよい。さらに、絶縁箔
１５の厚みをフイルム１１の厚みと同一にする必要はな
く、それよりも薄くてもまた厚くてもよい。以上説明し
たようにこの発明によれば、可撓性絶縁フイルムと導体
箔とからなる２層式の基板の基本となる可撓性絶縁フイ
ルムに低価格の材料を用いることができ、また、可撓性
絶縁フイルムに形成する孔は枠状の絶縁箔を収納装着す
るためだけでよいので、単純な形状の打抜き金型を用い
るため、所望の金型が安く早く入手でき、打抜き孔のパ
ターン変更が容易でしかも低コストの半導体装置用基板
が得られる効果がある。
熱材料を用いることもできる。さらに、形状を四角形の
枠状形にしたが、他の形状、例えば円形にしてもよい。
また、絶縁箔１５は一体物で構成したが、これは個々の
絶縁箔の寄せ合わせで構成してもよい。さらに、絶縁箔
１５の厚みをフイルム１１の厚みと同一にする必要はな
く、それよりも薄くてもまた厚くてもよい。以上説明し
たようにこの発明によれば、可撓性絶縁フイルムと導体
箔とからなる２層式の基板の基本となる可撓性絶縁フイ
ルムに低価格の材料を用いることができ、また、可撓性
絶縁フイルムに形成する孔は枠状の絶縁箔を収納装着す
るためだけでよいので、単純な形状の打抜き金型を用い
るため、所望の金型が安く早く入手でき、打抜き孔のパ
ターン変更が容易でしかも低コストの半導体装置用基板
が得られる効果がある。
第１図ａ−ｄは従来の半導体装置用基板の製造方法を示
す工程図、第２図ａ−ｄはこの発明の一実施例の半導体
装置用基板の製造方法を示す工程図である。 図中、１１は可撓性絶縁フイルム、１２はスプロケツト
孔、１３，１３ａは孔、１４はリード材、１５は絶縁箔
、１６は孔、１７ａ，１７ｂはり−ドである。
す工程図、第２図ａ−ｄはこの発明の一実施例の半導体
装置用基板の製造方法を示す工程図である。 図中、１１は可撓性絶縁フイルム、１２はスプロケツト
孔、１３，１３ａは孔、１４はリード材、１５は絶縁箔
、１６は孔、１７ａ，１７ｂはり−ドである。
Claims (1)
- 【特許請求の範囲】 １ 可撓性絶縁フィルムと導体箔とからなる２層式の半
導体装置用基板の製造方法において、前記可撓性絶縁フ
ィルムに位置決めおよび搬送のためのスプロケット孔を
形成する工程、前記可撓性絶縁フィルムに半導体素子を
接続配置するための孔を有する枠状の絶縁箔を収納する
ための孔を形成する工程、前記可撓性絶縁フィルムの主
表面にリード材となる導体箔をはり合わせる工程、前記
可撓性絶縁フィルムに形成された孔の部分の前記導体箔
の裏面に前記絶縁箔を収納装置する工程、半導体素子を
接続配置するための前記導体箔を所定パターンの細条に
形成する工程とを含むことを特徴とする半導体装置用基
板の製造方法。 ２ 可撓性絶縁フィルムと絶縁箔の材料は異なつている
ことを特徴とする特許請求の範囲第１項記載の半導体装
置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9391979A JPS5924542B2 (ja) | 1979-07-23 | 1979-07-23 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9391979A JPS5924542B2 (ja) | 1979-07-23 | 1979-07-23 | 半導体装置用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5618451A JPS5618451A (en) | 1981-02-21 |
| JPS5924542B2 true JPS5924542B2 (ja) | 1984-06-09 |
Family
ID=14095862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9391979A Expired JPS5924542B2 (ja) | 1979-07-23 | 1979-07-23 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924542B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0532208Y2 (ja) * | 1989-02-23 | 1993-08-18 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571354A (en) * | 1983-12-27 | 1986-02-18 | Rogers Corporation | Tape automated bonding of integrated circuits |
| US4981817A (en) * | 1988-12-29 | 1991-01-01 | International Business Machines Corporation | Tab method for implementing dynamic chip burn-in |
| CN102257673B (zh) | 2008-12-19 | 2015-01-21 | 日立金属株式会社 | 谐振型接收天线及接收装置 |
-
1979
- 1979-07-23 JP JP9391979A patent/JPS5924542B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0532208Y2 (ja) * | 1989-02-23 | 1993-08-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5618451A (en) | 1981-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147666B2 (ja) | 積層電子部品およびその製造方法 | |
| US4530152A (en) | Method for encapsulating semiconductor components using temporary substrates | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JPS5924542B2 (ja) | 半導体装置用基板の製造方法 | |
| JPH0496258A (ja) | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 | |
| US3449828A (en) | Method for producing circuit module | |
| JPH02260598A (ja) | 立体配線板の製造方法 | |
| JPH06111869A (ja) | 表面実装用端子 | |
| JP2924898B1 (ja) | リード用部材 | |
| JP7211930B2 (ja) | 配線回路基板の製造方法 | |
| EP0184439B1 (en) | Surface mountable electrical device and method of making the device | |
| JPH01189102A (ja) | 回路部品の電極製造方法 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH0964108A (ja) | Ｔａｂ用テープキャリア | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH0423321Y2 (ja) | ||
| JP4285751B2 (ja) | 配線基板、及びその製造方法 | |
| JPH0152916B2 (ja) | ||
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPS6047760B2 (ja) | 高速同時多層配線電子部品実装方法 | |
| JPS6155247B2 (ja) | ||
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JPS6220694B2 (ja) | ||
| JP2654655B2 (ja) | 抵抗器の製造方法 |