JPH0423321Y2 - - Google Patents
Info
- Publication number
- JPH0423321Y2 JPH0423321Y2 JP438186U JP438186U JPH0423321Y2 JP H0423321 Y2 JPH0423321 Y2 JP H0423321Y2 JP 438186 U JP438186 U JP 438186U JP 438186 U JP438186 U JP 438186U JP H0423321 Y2 JPH0423321 Y2 JP H0423321Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- insulating film
- conductive path
- press
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000004080 punching Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 9
- 238000005452 bending Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は混成集積回路の改良に関する。
(ロ) 従来の技術
従来の混成集積回路は、第２図に示す如く、良
熱伝導性の優れた二枚の金属基板１１，１２例え
ばアルミニウム基板表面を陽極酸化して基板１
１，１２を離間させポリイミド等の絶縁フイルム
１３を貼着し、その絶縁フイルム１３上に導電路
１４および外部リード１６を半田付けするパツド
を形成し、導電路１４上に回路素子１５を固着し
て、パツド上に外部リード１６を半田付けした
後、基板１１，１２の絶縁フイルム１３を折曲げ
て基板１１，１２の反対主面を当接配置するもの
である。
熱伝導性の優れた二枚の金属基板１１，１２例え
ばアルミニウム基板表面を陽極酸化して基板１
１，１２を離間させポリイミド等の絶縁フイルム
１３を貼着し、その絶縁フイルム１３上に導電路
１４および外部リード１６を半田付けするパツド
を形成し、導電路１４上に回路素子１５を固着し
て、パツド上に外部リード１６を半田付けした
後、基板１１，１２の絶縁フイルム１３を折曲げ
て基板１１，１２の反対主面を当接配置するもの
である。
上述した同様の技術は特願昭55−16986号公報
に記載されている。
に記載されている。
(ハ) 考案が解決しようとする問題点
基板を二枚に離間する場合、プレス打抜きで離
間する為に、プレス打抜き面側の基板側辺は丸み
を有した形状となり、その反対面側の側辺は鋭い
ばり状の突出部が形成されていた。絶縁フイルム
および銅箔を基板に貼着する場合、プレス打抜き
面と反対面に貼着すれば、基板間の側辺が鋭いば
り状の突出部となつているので基板を折曲げ配置
する際に絶縁フイルムおよび銅箔が切断する危惧
を有する欠点があつた。
間する為に、プレス打抜き面側の基板側辺は丸み
を有した形状となり、その反対面側の側辺は鋭い
ばり状の突出部が形成されていた。絶縁フイルム
および銅箔を基板に貼着する場合、プレス打抜き
面と反対面に貼着すれば、基板間の側辺が鋭いば
り状の突出部となつているので基板を折曲げ配置
する際に絶縁フイルムおよび銅箔が切断する危惧
を有する欠点があつた。
(ニ) 問題点を解決するための手段
本考案は上述した点に鑑みてなされたものであ
り、第１図に示す如く、プレス打抜きで離間して
配置した二枚の金属基板１，２のプレス打抜き面
側に絶縁フイルム３を貼着し、そのフイルム３上
に所望の導電路４を形成して、導電路４上に複数
の回路素子５を固着して、両基板間の絶縁フイル
ム３を曲折して基板１，２の反対主面を接する様
に配置する。
り、第１図に示す如く、プレス打抜きで離間して
配置した二枚の金属基板１，２のプレス打抜き面
側に絶縁フイルム３を貼着し、そのフイルム３上
に所望の導電路４を形成して、導電路４上に複数
の回路素子５を固着して、両基板間の絶縁フイル
ム３を曲折して基板１，２の反対主面を接する様
に配置する。
(ホ) 作用
この様にプレス打抜き面側に絶縁フイルム３お
よび銅箔を貼着することにより基板１，２を折曲
げ配置する際にスムーズな折曲げが行なえる。
よび銅箔を貼着することにより基板１，２を折曲
げ配置する際にスムーズな折曲げが行なえる。
(ヘ) 実施例
以下に図面に基づいて本考案の実施例を詳細に
説明する。
説明する。
第１図は本考案の実施例を示す混成集積回路で
ある。
ある。
本考案の混成集積回路は第１図に示す如く、二
枚の金属基板１，２と、基板１，２を接続する絶
縁フイルム３と、フイルム３上に設けた導電路４
と、導電路４上に固着した半導体集積回路、チツ
プ抵抗あるいはチツプコンデンサー等の複数の回
路素子５とを具備している。
枚の金属基板１，２と、基板１，２を接続する絶
縁フイルム３と、フイルム３上に設けた導電路４
と、導電路４上に固着した半導体集積回路、チツ
プ抵抗あるいはチツプコンデンサー等の複数の回
路素子５とを具備している。
以下に本考案の製造方法を簡単に説明する。
第２図Ａに示す如く、金属基板１，２の折曲げ
部分となる位置にプレス打抜きによつて金属基板
１，２を夫々の厚み分だけ離間させる。この際プ
レス打抜き面側の基板１，２側辺は丸みを有し、
その反対面側の基板１，２側辺は鋭いばり状の突
出部８で形成される。金属基板１，２は0.5〜1.0
mm厚の良熱伝導性のアルミニウムで形成され、そ
の表面には酸化アルミニウム膜が施されている。
部分となる位置にプレス打抜きによつて金属基板
１，２を夫々の厚み分だけ離間させる。この際プ
レス打抜き面側の基板１，２側辺は丸みを有し、
その反対面側の基板１，２側辺は鋭いばり状の突
出部８で形成される。金属基板１，２は0.5〜1.0
mm厚の良熱伝導性のアルミニウムで形成され、そ
の表面には酸化アルミニウム膜が施されている。
次に第２図Ｂに示す如く、金属基板１，２のプ
レス打抜き面側にエポキシ樹脂等の接着剤により
ポリイミド樹脂等の絶縁フイルム３を貼着し、そ
のフイルム３上に導電路４となる銅箔６を貼着す
る。
レス打抜き面側にエポキシ樹脂等の接着剤により
ポリイミド樹脂等の絶縁フイルム３を貼着し、そ
のフイルム３上に導電路４となる銅箔６を貼着す
る。
次に第２図Ｃに示す如く、銅箔６に所望形状の
導電路４のパターンのレジストを印刷した後に銅
箔６をエツチング除去して導電路４を形成する。
導電路４は一方の基板２の端部に外部リード７を
半田付けするパツドを並べ、パツドから導電路４
を絶縁フイルム３上に延材させる。導電路４を形
成した後、導電路４上あるいは導電路４間にトラ
ンジスタ、集積回路、チツプコンデンサー、チツ
プ抵抗等の回路素子５を固着する。
導電路４のパターンのレジストを印刷した後に銅
箔６をエツチング除去して導電路４を形成する。
導電路４は一方の基板２の端部に外部リード７を
半田付けするパツドを並べ、パツドから導電路４
を絶縁フイルム３上に延材させる。導電路４を形
成した後、導電路４上あるいは導電路４間にトラ
ンジスタ、集積回路、チツプコンデンサー、チツ
プ抵抗等の回路素子５を固着する。
最後に回路素子５を組み込んだ後、基板１，２
の離間部分の絶縁フイルム３を折曲げて基板１，
２の反対主面を当接させる。
の離間部分の絶縁フイルム３を折曲げて基板１，
２の反対主面を当接させる。
斯る本考案に依れば、プレス打抜き面側に絶縁
フイルム３および銅箔６を設けることにより、基
板１，２を折曲げ配置してもスムーズに且つ、絶
縁フイルム３および導電路４の切断を防ぐことが
できる。
フイルム３および銅箔６を設けることにより、基
板１，２を折曲げ配置してもスムーズに且つ、絶
縁フイルム３および導電路４の切断を防ぐことが
できる。
(ト) 考案の効果
上述の如く本考案に依れば、基板間の丸みを有
した面、即ち、プレス打抜き面側に絶縁フイルム
および銅箔を設けることにより、基板を折曲げ配
置する際にスムーズな折曲げが行え、且つ、従来
危惧を有していた絶縁フイルムおよび導電路の切
断を防止することができる。またプレス切断面と
反対面に形成された鋭いばり状の突出部は内側に
折曲げられるので、削り落す加工を省くことがで
きる。
した面、即ち、プレス打抜き面側に絶縁フイルム
および銅箔を設けることにより、基板を折曲げ配
置する際にスムーズな折曲げが行え、且つ、従来
危惧を有していた絶縁フイルムおよび導電路の切
断を防止することができる。またプレス切断面と
反対面に形成された鋭いばり状の突出部は内側に
折曲げられるので、削り落す加工を省くことがで
きる。
第１図は本考案の実施例を示す断面図、第２図
Ａ乃至第２図Ｃは本実施例の製造方法を示す断面
図、第３図は従来例を示す断面図である。 １，２……金属基板、３……絶縁フイルム、４
……導電路、５……回路素子、６……銅箔、７…
…外部リード、８……突出部。
Ａ乃至第２図Ｃは本実施例の製造方法を示す断面
図、第３図は従来例を示す断面図である。 １，２……金属基板、３……絶縁フイルム、４
……導電路、５……回路素子、６……銅箔、７…
…外部リード、８……突出部。
Claims (1)
- プレス打抜きで離間して配置した二枚の金属基
板と、該金属基板のプレス打抜面側に前記金属基
板を離間して結合する絶縁フイルムと、該フイル
ム上に設けた所望形状の導電路と、該導電路上に
固着される複数の回路素子とを具備し、両基板間
の絶縁フイルムを曲折して前記基板の反対主面を
接する様に配置することを特徴とする混成集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP438186U JPH0423321Y2 (ja) | 1986-01-16 | 1986-01-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP438186U JPH0423321Y2 (ja) | 1986-01-16 | 1986-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62116545U JPS62116545U (ja) | 1987-07-24 |
| JPH0423321Y2 true JPH0423321Y2 (ja) | 1992-05-29 |
Family
ID=30784995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP438186U Expired JPH0423321Y2 (ja) | 1986-01-16 | 1986-01-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423321Y2 (ja) |
-
1986
- 1986-01-16 JP JP438186U patent/JPH0423321Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62116545U (ja) | 1987-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6011809B2 (ja) | 混成集積回路 | |
| JPH0423321Y2 (ja) | ||
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| JPH0423322Y2 (ja) | ||
| JPH0442937Y2 (ja) | ||
| JPH0359591B2 (ja) | ||
| JPS6242548Y2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPH0412680Y2 (ja) | ||
| JPH0220860Y2 (ja) | ||
| JPH0429590Y2 (ja) | ||
| JPH0423323Y2 (ja) | ||
| JPS61176139A (ja) | 混成集積回路およびその製造方法 | |
| JPH0528907B2 (ja) | ||
| JPH0543499Y2 (ja) | ||
| JPH056715Y2 (ja) | ||
| JPS60242693A (ja) | 印刷配線板とその製造方法 | |
| JPS58164130U (ja) | スイツチ回路板 | |
| JPS62115761A (ja) | 混成集積回路 | |
| JPS62145895A (ja) | 混成集積回路の製造方法 | |
| JPH0533839B2 (ja) | ||
| JPH0421346B2 (ja) | ||
| JPS62149147A (ja) | 混成集積回路 | |
| JPS61208287A (ja) | 混成集積回路 | |
| JPH0152916B2 (ja) |