JPS61176139A - 混成集積回路およびその製造方法 - Google Patents
混成集積回路およびその製造方法Info
- Publication number
- JPS61176139A JPS61176139A JP60015529A JP1552985A JPS61176139A JP S61176139 A JPS61176139 A JP S61176139A JP 60015529 A JP60015529 A JP 60015529A JP 1552985 A JP1552985 A JP 1552985A JP S61176139 A JPS61176139 A JP S61176139A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- substrate
- integrated circuit
- electronic components
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ハイブリッドＩＣとも呼ばれる混成集積回路
およびこの混成集積回路の製造方法に関する。
およびこの混成集積回路の製造方法に関する。
混成集積回路は、半導体技術と薄膜技術とを併閉した集
積回路として知られており、例えば第９図に示すように
、アルミナやフェノール樹脂で作られた平板状の基板・
２「第９図（ａりに銀を含有した導電塗料等を印刷して
パターン２２や抵抗体を形成しく第９図中））、このパ
ターン２２や抵抗体の接続部にＩＣ２３やコンデンサ２
４などを半田付けして接続するとともに、基板２１のパ
ターン２２の端部に接続端子２５を接続して固定口笛９
図（Ｃす、この接続端子２５が前記基板２１から突出し
た状態で樹脂コーティングを施こして完成体２６とする
ものである（第９図（ｄ））。
積回路として知られており、例えば第９図に示すように
、アルミナやフェノール樹脂で作られた平板状の基板・
２「第９図（ａりに銀を含有した導電塗料等を印刷して
パターン２２や抵抗体を形成しく第９図中））、このパ
ターン２２や抵抗体の接続部にＩＣ２３やコンデンサ２
４などを半田付けして接続するとともに、基板２１のパ
ターン２２の端部に接続端子２５を接続して固定口笛９
図（Ｃす、この接続端子２５が前記基板２１から突出し
た状態で樹脂コーティングを施こして完成体２６とする
ものである（第９図（ｄ））。
このように従来の混成集積回路は、平板状に形成された
基板２１上に、ＩＣ２３やコンデンサ２４などの電子部
品を搭載しているため、どうしても基板２１自体が大き
くなり、この完成体２６を使用する電子機器のより一層
の小型化を妨げていた。
基板２１上に、ＩＣ２３やコンデンサ２４などの電子部
品を搭載しているため、どうしても基板２１自体が大き
くなり、この完成体２６を使用する電子機器のより一層
の小型化を妨げていた。
本発明は、斯かる点に鑑みてなされたもので、その目的
は、さらに実装密度が高く、製品の小型化が可能な混成
集積回路を提供すること、および、この混成集積回路の
合理的な製造方法を提案することにある。
は、さらに実装密度が高く、製品の小型化が可能な混成
集積回路を提供すること、および、この混成集積回路の
合理的な製造方法を提案することにある。
上記目的を達成するため、本発明は、基板上に回路パタ
ーンを形成し、その回路パターン上のＩＣそ°の他の電
子部品を搭載するとともに該パターンと導通する接続端
子とを備えた混成集積回路において、前記基板を、エツ
チングにより回路パターンを形成した可撓性を有する金
属層とこの金属層をエツチングした際残る前記回路パタ
ーンを支持する可撓性の絶縁性薄膜との少なくとも二層
により折曲自在に形成し、該基板を折曲して積層し、こ
の折曲された基板の回路パターン上に前記ＩＣ等の電子
部品を接続し、モールドして一体化した構成にしである
。
ーンを形成し、その回路パターン上のＩＣそ°の他の電
子部品を搭載するとともに該パターンと導通する接続端
子とを備えた混成集積回路において、前記基板を、エツ
チングにより回路パターンを形成した可撓性を有する金
属層とこの金属層をエツチングした際残る前記回路パタ
ーンを支持する可撓性の絶縁性薄膜との少なくとも二層
により折曲自在に形成し、該基板を折曲して積層し、こ
の折曲された基板の回路パターン上に前記ＩＣ等の電子
部品を接続し、モールドして一体化した構成にしである
。
また、この混成集積回路を製造するため、下記の工程か
らなる製造方法が提唱される。その工程は、（ａ）
折曲自在な可撓性を有する金属板に、可撓性のある絶縁
性薄膜を貼り付けて少なくとも二層からなる可撓性基板
を形成する工程、（ｂｌ この少なくとも二層に形成
された、基板のうち、一方の金属板にエツチングにより
回路パターンを形成する工程、（Ｃ） 前記絶縁性薄
膜に支持された金属板の回路パターン上の所定の位置に
、ＩＣその他の電子部品を接続し、この基板上に該電子
部品等を搭載する工程、（ｄ）ＩＣその他の電子部品を
搭載した状態で、前記基板を所定のサイズに折曲し積層
する工程、（ｅｌ 積層された基板をモールドして一
体化する工程、とからなり、これら（ａ）、 （ｂ）、
（Ｃ）（ｄ）、、 （８）の工程を順に行うことによ
り混成集積回路が製造される。
らなる製造方法が提唱される。その工程は、（ａ）
折曲自在な可撓性を有する金属板に、可撓性のある絶縁
性薄膜を貼り付けて少なくとも二層からなる可撓性基板
を形成する工程、（ｂｌ この少なくとも二層に形成
された、基板のうち、一方の金属板にエツチングにより
回路パターンを形成する工程、（Ｃ） 前記絶縁性薄
膜に支持された金属板の回路パターン上の所定の位置に
、ＩＣその他の電子部品を接続し、この基板上に該電子
部品等を搭載する工程、（ｄ）ＩＣその他の電子部品を
搭載した状態で、前記基板を所定のサイズに折曲し積層
する工程、（ｅｌ 積層された基板をモールドして一
体化する工程、とからなり、これら（ａ）、 （ｂ）、
（Ｃ）（ｄ）、、 （８）の工程を順に行うことによ
り混成集積回路が製造される。
以下、本発明の実施例を図面に基づいて説明する。第１
図ないし第７図は本発明の混成集積回路の製造工程を説
明するための説明図で、第１図はフープ状金属板全体を
示す斜視図、第２図はフープ状金属板に紙を貼付する工
程を示す説明図、第３図はエツチングされた基板を示す
平面図、第４図は該基板に電子部品を搭載した状態を示
す平面図、第５図は電子部品等を搭載した基板を折曲し
た状態を示す側面図、第６図は折曲した基板を電子部品
ともどもモールドする工程を示す側面図、第７図は接続
端子を取り付ける工程を示す側面図である。
図ないし第７図は本発明の混成集積回路の製造工程を説
明するための説明図で、第１図はフープ状金属板全体を
示す斜視図、第２図はフープ状金属板に紙を貼付する工
程を示す説明図、第３図はエツチングされた基板を示す
平面図、第４図は該基板に電子部品を搭載した状態を示
す平面図、第５図は電子部品等を搭載した基板を折曲し
た状態を示す側面図、第６図は折曲した基板を電子部品
ともどもモールドする工程を示す側面図、第７図は接続
端子を取り付ける工程を示す側面図である。
第１図において、後述の基板１を形成する金属板２°は
、例えば銅箔などの可撓性のある金属をフープ状に形成
したもので、本実施例において°は、片側にスプロケッ
トが係合する送り穴３が形成されている。基板１は第２
図に示すように、前記金属板２の裏面側から絶縁性を有
する薄い紙４が貼り付けられて二層に形成され１、可撓
性を有している。貼付される祇４はテープ状に形成され
ており、絶縁性がありエツチング不能な薄膜であれば、
特に紙に限定されず、合成樹脂製のフィルムなども用い
ることができる。なお、この紙４にも前記のような送り
穴５を金属板２の送り穴３と同ピツチで形成し、貼付時
に、この送り穴３．５とを重複させ、二層の状態で送り
易いように設定してもよい、このようにして金属板２と
紙４とで形成された基板ｌは、所定の看送られ、エツチ
ング部に入り、基板１を形成する金属板２のみがエツチ
ングされ所定の回路パターン６を得る。このとき、エツ
チングされずに残った回路パターン６は、裏面Ｌ；貼付
された紙４に支持され、剥落や位置のずれが発生しない
ように考慮されている。エツチングが終了すると回路パ
ターン６の所定の位置に例えばＩＣ７やコンデンサ８．
９などの多数の電子部品が置かれた後、回路パターン６
の電極に接続され、基板１上に該電子部品が搭載される
。基板１上への全ての電子部品の搭載が完了すると、第
５図に示すように連続した基板１の先端側から製品の大
きさに見合った所定のサイズに順次折曲され、端子取付
部１０を延長した状態で基板１を切断し、積層された回
路が形成される。このとき、送りに使用した送り穴３重
５部分も不要なので切断する。
、例えば銅箔などの可撓性のある金属をフープ状に形成
したもので、本実施例において°は、片側にスプロケッ
トが係合する送り穴３が形成されている。基板１は第２
図に示すように、前記金属板２の裏面側から絶縁性を有
する薄い紙４が貼り付けられて二層に形成され１、可撓
性を有している。貼付される祇４はテープ状に形成され
ており、絶縁性がありエツチング不能な薄膜であれば、
特に紙に限定されず、合成樹脂製のフィルムなども用い
ることができる。なお、この紙４にも前記のような送り
穴５を金属板２の送り穴３と同ピツチで形成し、貼付時
に、この送り穴３．５とを重複させ、二層の状態で送り
易いように設定してもよい、このようにして金属板２と
紙４とで形成された基板ｌは、所定の看送られ、エツチ
ング部に入り、基板１を形成する金属板２のみがエツチ
ングされ所定の回路パターン６を得る。このとき、エツ
チングされずに残った回路パターン６は、裏面Ｌ；貼付
された紙４に支持され、剥落や位置のずれが発生しない
ように考慮されている。エツチングが終了すると回路パ
ターン６の所定の位置に例えばＩＣ７やコンデンサ８．
９などの多数の電子部品が置かれた後、回路パターン６
の電極に接続され、基板１上に該電子部品が搭載される
。基板１上への全ての電子部品の搭載が完了すると、第
５図に示すように連続した基板１の先端側から製品の大
きさに見合った所定のサイズに順次折曲され、端子取付
部１０を延長した状態で基板１を切断し、積層された回
路が形成される。このとき、送りに使用した送り穴３重
５部分も不要なので切断する。
第５図に示した実施例では、３回折曲して、４重に積層
された基板１ａ、１ｂ＋ｌｃ、ｌｄにより該回路を形成
しているが、このとき、基板１の裏面が相い対する面、
すなわち、図において基板１ａと１ｂとの間の面、およ
び基板ＩＣと１ｄの間の面には、例えば絶縁性を有する
両面テープ１１を挿入して基板１の復元力を阻止するよ
うに構成し、また、基板１に搭載した各電子部品７．８
．９等が互いに接触する基板の表面が相い対する面、す
なわち、図においては基板１ｂとｌｃＯ間の面には、絶
縁性番有する紙やフィルムをスペーサ１２として挿入し
て、短絡の危険を排除するように構成してもよい。所定
の折曲工程が終了すると、第６図に示すように、前記端
子取付部１０を除いて樹脂１３によりモールド成形する
。その後、モールド成型された本体１４から突出した端
子取付部１０の回路パターン６に接続端子１５を接続し
て固定し、混成集積回路を製造する。
された基板１ａ、１ｂ＋ｌｃ、ｌｄにより該回路を形成
しているが、このとき、基板１の裏面が相い対する面、
すなわち、図において基板１ａと１ｂとの間の面、およ
び基板ＩＣと１ｄの間の面には、例えば絶縁性を有する
両面テープ１１を挿入して基板１の復元力を阻止するよ
うに構成し、また、基板１に搭載した各電子部品７．８
．９等が互いに接触する基板の表面が相い対する面、す
なわち、図においては基板１ｂとｌｃＯ間の面には、絶
縁性番有する紙やフィルムをスペーサ１２として挿入し
て、短絡の危険を排除するように構成してもよい。所定
の折曲工程が終了すると、第６図に示すように、前記端
子取付部１０を除いて樹脂１３によりモールド成形する
。その後、モールド成型された本体１４から突出した端
子取付部１０の回路パターン６に接続端子１５を接続し
て固定し、混成集積回路を製造する。
この混成集積回路は、絶縁性の両面テープ１１やスペー
サ１２を、折曲された基板１ａ、ｌｂ問およびｌｃ、ｌ
ｄ間、さらに基板１ｂ、ｌｃに搭載された電子部品間に
挿入しているが、通常は基板１裏面間の絶縁性や電子部
品間の絶縁性は保持されているので、これらがなくとも
特に問題はない。
サ１２を、折曲された基板１ａ、ｌｂ問およびｌｃ、ｌ
ｄ間、さらに基板１ｂ、ｌｃに搭載された電子部品間に
挿入しているが、通常は基板１裏面間の絶縁性や電子部
品間の絶縁性は保持されているので、これらがなくとも
特に問題はない。
このように、上記方法によって製造された混成集積回路
は、第５．６．７図に示すように可撓性を有する金属板
２と紙４などの絶縁性薄膜により少なくとも二層に形成
され折曲された基板１上にＩＣ７等の電子部品８．９を
搭載し、基板１の一部に設けられた端子取付部１０に接
続端子１５を取り付けた構造を備えており、この構造に
よると、任意の積層体が形成できる。
は、第５．６．７図に示すように可撓性を有する金属板
２と紙４などの絶縁性薄膜により少なくとも二層に形成
され折曲された基板１上にＩＣ７等の電子部品８．９を
搭載し、基板１の一部に設けられた端子取付部１０に接
続端子１５を取り付けた構造を備えており、この構造に
よると、任意の積層体が形成できる。
なお、本実施例においては、端子取付部１０の回路パタ
ーン６に接続端子１５を取り付けて端子部を形成してい
るが、第８図に示すように該端子取付部１０を延長して
そのまま接続端子１５ａとしてもよいことはいうまでも
ない。
ーン６に接続端子１５を取り付けて端子部を形成してい
るが、第８図に示すように該端子取付部１０を延長して
そのまま接続端子１５ａとしてもよいことはいうまでも
ない。
、 以上の説明から明らかなように、折曲自在な一基
板上にＩＣ等の電子部品を搭載し、折曲した状態で混成
集積回路が形成される本発明によれば、基板の長手方向
の長さを余り限定されず任意に充分に長く設定でき、電
子部品が実装されたこの長い基板を任意の高さに揃えて
折曲することによ゛す、実装密度を極めて高くすること
ができ、製品の小型化を図ることができる。また、本発
明の製造方法によれば、合理的に無駄なく本発明品を製
造することができる。
板上にＩＣ等の電子部品を搭載し、折曲した状態で混成
集積回路が形成される本発明によれば、基板の長手方向
の長さを余り限定されず任意に充分に長く設定でき、電
子部品が実装されたこの長い基板を任意の高さに揃えて
折曲することによ゛す、実装密度を極めて高くすること
ができ、製品の小型化を図ることができる。また、本発
明の製造方法によれば、合理的に無駄なく本発明品を製
造することができる。
第１図ないし第７図は本発明の実施例に係る混成集積回
路の製造工程を説明するための説明図で、第１図はフー
プ状金属板全体を示す斜視図、第セ図はフープ状金属板
に紙を貼付する工程を示す説明図、第３図はエツチング
され回路パターンが形成された基板を示す平面図、第４
図は該基板に電子部品を搭載した状態を示す平面図、第
５図は電子部品等を搭載した基板を折曲した状態を示す
側面図、第６図は折曲した基板を電子部品ともどもモー
ルドする工程を示す側面図、第７図は接続端子を取り付
ける工程を示す側面図、第８図は他の実施例を示す断面
説明図、第９図は従来の混成集積回路の製造工程を示す
説明図で、第９図（ａ）は基板の平面図、第９図０１１
）は印刷により回路パターンを形成した基板の平面図、
第９図（Ｃ）は電子部品を搭載した基板の平面図、第９
図（ａ）は樹脂コーティングを施こした完成体の平面図
である。 １・・・基板、２・・・金属板、４・・・紙、６・・・
回路パターン、７・・・ＩＣ，８，９・・・コンデンサ
、１３・・・樹脂。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図
路の製造工程を説明するための説明図で、第１図はフー
プ状金属板全体を示す斜視図、第セ図はフープ状金属板
に紙を貼付する工程を示す説明図、第３図はエツチング
され回路パターンが形成された基板を示す平面図、第４
図は該基板に電子部品を搭載した状態を示す平面図、第
５図は電子部品等を搭載した基板を折曲した状態を示す
側面図、第６図は折曲した基板を電子部品ともどもモー
ルドする工程を示す側面図、第７図は接続端子を取り付
ける工程を示す側面図、第８図は他の実施例を示す断面
説明図、第９図は従来の混成集積回路の製造工程を示す
説明図で、第９図（ａ）は基板の平面図、第９図０１１
）は印刷により回路パターンを形成した基板の平面図、
第９図（Ｃ）は電子部品を搭載した基板の平面図、第９
図（ａ）は樹脂コーティングを施こした完成体の平面図
である。 １・・・基板、２・・・金属板、４・・・紙、６・・・
回路パターン、７・・・ＩＣ，８，９・・・コンデンサ
、１３・・・樹脂。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図
Claims (2)
- （１）エツチングにより回路パターンが形成された金属
層と、この金属層をエツチングした際残る回路パターン
を支持する絶縁性薄膜との少なくとも二層により形成さ
れ折曲自在に積層された基板と、この折曲された基板の
回路パターン上に搭載されたＩＣその他の電子部品とか
らなり、これらの積層基板と電子部品とを一体的にモー
ルドして成形したことを特徴とする混成集積回路。 - （２）基板上に回路パターンを形成し、この回路パター
ン上にＩＣその他の電子部品を搭載して形成される混成
集積回路を製造する方法において、まず最初に、可撓性
を有する金属板に、可撓性を備えた絶縁性薄膜を貼り付
けて、少なくとも二層からなる折曲自在な基板を形成し
、次に、この少なくとも二層に形成された基板の金属板
にエツチングにより回路パターンを形成するとともに、
この回路パターンを前記絶縁性薄膜に支持させ、さらに
、この回路パターン上の所定の位置に、ＩＣその他の電
子部品を接続し、引き続いて、これらの電子部品を搭載
した状態で基板を折曲して積層し、最後に、この積層さ
れた基板と基板に搭載された電子部品とをモールドして
一体化することを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015529A JPS61176139A (ja) | 1985-01-31 | 1985-01-31 | 混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015529A JPS61176139A (ja) | 1985-01-31 | 1985-01-31 | 混成集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61176139A true JPS61176139A (ja) | 1986-08-07 |
Family
ID=11891333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015529A Pending JPS61176139A (ja) | 1985-01-31 | 1985-01-31 | 混成集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279493A (ja) * | 1988-09-14 | 1990-03-20 | Teikoku Tsushin Kogyo Co Ltd | 電子部品実装体 |
| EP0784418A2 (de) * | 1996-01-15 | 1997-07-16 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| JP2016539034A (ja) * | 2013-09-27 | 2016-12-15 | タクトテク オーユー | 電気機械的構造体を製造するための方法およびその方法を実施するための装置 |
-
1985
- 1985-01-31 JP JP60015529A patent/JPS61176139A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279493A (ja) * | 1988-09-14 | 1990-03-20 | Teikoku Tsushin Kogyo Co Ltd | 電子部品実装体 |
| EP0784418A2 (de) * | 1996-01-15 | 1997-07-16 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| EP0784418A3 (de) * | 1996-01-15 | 1999-09-08 | Fela Holding AG | Verfahren zur Herstellung von spritzgegossenen dreidimenssionalen Leiterformkörpern, sogenannten 3-D MID |
| JP2016539034A (ja) * | 2013-09-27 | 2016-12-15 | タクトテク オーユー | 電気機械的構造体を製造するための方法およびその方法を実施するための装置 |
| US10575407B2 (en) | 2013-09-27 | 2020-02-25 | Tactotek Oy | System for carrying out a manufacturing method on an electro chemical structure |
| US10660211B2 (en) | 2013-09-27 | 2020-05-19 | Tactotek Oy | Method for manufacturing an electromechanical structure |
| US10813222B2 (en) | 2013-09-27 | 2020-10-20 | Tactotek Oy | System for manufacturing an electromechanical structure |
| US10986735B2 (en) | 2013-09-27 | 2021-04-20 | Tactotek Oy | Method for manufacturing an electromechanical structure and an arrangement for carrying out the method |
| US10986733B2 (en) | 2013-09-27 | 2021-04-20 | Tactotek Oy | Method for manufacturing an electromechanical structure |
| US10986734B2 (en) | 2013-09-27 | 2021-04-20 | Tactotek Oy | Method for manufacturing an electromechanical structure and an arrangement for carrying out the method |
| EP3049227B1 (en) * | 2013-09-27 | 2021-10-27 | TactoTek Oy | Method for manufacturing an electromechanical structure and an arrangement for carrying out the method |
| US11363720B2 (en) | 2013-09-27 | 2022-06-14 | Tactotek Oy | System for manufacturing an electromechanical structure |
| US11406021B2 (en) | 2013-09-27 | 2022-08-02 | Tactotek Oy | System for manufacturing an electromechanical structure |
| US11516920B2 (en) | 2013-09-27 | 2022-11-29 | Tactotek Oy | Method for manufacturing an electromechanical structure and an arrangement for carrying out the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7698811B2 (en) | Method for manufacturing multilayer printed circuit boards using inner substrate | |
| US7301751B2 (en) | Embedded capacitor | |
| JPH08125342A (ja) | フレキシブル多層配線基板とその製造方法 | |
| JPH05152693A (ja) | 補強部付フレキシブルプリント基板およびその製法 | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JP3310037B2 (ja) | プリント配線板の製造方法 | |
| CN114126239A (zh) | 具有内埋薄膜电阻的线路板及其制作方法 | |
| JPS61176139A (ja) | 混成集積回路およびその製造方法 | |
| JPH04127492A (ja) | プリント配線用材とその製造方法とプリント配線板 | |
| JPH0143473B2 (ja) | ||
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JPS6320894A (ja) | 電気回路を有するサンドイツチ板の製造方法 | |
| JP3854479B2 (ja) | Ｔａｂテープの製造方法およびｔａｂテープ用積層フィルム | |
| JPH10335759A (ja) | フレキシブルプリント配線板 | |
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| WO1990007857A1 (en) | Metal core wiring board | |
| JPH04349704A (ja) | アンテナ | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JP3997629B2 (ja) | 補強シート付ｔａｂ用フィルムキャリアテープ | |
| JP2560947B2 (ja) | セラミック多層配線基板の製造方法 | |
| TW200945968A (en) | Method for manufacturing a printed circuit board having different thicknesses | |
| JPH0224395B2 (ja) | ||
| JPS593879B2 (ja) | 印刷配線板の製造法 | |
| JPH0152916B2 (ja) |