JPH10116861A - キャリアテープ、及びキャリアテープ製造方法 - Google Patents

キャリアテープ、及びキャリアテープ製造方法

Info

Publication number
JPH10116861A
JPH10116861A JP8287656A JP28765696A JPH10116861A JP H10116861 A JPH10116861 A JP H10116861A JP 8287656 A JP8287656 A JP 8287656A JP 28765696 A JP28765696 A JP 28765696A JP H10116861 A JPH10116861 A JP H10116861A
Authority
JP
Japan
Prior art keywords
film
wiring
tape
hole
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8287656A
Other languages
English (en)
Inventor
Kiyohito Endou
貴代仁 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8287656A priority Critical patent/JPH10116861A/ja
Priority to US08/947,007 priority patent/US6007729A/en
Priority to KR1019970051764A priority patent/KR19980032687A/ko
Priority to EP97307988A priority patent/EP0836228A3/en
Priority to TW086114989A priority patent/TW395036B/zh
Publication of JPH10116861A publication Critical patent/JPH10116861A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

(57)【要約】 【課題】密ピッチのインナーリードのキャリアテープを
提供する。 【解決手段】金属膜８のエッチングによって第１、第２
の配線１１、１２とピッチ変換配線１４とを形成する
際、第２配線１２とピッチ変換配線１４の厚みを第１配
線１１よりも薄くする。フィルムテープ３上に第１配線
１１を設け、前記フィルムテープに設けられた孔１５内
に第２配線１２を設け、該孔１５内に設けられた樹脂膜
９上にピッチ変換配線１４を設けると、密ピッチの第２
配線１２と疎ピッチの第１配線１１とをピッチ変換配線
１４によって、短絡を生じることなく接続することがで
きる。第１配線１１を液晶基板との接続用に、第２配線
１２を半導体素子との接続用に用いることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャリアテープに
かかり、特に、電極間の間隔が狭い半導体素子を搭載す
るのに適したキャリアテープに関する。
【０００２】
【従来の技術】近年では、電子装置の高密度化の要求に
より、半導体素子をフィルムテープ内に収納し、液晶パ
ネルやプリント基板上に実装できるキャリアテープが広
く用いられている。
【０００３】そのようなキャリアテープの従来技術のも
のを説明する。
【０００４】図１１(ａ)の符号１０３はフィルムテープ
であり、表面にあらかじめ接着剤が塗布され、接着剤層
１５４が形成されている。
【０００５】そのフィルムテープ１０３を打ち抜いて孔
１１５を形成し(同図(ｂ))、次いで、接着剤層１５４上
に金属箔(金属膜)１０８を張り付ける(同図(ｃ))。この
ような孔には、フィルムテープ１０３の切断時や位置決
めのために用いられる図示せぬ孔もあるが、図１１に示
した孔１１５は、半導体素子収納用のはデバイスホール
と呼ばれている孔である。金属箔１０８の裏面は、フィ
ルムテープ１０３との接着性を高めるための粗面処理が
されているため、デバイスホール内にはその粗面の凹凸
が露出している。
【０００６】金属箔１０８を貼り付けた後、脱脂及び表
面平滑化のため、エッチング溶液に浸漬して化学的に研
磨処理すると、金属箔１０８の露出部分がエッチングさ
れる。このとき、金属箔１０８の表面だけではなく、孔
１１５内に露出した金属箔１０８の裏面もエッチングさ
れ、滑らかになる。
【０００７】金属箔１０８の元の厚みをａ、表面と裏面
のエッチング量をそれぞれｂ、ｃとすると、金属箔１０
８のうち、フィルムテープ１０３上に位置する部分１６
１の厚みは ａ−ｂ であるが、デバイスホール１１５上
に位置する部分１６２の厚みはそれよりも薄く、ａ−
（ｂ＋ｃ） となる(同図(ｄ))。
【０００８】次に、フィルムテープ１０３の裏面側にレ
ジスト膜１６６を全面製膜すると共に、エッチング処理
された金属箔１０８の表面にレジスト膜１６５を形成
し、これを図示のようにパターニングする(同図(ｃ))。
この状態でエッチング溶液に浸漬すると、レジスト膜１
６５の開口部分１６８から金属箔１０８のエッチングが
進行し、フイルムテープ１０３上と裏面のレジスト膜１
６６上にそれぞれパターニングされた金属膜配線１１０
1、１１０2が形成される(同図(ｆ))。
【０００９】次いで、レジスト膜の剥離処理を行い、パ
ターニングされたレジスト膜１６５を除去するとフィル
ムテープ１０３上の金属膜配線１１０1によって第１配
線１１１が形成される。このとき、同時に裏面のレジス
ト膜１６６が除去され、デバイスホール１１５が現れる
と、裏面のレジスト１６６上にあった金属膜配線１１０
2は一端がフィルムテープ１０３上に固定され、他端が
デバイスホール１１５上に浮かび、それがインナーリー
ドと呼ばれる第２配線１１２となる(同図(ｇ))。
【００１０】このようなキャリアテープ１０２の第１配
線１１１上の一部に保護膜が形成された後、デバイスホ
ール内に半導体素子が納められ、半導体素子上の電極と
第２配線１１２との電気的接続が行われる。その後、半
導体素子をポッティング等を行い、樹脂によって覆い、
電気的試験を行う。液晶パネルへの実装時にはフィルム
テープ１０３を個々の半導体素子毎に切り離した後、第
１配線の一部分によって液晶パネル上の電極との接続が
行われる。
【００１１】従来技術のキャリアテープ１０２は上述の
ような製造工程によって作成されるため、第１配線１１
１と第２配線１１２との膜厚が異なる。金属箔１０８の
エッチングは、一般にウェットエッチングによって行わ
れるため、開口部１６８からのエッチング反応はキャリ
アテープの表面と平行な方向にも進行し、サイドエッチ
ング量が大きいため、金属箔１０８の膜厚が厚い部分で
はファインパターン化することには限界があった。
【００１２】このようなキャリアテープ１０２の平面図
を図１２に示す。デバイスホール１１５周辺には、半導
体素子上の電極との接続に用いられる第２配線１１２が
密ピッチに設けられている。
【００１３】この図１２の符号１１６はリードホールを
示しており、フィルムテープ３を打ち抜いてデバイスホ
ール１１５を形成する際に同時に形成されている。この
リードホール１１６上にも配線１１３が形成されている
が疎ピッチであり、プリント基板上の電極との接続の際
には表面若しくは裏面から加熱治具が押し当てられ、半
田付け接続が行われる。
【００１４】また、符号１２１は、第１配線１１１と同
時にフィルムテープ１０３上に形成されたテスト用のパ
ッドであり、半導体素子の電気的試験に用いられる。符
号１２２は、第１配線１１１のうち、液晶パネル上に設
けられた電極と導電樹脂によって接続される電極部分で
ある。
【００１５】デバイスホール１１５内に収納される半導
体素子上の電極は、間隔が密に形成されているため、第
２配線１１２は密ピッチに形成する必要があるが、それ
に対し、液晶パネル上の電極間隔は比較的疎に配置され
ているため、第１配線１１１のパネルと接続される部分
１２２は疎ピッチに形成されている。
【００１６】このように、第１配線１１１に要求される
配線ピッチと、第２配線１１２に要求される配線ピッチ
とが異なるため、第１配線１１１によってピッチ変換部
１０９を構成し、第１配線１１１の液晶パネルに接続さ
れる部分１２２と第２配線１１２の半導体素子に接続さ
れる部分とをそれぞれ接続しようとする場合、ピッチ変
換部１０９内の第１配線１１１は、液晶パネルに接続さ
れる部分１２２側ではその部分のピッチと同じ疎ピッチ
とし、第２配線１１２側ではその部分のピッチと同じ密
ピッチに形成する必要がある。
【００１７】しかしながら半導体素子の多ピン化が進
み、素子接続用に用いられる第２配線１１２のピッチは
増々狭くなり、密ピッチ化する傾向にある。他方、第１
配線１１１の底面は、フィルムテープ１０３との接着性
を高めるために粗面処理がされているため、従来技術の
ように、第１配線１１１によってピッチ変換部１０９を
構成させた場合には、ピッチ変換部１０９内をファイン
パターン化しようとしてエッチング時間を短くすると、
第１配線１１１の金属膜が完全にエッチングされず、接
着層剤１５４上に残った金属膜残渣により、第２配線１
１２側との接続部分で短絡が生じ、不良品が発生してし
まうという問題があった。
【００１８】
【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、多
ピン化が進む半導体素子に対応できるキャリアテープを
提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明はキャリアテープであって、フ
ィルムテープに孔が開けられた後、前記フィルムテープ
と金属膜とが張り合わされ、前記金属膜の前記孔内に前
記金属膜が露出した部分がエッチングによって薄くさ
れ、前記フィルムテープと前記金属膜の裏面の所望位置
に樹脂膜が設けられたことを特徴とする。
【００２０】この請求項１記載のキャリアテープについ
ては、請求項２記載の発明装置のように、前記樹脂膜が
設けられた後、裏面をレジスト膜で保護すると共に表面
にパターニングされたレジスト膜を形成して前記金属膜
のエッチングを行い、次いで、前記裏面のレジスト膜と
前記パターニングされたレジスト膜とを除去し、前記フ
ィルムテープ上に複数の第１配線を設け、前記孔上に前
記各第１配線よりも密なピッチで配置した複数の第２配
線を設け、また、前記樹脂膜上に前記各第１配線と前記
各第２配線とをそれぞれ接続するピッチ変換配線を設け
ることができる。
【００２１】他方、請求項３記載の発明装置は、キャリ
アテープであって、フィルムテープと該フィルムテープ
に設けられた孔とを有し、前記フィルムテープと前記孔
上に設けられた金属膜がエッチングされて形成された第
１配線と、前記第１配線よりも厚みの薄い第２配線と
が、それぞれ前記フィルムテープ上と前記孔上に設けら
れ、前記第１配線と前記第２配線とは、前記第１配線よ
りも厚みの薄いピッチ変換配線によって接続されている
ことを特徴とする。
【００２２】この請求項３記載のキャリアテープについ
ては、請求項４記載の発明装置のように、前記ピッチ変
換配線は樹脂膜上に形成させることができる。
【００２３】さらに、請求項２乃至請求項４のいずれか
１項記載のキャリアテープについては、請求項５記載の
発明装置のように、前記ピッチ変換配線上に保護膜を形
成しておくとよい。
【００２４】また、これら請求項２乃至請求項５のいず
れか１項記載のキャリアテープについては、請求項６記
載の発明装置のように、前記第２配線を半導体素子との
接続用にし、前記第１配線の一部を液晶パネルとの接続
用にすることができる。
【００２５】他方、フィルムテープに孔を開け、次いで
前記フィルムテープ上に金属膜を張り合わせ、前記金属
膜の露出部分をエッチングして膜厚を薄くした後、前記
金属膜裏面をレジスト膜で保護すると共に表面にパター
ニングされたレジスト膜を形成して前記金属膜のエッチ
ングを行い、前記パターニングされたレジスト膜と前記
裏面のレジスト膜とを除去し、前記フィルムテープ上に
位置する第１配線と、前記孔上に位置し、前記第１配線
よりも密なピッチの第２配線とを形成するキャリアテー
プ製造方法であって、前記裏面を保護するレジスト膜
は、前記孔内に露出する金属膜裏面の所望位置に樹脂膜
を設けた後に形成し、前記パターニングされたレジスト
膜と前記裏面のレジスト膜とを除去する際に前記樹脂膜
を残すことを特徴とする。
【００２６】この場合、請求項８記載の発明方法のよう
に、前記樹脂膜を設けた後で、前記金属膜のエッチング
を行い、次いで前記孔内に露出する金属膜裏面の所望位
置に次の樹脂膜を設ける工程を所望回数行った後、前記
裏面のレジスト膜を形成することができる。
【００２７】このような請求項７又は請求項８のいずれ
か１項記載のキャリアテープ製造方法については、請求
項９記載の発明方法のように、前記第１配線と前記第２
配線とを形成する際に、前記パターニングされたレジス
ト膜によって前記樹脂膜上に複数のピッチ変換配線を形
成し、前記樹脂膜上に形成された前記各ピッチ変換配線
によって前記各第１配線と前記各第２配線とを接続させ
ることができる。
【００２８】上述の本発明の構成によれば、予めフィル
ムテープに接着層を設けておき、そのフィルムテープに
金型等で孔を開け、次いで接着層と金属箔等の金属膜と
を密着させ、金属膜をフィルムテープに張り合わせる
と、孔内に金属膜裏面が露出するので、その金属膜の露
出部分をエッチングし、脱脂や裏面の平滑化を行うこと
ができる。
【００２９】このように金属膜の処理を行った後、フィ
ルムテープの裏面にレジスト膜を全面成膜すると共に金
属膜表面にパターニングされたレジスト膜を形成し、次
いで、金属膜のエッチングを行うと、レジスト膜のパタ
ーンが金属膜に転写され、レジスト膜を剥離除去する
と、金属膜が残った部分によって、フィルムテープ上に
位置する第１配線と、孔上に位置する第２配線とを形成
することができる。
【００３０】その際、裏面のレジスト膜は、孔内に露出
する金属膜裏面の所望位置に樹脂膜を設けた後に形成す
るようにしておき、エッチングによって第１配線と第２
配線とを形成するときに、パターニングされたレジスト
膜によって樹脂膜上に複数のピッチ変換配線を形成し、
そして、パターニングされたレジスト膜と裏面のレジス
ト膜とを除去する際に樹脂膜が残るようにしておくと、
第１、第２配線の形成と同時に、樹脂膜上にピッチ変換
配線を形成することができる。
【００３１】脱脂処理のエッチングの際に、金属膜の孔
上に位置する部分では、裏面がエッチングされる分だけ
フィルム上に位置する部分よりも薄くなっているので、
ピッチ変換配線と第２配線とは第１配線よりもファイン
パターン化をすることができるので、ピッチ変換配線に
よって第１配線と第２配線とを接続させると、電極間隔
の狭い半導体素子に対応し、密ピッチの第２配線を有す
るキャリアテープを構成することができる。
【００３２】このようなピッチ変換配線上に保護膜を形
成しておくと搬送や取り扱いの際に傷がつかなくなるの
で都合がよい。
【００３３】なお、このようなキャリアテープでは、第
２配線を密ピッチにできるので、第１配線の一部を疎な
ピッチで幅広に形成し、第２配線を半導体素子との接続
用に、第１配線を液晶パネルとの接続用に用いることが
できる。
【００３４】金属膜裏面に設ける樹脂膜については、１
層目の樹脂膜を形成した後、再度金属膜のエッチングを
行い、次いで２層目の樹脂膜を形成した後に裏面レジス
トを形成するようにすれば、金属膜の厚みが３種類とな
り、パターン設計が容易になる。このような金属膜のエ
ッチングと樹脂膜の形成とを所望回数行うと、金属膜の
厚みを必要な種類だけ設けることができる。
【００３５】
【発明の実施の形態】本発明を液晶パネル駆動用回路の
半導体素子を搭載するキャリアテープ及びその製造方法
に適用した場合の実施例について説明する。
【００３６】断面図の図１(ａ)と斜視図の図６(ａ)の符
号３はフィルムテープ(幅３５ｍｍ〜７０ｍｍ)を示して
おり、表面にあらかじめ接着剤が塗布され、接着剤層５
４が形成されている。
【００３７】そのフィルムテープ３を金型等で打ち抜
き、孔１５、１６を形成する(図１(ｂ),図６(ｂ))。次
いで、図６(ｃ)に示すように、ローラー８０1、８０2に
よって、導体からなる金属箔(金属膜)８(膜厚３５μｍ
〜１００μｍ程度)を接着層剤５４上に押圧すると、金
属箔８はフィルムテープ３に張り付けられる。このと
き、接着剤層５４の範囲内にある孔１５は金属箔８で塞
がれる(図１(ｃ),図６(ｄ))。
【００３８】その状態の裏面を図７(ａ)に示す。金属箔
８の裏面は接着力向上のために粗面処理が施されてお
り、孔１５内にはその粗面の凹凸が露出している。孔１
６は搬送用であり、金属箔８は孔１６を塞がない範囲で
張り付けられる。
【００３９】金属箔８を貼り付けた後、脱脂と表面平滑
化のため、エッチング溶液に浸漬して化学的な研磨処理
を行うと、金属箔８の露出部分の表面がエッチングされ
る。このとき、孔１５内に露出していた金属箔８の裏面
(粗面)は滑らかになるが、孔１５上に位置する部分６２
の厚みは、裏面が研磨される分だけフィルムテープ３上
に位置する部分６１の厚みよりも薄くなる。
【００４０】次いで、孔１５内に露出する金属箔８の裏
面の所望位置に、樹脂膜９(膜厚３０μｍのポリイミド
膜)を形成し、図示せぬレジスト膜を用いてエッチング
することにより所定パターンにパターニングする(図１
(ｅ))。その状態の裏面側平面図を図７(ｂ)に示す。樹
脂膜９はフィルムテープ３と金属箔８に密着固定されて
おり、その樹脂膜９が形成されていない部分でデバイス
ホール６とリードホール７や、切断用細溝７０や位置決
め用等の治具ホール７１が構成されている。それらデバ
イスホール６、リードホール７、切断用細溝７０、位置
決め用等の治具ホール７１内では、金属箔８の裏面が露
出している。
【００４１】その状態から、樹脂膜９及び上記の各孔内
の金属箔８上に裏面レジスト膜１９を全面形成すると共
に、金属箔８表面にレジスト膜６４を塗布する(図２
(ｆ))。次いで、フォトリソグラフ工程において、図８
(ａ)の斜視図に示すように、表面のレジスト膜６４上
に、ガラスマスクに形成された配線パターン６９を露光
照写し、次いでレジスト膜６４を現像し、金属箔８上に
パターニングされたレジスト膜５を形成する(図２
(ｇ))。
【００４２】その状態でエッチング溶液に浸漬すると、
パターニングされたレジスト膜５の開口部６８から金属
箔８のエッチングが進行する。
【００４３】切断用細溝７０や位置決め用等の治具ホー
ル７１上の金属箔８表面はレジスト膜５で保護されてお
らず、全部開口部６８とされているため、その部分の金
属箔８は全部除去される。他方、デバイスホール６、治
具ホール７、樹脂膜９、又はフィルムテープ３上の金属
箔８表面では、パターニングされたレジスト膜５によっ
て、金属膜配線１０1〜１０3が形成される(同図(ｈ))。
【００４４】次いで、パターニングされたレジスト膜５
と裏面レジスト膜１９とを除去すると、デバイスホール
６と治具ホール７とが現れるが、フィルムテープ３上に
は金属膜配線１０1によって第１配線１１が形成され、
また、デバイスホール６と治具ホール７上では、裏面レ
ジスト膜１９上にあった金属膜配線１０2によって第２
配線１２が形成される。このレジスト膜５、１９を除去
する際、樹脂膜９は除去されないようにしてあるので、
金属配線１０3は樹脂膜９に固定されたままであり、そ
の金属配線１０3によってピッチ変換配線１４が形成さ
れる(図２(ｉ))。この状態の表側平面図を図９に示す。
【００４５】第２配線１２のピッチは７０μｍと密ピッ
チであり、第１配線１１のピッチは１００μｍと疎ピッ
チであるが、ピッチ変換配線１４は、第２配線１２側で
はその第２配線１２と同じ密ピッチに、液晶パネルに接
続される部分側ではその第１配線１１と同じ疎ピッチに
されており、ピッチ変換配線１４によって第２配線１２
と第１配線１１とが接続されている。
【００４６】最後に、多数のピッチ変換配線１４が密集
したピッチ変換部上に保護膜を形成し(図示せず)、半導
体素子をデバイスホール６内に納め、その半導体素子上
の電極と第２配線１２とを接続させる。各半導体素子毎
に１個１個を切り離して液晶パネルやプリント基板に実
装可能な状態になる。
【００４７】なお、このキャリアテープ２のように、フ
ィルムテープ３に対して大きな孔１５を形成し、樹脂膜
９によってデバイスホール６やリードホール７の他、位
置決め用等の治具ホール１６や切断用細溝をも形成する
場合は、フィルムテープ３の打ち抜き用金型の種類が１
つで済むので、金型費用が減少し、開発期間が短縮して
都合がよい。
【００４８】以上説明したキャリアテープ２では、デバ
イスホール６とリードホール７とを樹脂膜９によって分
離・形成したが(図１(ｅ)及び図２(ｆ)〜(ｉ)の符号ｎ
で示す樹脂膜９の部分)、図３(ａ)に示すように、フィ
ルムテープ３を打ち抜く際、予め、フィルムテープ３
(符号ｍで示す部分)によって、デバイスホール１６とな
る孔２５1とリードホール７となる孔２５2とを分離させ
ておき、次いで、金属箔８を貼り付けるようにしてもよ
い(図３(ｂ))。この場合は、孔２５1上の金属箔８の裏
面にパターニングされた樹脂膜９を形成する際、フィル
ムテープ３と金属箔８に密着固定させ(同図(ｃ))、エッ
チングによって金属箔８のパターニングを行い、デバイ
スホール１６上に第２配線１２を、フィルムテープ３上
に第１配線１１を、樹脂膜９上にピッチ変換配線１４を
形成する(同図(ｄ))。
【００４９】このように構成したキャリアテープ２'で
も、ピッチ変換配線１４によって、密ピッチの第２配線
１２と疎ピッチの第１配線１１とを短絡することなく接
続することができる。
【００５０】他方、本発明は、Ｑｕａｄタイプのキャリ
アテープにも適用することができる。この場合、図１０
(ａ)に示すように、フィルムテープ３に矩形の孔３５を
開け、フィルムテープ３と金属箔８とを貼り合わせた
後、図１０(ｂ)の裏面側平面図に示すように、パターニ
ングされた樹脂膜９を金属箔８の裏面に形成する際、孔
３５の四隅部分でフィルムテープ３に固定させる。その
樹脂膜９の中央部分にデバイスホール６を設けておき、
また、樹脂膜９とフィルムテープ３との間の隙間によっ
てリードホール７を形成しておく。
【００５１】次いで、上述のキャリアテープ２、２'と
同様に金属箔８の裏面をレジスト膜で保護し、表面にパ
ターニングされたレジスト膜を形成して金属箔８のエッ
チング処理を行うと、図１０(ｃ)の表側平面図に示すよ
うに、デバイスホール６の四辺から内側に向けて第２配
線１２を形成し、樹脂膜９上にピッチ変換配線１４を形
成し、また、フィルムテープ３上には第１配線１１を形
成することができる。このキャリアテープ２"でも、第
２配線１２は密ピッチであり、ピッチ変換配線１４によ
って疎ピッチの第１配線１１と接続されている。
【００５２】なお、上述の樹脂膜９にはポリイミド樹脂
を用いたが、それに限定されるものではない。例えばガ
ラス・エポキシ樹脂等の他の樹脂を用いても良いが、フ
ォトリソグラフ工程によってパターニングができるもの
が望ましい。
【００５３】上述の実施例は、金属箔８のエッチングを
１回行ったが、複数回行うことができる。図４、５を用
いてその例を説明すると、表面に接着剤層５４が形成さ
れているフィルムテープ３に対し、金型等を用いて孔２
５1、２５2を打ち抜き形成し、導体となる金属箔８を接
着剤５４上に熱圧着させ孔２５1、２５2を、金属箔８に
よって塞がれた状態にする(同図(ａ))。
【００５４】金属箔８裏面には、接着剤層５４との密着
力を向上させるために粗面化処理が施されているので、
金属箔８を貼り合わせた後にエッチング溶液に浸漬し、
化学的な研磨を処理を施し、粗面の平滑化と脱脂を行う
と、裏面は粗面か処理分だけ薄くなる(同図(ｂ))。
【００５５】その状態から金属箔８上にレジスト膜６４
を全表面に塗布すると共に、孔２５2(リードホール)内
に裏面レジスト膜１９を塗布する(同図(ｃ))。なお、こ
のときの裏面レジスト膜１９の塗布方法は、印刷法でも
よいが、フォトリソグラフ工程によってパターニングが
できるものが良い。
【００５６】次いで、再度エッチングにて化学研磨処理
を行うと、孔２５1内の金属箔８部分６３の膜厚は、フ
ィルムテープ３上の部分６２の膜厚よりも薄くなる(同
図(ｄ))。
【００５７】そのエッチング後、レジスト膜６４と裏面
レジスト膜１９とを除去し(同図(ｅ))、再度金属箔８表
面にレジスト膜６４を、孔２５1、２５2内に裏面レジス
ト膜１９を塗布し(図５(ｆ))、レジスト膜６４に照射露
光と現像を行ってパターニングされたレジスト膜５を形
成し(同図(ｇ))、金属箔８のパターンエッチを行う(同
図(ｈ))。
【００５８】パターニングされたレジスト膜５と裏面レ
ジスト膜１９の除去を行うと、フィルムテープ３上に、
粗ピッチの第１配線１１が形成され、デバイスホール６
上には、密ピッチである第２配線１２(インナーリード)
が形成される。リードホール７上には、第１配線１１と
第２配線１２の中間の膜厚である金属配線１３が形成さ
れる。
【００５９】以上が、３種類の膜厚の配線を形成する場
合であり、裏面レジスト１９膜の塗布と金属箔８のエッ
チング、及び樹脂膜９の形成を所望回数行うことによっ
て金属箔８の厚みを制御し、複数種類の膜厚の配線を形
成することが可能となる。
【００６０】また、本発明に関しては、孔２５1(デバイ
スホール)を形成して半導体素子を裏面側でも表面側で
も実装できるようになっているが、表面からの実装のみ
でであればデバイスホール２５1は不要となる。従っ
て、樹脂によって塞いでおき、第２配線部の金属箔８を
極力薄くして密ピッチ化することができる。その場合に
は、接続に用いる金属配線を樹脂上に形成し、その樹脂
で支えさせることができるので、デバイスホールやリー
ドホールにオーバーハングしている部分がなくなり、曲
がりや破断等の強度的な不具合も解消できる。
【００６１】
【発明の効果】ピッチが密の配線と疎の配線とを配線間
の短絡が生じることなく接続することができる。金型の
種類を削減できるので、製作期間の短縮化、コスト低減
が図れる。ピッチ変換配線は接着層を介さないで樹脂膜
に固定されているので、樹脂膜の塗布厚を変更すること
で、折り曲げの難易を容易に変化させることができる。
金属膜を多数種類の厚みにできるので、配線パターン設
計が容易になる。
【図面の簡単な説明】
【図１】(ａ)〜(ｅ)：本発明のキャリアテープ製造方法
の一例を示す工程図の前半
【図２】(ｆ)〜(ｉ)：その工程図の後半
【図３】(ａ)〜(ｄ)：他の例を示す工程図
【図４】(ａ)〜(ｅ)：３種類の膜厚の金属配線を形成す
る場合の本発明の工程図の前半
【図５】(ｆ)〜(ｉ)：その工程図の後半
【図６】(ａ)〜(ｄ)：本発明のキャリアテープ製造方法
の工程を説明するための図
【図７】(ａ)、(ｂ)：本発明のキャリアテープの製造途
中の状態を示す図(裏面側平面図)
【図８】(ａ)、(ｂ)：本発明のキャリアテープの製造途
中の状態を示す図(斜視図)
【図９】本発明のキャリアテープの一例を示す表側平面
図
【図１０】本発明のキャリアテープの他の例 (ａ)：金属箔を貼り付けた状態の表側平面図 (ｂ)：樹脂膜を設けた状態の裏面側平面図 (ｃ)：裏面と表面のレジスト膜を除去した状態の表側平
面図
【図１１】(ａ)〜(ｇ)：従来技術のキャリアテープの製
造工程図
【図１２】従来技術のキャリアテープの表側平面図
【符号の説明】
２、２'、２"……キャリアテープ ３……フィルム
テープ ５……パターニングされたレジスト膜
６、７、１５、１６、１７、２５1、２５2……孔
８……金属箔(金属膜) ９……樹脂膜 １１
……第１配線 １２……第２配線 １４……ピッチ変換配線
１７……裏面のレジスト膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 フィルムテープに孔が開けられた後、前
    記フィルムテープと金属膜とが張り合わされ、前記孔内
    に前記金属膜が露出した部分がエッチングによって薄く
    され、 前記フィルムテープと前記金属膜の裏面の所望位置に樹
    脂膜が設けられたことを特徴とするキャリアテープ。
  2. 【請求項２】 前記樹脂膜が設けられた後、裏面がレジ
    スト膜で保護されると共に表面にパターニングされたレ
    ジスト膜が形成されて前記金属膜のエッチングが行わ
    れ、次いで、前記裏面のレジスト膜と前記パターニング
    されたレジスト膜とが除去され、 前記フィルムテープ上には複数の第１配線が設けられ、
    前記孔上には、前記第１配線よりも密なピッチで配置さ
    れた複数の第２配線が設けられ、前記樹脂膜上には前記
    各第１配線と前記各第２配線とをそれぞれ接続するピッ
    チ変換配線が設けられたことを特徴とする請求項１記載
    のキャリアテープ。
  3. 【請求項３】 フィルムテープと該フィルムテープに設
    けられた孔とを有し、前記フィルムテープと前記孔上に
    設けられた金属膜がエッチングされて形成された第１配
    線と、前記第１配線よりも厚みの薄い第２配線とが、そ
    れぞれ前記フィルムテープ上と前記孔上に設けられ、 前記第１配線と前記第２配線とは、前記第１配線よりも
    厚みの薄いピッチ変換配線によって接続されていること
    を特徴とするキャリアテープ。
  4. 【請求項４】 前記ピッチ変換配線は樹脂膜上に形成さ
    れていることを特徴とする請求項３記載のキャリアテー
    プ。
  5. 【請求項５】 前記各ピッチ変換配線上には保護膜が形
    成されていることを特徴とする請求項２乃至請求項４の
    いずれか１項記載のキャリアテープ。
  6. 【請求項６】 前記第２配線は半導体素子との接続に用
    いられ、前記第１配線の一部は液晶パネルとの接続に用
    いられるように構成されたことを特徴とする請求項２乃
    至請求項５のいずれか１項記載のキャリアテープ。
  7. 【請求項７】 フィルムテープに孔を開け、 次いで前記フィルムテープ上に金属膜を張り合わせ、 前記金属膜の露出部分をエッチングして膜厚を薄くした
    後、 前記金属膜裏面をレジスト膜で保護すると共に表面にパ
    ターニングされたレジスト膜を形成して前記金属膜のエ
    ッチングを行い、 前記パターニングされたレジスト膜と前記裏面のレジス
    ト膜とを除去し、 前記フィルムテープ上に位置する第１配線と、前記孔上
    に位置し、前記第１配線よりも密なピッチの第２配線と
    を形成するキャリアテープ製造方法であって、 前記裏面を保護するレジスト膜は、前記孔内に露出する
    金属膜裏面の所望位置に樹脂膜を設けた後に形成し、 前記パターニングされたレジスト膜と前記裏面のレジス
    ト膜とを除去する際に前記樹脂膜を残すことを特徴とす
    るキャリアテープ製造方法。
  8. 【請求項８】 前記樹脂膜を設けた後で、前記金属膜の
    エッチングを行い、次いで前記孔内に露出する金属膜裏
    面の所望位置に次の樹脂膜を設ける工程を所望回数行っ
    た後、前記裏面のレジスト膜を形成することを特徴とす
    る請求項７記載のキャリアテープ製造方法。
  9. 【請求項９】 前記第１配線と前記第２配線とを形成す
    る際に、前記パターニングされたレジスト膜によって前
    記樹脂膜上に複数のピッチ変換配線を形成し、 前記樹脂膜上に形成された前記各ピッチ変換配線によっ
    て前記各第１配線と前記各第２配線とを接続させること
    を特徴とする請求項７又は請求項８のいずれか１項記載
    のキャリアテープ製造方法。
JP8287656A 1996-10-09 1996-10-09 キャリアテープ、及びキャリアテープ製造方法 Withdrawn JPH10116861A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8287656A JPH10116861A (ja) 1996-10-09 1996-10-09 キャリアテープ、及びキャリアテープ製造方法
US08/947,007 US6007729A (en) 1996-10-09 1997-10-08 Carrier tape and manufacturing method of said carrier tape
KR1019970051764A KR19980032687A (ko) 1996-10-09 1997-10-09 캐리어 테이프, 및 캐리어 테이프 제조 방법
EP97307988A EP0836228A3 (en) 1996-10-09 1997-10-09 Improvements in or relating to carrier tapes
TW086114989A TW395036B (en) 1996-10-09 1997-10-24 Carrier tape and manufacturing method of carrier tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8287656A JPH10116861A (ja) 1996-10-09 1996-10-09 キャリアテープ、及びキャリアテープ製造方法

Publications (1)

Publication Number Publication Date
JPH10116861A true JPH10116861A (ja) 1998-05-06

Family

ID=17720036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8287656A Withdrawn JPH10116861A (ja) 1996-10-09 1996-10-09 キャリアテープ、及びキャリアテープ製造方法

Country Status (5)

Country Link
US (1) US6007729A (ja)
EP (1) EP0836228A3 (ja)
JP (1) JPH10116861A (ja)
KR (1) KR19980032687A (ja)
TW (1) TW395036B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061121B2 (ja) * 1997-09-04 2000-07-10 日本電気株式会社 半導体装置およびその製造方法
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
DE60037630T2 (de) * 1999-03-31 2009-01-08 Seiko Epson Corp. Verbinder mit schmalen abständen, abstandsumsetzer, mikromaschine, piezoelektrisches stellglied, elektrostatisches stellglied, tintenstrahldruckkopf, tintenstrahldrucker, flüssigkristallbauelement und elektronisches gerät
FR2809230A1 (fr) * 2000-10-10 2001-11-23 Orient Semiconductor Elect Ltd Ruban d'assemblage de substrat pour support de boitier de semiconducteur et son procede de fabrication
DE10340271B4 (de) * 2003-08-29 2019-01-17 Osram Opto Semiconductors Gmbh Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2037666A1 (de) * 1970-07-29 1972-02-03 Siemens Ag Verfahren zum Kontaktieren eines mit mehreren Elektroden versehenen Halbleiterkörpers mit Hilfe eines aus einem Metallblech hergestellten Systems von elektrischen Zuleitungen
JPS6026439A (ja) * 1983-07-22 1985-02-09 Matsushita Electric Ind Co Ltd 厚膜フアインパタ−ンの形成方法
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
KR920702545A (ko) * 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
JPH0541412A (ja) * 1990-11-30 1993-02-19 Fujitsu Ltd テープキヤリアとその製造方法及びそれを用いる電子部品の実装方法
JPH04271133A (ja) * 1991-02-27 1992-09-28 Toppan Printing Co Ltd フィルムキャリヤ
JPH05315403A (ja) * 1992-05-07 1993-11-26 Hitachi Cable Ltd Ｔａｂ用フィルムキャリア及びその製造方法
JPH0697237A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置及びその製造方法
JPH06230405A (ja) * 1993-02-04 1994-08-19 Nec Corp 液晶表示装置
JPH06252215A (ja) * 1993-02-26 1994-09-09 Mitsui Mining & Smelting Co Ltd フィルムキャリア
JPH0815716A (ja) * 1994-07-01 1996-01-19 Hitachi Ltd 液晶表示装置
JPH0815717A (ja) * 1994-07-04 1996-01-19 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR19980032687A (ko) 1998-07-25
TW395036B (en) 2000-06-21
EP0836228A2 (en) 1998-04-15
EP0836228A3 (en) 2000-04-19
US6007729A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3895697B2 (ja) フレキシブル配線回路基板
EP0147566A2 (en) Method of forming contacts for flexible module carriers
JPH10116861A (ja) キャリアテープ、及びキャリアテープ製造方法
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPH025014B2 (ja)
JPH0378793B2 (ja)
JP3061767B2 (ja) テープキャリアとその製造方法
JP3997629B2 (ja) 補強シート付ｔａｂ用フィルムキャリアテープ
JPH0766570A (ja) 電子回路パッケージ及びその製造方法
JPH0673391B2 (ja) フレキシブル両面回路基板の製造方法
JPH0365925A (ja) 曲面液晶表示装置
JP3503173B2 (ja) 複合基板とその製造方法
JPH06177277A (ja) 半導体装置の製造方法
JPH02121387A (ja) 電子回路装置の製造方法
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JPS58162092A (ja) 硬質板付きフレキシブル印刷配線板の製造方法
JP4473847B2 (ja) フレキシブル配線回路基板およびその製造方法
JP4137295B2 (ja) Ｃｓｐ用テープキャリアの製造方法
JP2903836B2 (ja) 配線板の製造法
KR100447495B1 (ko) 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법
JPS61123197A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106