JPH0541412A - テープキヤリアとその製造方法及びそれを用いる電子部品の実装方法 - Google Patents

Abstract

(57)【要約】 電子出願以前の出願であるので 要約・選択図及び出願人の識別番号は存在しない。

Description

【発明の詳細な説明】 〔概要〕 半導体チップをＩＣパッケージに搭載する際に 用いるテープキャリア及びその製造方法に関し、 テープキャリアの製造工程において、該テープ キャリアのインナーリード部に発生する対向ズレ、 或いは累積ピッチに関する誤差を抑え、テープキ ャリア完成時の寸法精度を向上させることを目的 とし、 絶縁フィルムのデバイスホール部に突出するイ ンナーリード部を有するテープキャリアの製造方 法において、導電性金属箔を前記絶縁フィルム表 面に接着する工程の後、前記導電性金属箔を選択 的にエチッングして前記インナーリード部を形成 する工程の前に、前記デバイスホール内の前記イ ンナーリード形成部を除く前記金属箔において、 少なくとも、前記デバイスホールを横断するよう に該金属箔を貫くダミーホールを形成するように 構成する。

〔産業上の利用分野〕

本発明は、半導体チップをＩＣパッケージに搭 載する際に用いるテープキャリア及びその製造方 法に関する。

近年、ＩＣ、特にＬＳＩ等の半導体部品の多ピ ン化に伴い、ＴＡＢ(Tape Automated Bonding)技 術がＩＣパッケージの実装方法として用いられる ようになっている。

ＴＡＢとは、半導体チップ上に設けられた多数 の電極をテープキャリアに配列した複数のリード のインナーリード部に各々ボンデングして、半導 体チップを前記テープキャリアに組み込み、この テープキャリアのアウターリード部をＩＣパッケ ージのパターンに接続するという、半導体チップ の実装方法である。

ＴＡＢでは、多数の電極と多数のリードとを正 確にボンディングするためテープキャリアのイン ナーリード部が寸法精度良く形成されることが望 まれている。

〔従来の技術〕

第３図（ｂ）は、３層テープキャリアの平面図 を示す。また第３図（ａ）は、第３図（ｂ）にお ける３層テープキャリアのａ−ａ^，断面図を示す。

図中、１は帯状のポリイミドフィルム、２は接 着剤、３ａはリードのインナーリード部、４はス プロケット孔、５はデバイスホールをそれぞれ示 し、（ｂ）図中、デバイスホール５の一辺をＡと し、反時計周りに各辺をＢ、Ｃ、Ｄとする。

第２図は、従来のテープキャリアの製造過程を示 すフローチャートである。

以下第２図に沿って、第３図に示した従来のテ ープキャリアの製造方法を説明する。

ポリイミドフィルム１の一方の面に接着剤２を 全面に塗布し、スプロケット孔４及びデバイスホ ール５を形成位置に従ってパンチングし形成する。

前記接着剤２の全面にリードとなる銅箔をラミ ネートして、さらにその上をレジストコート（図 示せず）する。更に、該レジストを露光・現象し てインナーリード３ａに対応するレジストパター ン形成をした後、前記ポリイミドフィルム１の他 方の面に、該ポリイミドフィルム１保護のための 裏止め剤（図示せず）を用いてコートし、次いで 該フィルムを塩化銅を主成分とするエッチング液 に浸け、前記インナーリード３ａのパターン形成 部以外の銅箔を除去する。

その後、レジスト及び裏止め剤を除去する。

最後に、形成されたインナーリード３ａ表面に 主にＳｎ、Ｎｉを下地としたＡｕ又はＳｎ−Ｐｂ 等によってメッキを施し、３層テープキャリアを 形成する。

〔発明が解決しようとする課題〕

上記した従来技術によるテープキャリアの製造 方法では以下のような問題が生ずる。

すなはち、熱圧着方式によりポリイミドフィル ム１と銅箔とをラミネートするが、このときリー ル上のポリイミドフィルム１と銅箔の張力が両者 間で適切でないこと、及びポリイミドと銅では熱 膨張係数が異なるので、熱圧着後ポリイミドフィ ルム１を冷却すると該ポリイミドフィルム１と銅 箔との間に応力や歪みが生ずる。

また銅箔をラミネートした前記ポリイミドフィ ルム１は、リールに巻き取った状態で保持するが、 銅箔をパターンニングするために前記ポリイミド フィルム１をリールから取り出すと、ポリイミド フィルム１をリールに巻き取っていたことによる 応力が前記ポリイミドフィルム１と銅箔との間に 生ずる。

このような状態で引き続きエッチング工程を行 うと、インナーリード３ａ先端部ではリードの対 向ズレ、或いはリードの累積ピッチに関する誤差 が著しい。

尚、ここでリードの対向ズレとはデバイスホー ル５を挟んで互いに向かい合うインナーリード３ ａの中心線同士が一致しない時の両者の中心線の ズレを意味し、リードの累積ピッチに関する誤差 とは、デバイスホール５の一辺に形成される複数 のインナーリード３ａのうち両端部に位置する該 インナーリード３ａの中心線の両者間の間の距離 について、設計時と測定時とを比較した時のズレ を意味する。

また前記インナーリード３ａの先端部が長いほ ど対向ズレ、或いは累積ピッチに関する誤差が著 しくなる。

そのため、半導体チップのバンプと前記インナ ーリード３ａとの位置合わせが非常に困難となり、 位置ズレ不良の原因となる。

本発明はこのような問題点に鑑み、テープキャ リアの製造工程において、該テープキャリアのイ ンナーリード部に発生する対向ズレ、或いは累積 ピッチに関する誤差を抑え、テープキャリア完成 時の寸法精度を向上させる製造方法を提供するこ とを目的とする。

〔課題を解決するための手段〕

本発明では上記目的を達成するために、 絶縁フィルムのデバイスホール部５に突出する インナーリード部３ａを有するテープキャリアの 製造方法において、 導電性金属箔３を前記絶縁フィルム表面に接着 する工程の後、前記導電性金属箔３を選択的にエ ッチングして前記インナーリード部３ａを形成す る工程の前に、前記デバイスホール５内の前記イ ンナーリード形成部を除く前記金属箔３において、 少なくとも、前記デバイスホール５を横断するよ うに該金属箔を貫くダミーホール５ａを形成する 工程を含みことを特徴としたテープキャリア及び その製造方法を提供する。

〔作用〕

本発明に係るテープキャリアの製造方法では、 銅箔をエッチングしてインナーリード３ａを形成 する前にデバイスホール５内の銅箔にラフなエッ チング、又はパンチングを施し、ダミーホールを 形成する工程を組み込んだことを特徴としている。

これにより、ポリイミドフィルム１と銅箔との 間に生じたストレス及び歪みをデバイスホール内 で解放することができる。

従って、ポリイミドフィルム１と銅箔３との間 のストレスが解放された状態で、前記銅箔３のパ ターンニングがなされるので、形成されるインナ ーリード３ａ先端部に発生するリードの対向ズレ、 或いはリードの累積ピッチに関する誤差を抑える ことができ、前記インナーリード３ａの寸法精度 を向上させることができる。

〔実施例〕

第１図（ａ）〜（ｈ）は本発明のテープキャリ アの製造工程を示す工程図である。

図中、１は帯状の樹脂フィルムでポリイミドフ ィルム、２は接着剤、３はインナーリード部を形 成するための銅箔、４はスプロケット孔、５はデ バイスホール、６はレジストパターン、７は裏止 め剤をそれぞれ示している。

以下に本発明のテープキャリアの製造方法を示 す。

（ａ）図参照 一般に、50〜150μｍ程度の厚みをもつポリイ ミドフィルムが用いられるが、本実施例では、 125μｍ程度の厚みをもち、ユーピレックスから なる帯状のポリイミドフィルム１を用いる。該ポ リイミドフィルム１の一方の面の表面に、エポキ シ系の接着剤２を全面にコーティングし、次いで スプロケット孔４と、一辺が15ｍｍ四方のデバイ スホール５を形成するために前記ポリイミドフィ ルム１の所定位置をパンチングする。

更に、30μｍ程度の厚さをもつ銅箔３を前記接 着剤２上面に100℃〜140℃で熱圧着を施すこと によりラミネートする。

（ｂ）図参照 銅箔３の上面に前記デバイスホール５の対角線 上、及びインナーリード形成部内側12ｍｍ四方に ダミーホール５ａが形成されるようにレジストを 塗布し、パターン焼き付けを施した後に現像する ことにより、前記銅箔３上にダミーホール５ａに 対応したレジストパターン６を形成する。

（ｃ）図参照 ポリイミドフィルム１が製造工程中に歪んだり、 折曲がったりするのを防止するために、数10μｍ の厚さをもちレジストとほぼ同成分の樹脂からな る裏止め剤７を用いて前記ポリイミドフィルム１ の他方の面にコートする。

（ｄ）図参照 塩化銅を主成分とするエッチング液に前記１３ ポリイミドフィルム１を浸けて、レジストパター ン６が塗布されない部分の銅箔３を選択的に除去 する。

上記工程により前記デバイスホール５の対角線 上及び中央部にダミーホール５ａが形成される。

（ｅ）図参照 （ｄ）工程において形成された前記ダミーホー ル５ａ部を除く前記銅箔上面に塗布された前記レ ジストパターン６及び裏止め剤７を除去する。

（ｆ）図はダミーホール５ａを形成したポリイ ミドフィルムの平面図である。

また、（ｇ）、（ｈ）図は他のダミーホール形 状の一例であり、（ｇ）図はデバイスホール５の ２本の対角線に沿ってダミーホール５ａを形成し たポリイミドフィルムの平面図であり、（ｈ）図 は前記デバイスホール５の２本の対角線及び該デ バイスホール５を横断するように前記ダミーホー ル５ａを形成したりポリイミドフィルムの平面図で ある。

前記ダミーホール５ａの形状は上記したものに 限定されず、前記デバイスホール５内のインナー リード３ａ形成部以外の個所に前記デバイスホー ル５を横断するような形状のダミーホール５ａが 少なくとも１つ設けられていればよい。

更に次工程として、ダミーホール５ａを形成し た前記銅箔３上にレジストコートする。

該レジストを露光・現像してインナーリード３ ａに対応するレジストパターン形成をした後、再 度、前記ポリイミドフィルム１の他方の面から裏 止め剤７をコートし、前記ポリイミドフィルム１ を塩化銅を主成分とするエッチング液に浸け、前 記インナーリード３ａのパターン形成部以外の銅 箔を除去する。

その後、レジストパターン６及び裏止め剤７を除 去する。

最後に形成されたインナーリード３ａ表面に主 にＳｎ、Ｎｉを下地としたＡｕ又はＳｎ−Ｐｂ等 によってメッキを施し、３層テープキャリアを形 成する。

尚、上記実施例のようにエッチングによってダ ミーホール５ａを形成する方法の他に、ダミーホ ール５ａをパンチングによって形成する方法を用 いることもできる。

この場合は前記第１図（ａ）に示した工程の後、 パンチングにより前記デバイスホール５内の銅箔 ３を所定のダミーホール形状に打ち抜くことによ って形成し、ダミーホール５ａを形成した前記銅 箔３上にレジストコートする。該レジストを露光 ・現像してインナーリード３ａに対応するレジス トパターン６形成をした後、ポリイミドフィルム １の他方の面から裏止め剤７をコートし、前記ポ リイミドフィルム１を塩化銅を主成分とするエッ チング液に浸け、前記インナーリード３ａのパタ ーン形成部以外の銅箔を除去する。

その後、レジストパターン６及び裏止め剤７を 除去する。

最後に形成されたインナーリード３ａ表面に主 にＳｎ、Ｎｉを下地としたＡｕ又はＳｎ−Ｐｂ等 によってメッキを施し、３層テープキャリアを形 成する。

尚、本実施例では導電性薄膜として銅を用いた が、これに限定されることなく例えばＮｉ、Ａｌ 又はＡｕ等でもよい。又、絶縁性フィルムもポリ イミドフィルムに限定されず、例えばガラスエポ キシ、ポリエステル等でもよい。

但し、導電性薄膜としてＮｉを用いた場合はエ ッチング液を過硫酸アンモニウム系、Ａｌを用い た場合はエッチング液を硝酸系溶液、Ａｕを用い た場合はエッチング液を王水又はニトロ安息香酸 とシアンの混合系にする必要がある。

以上説明したような工程により製造されたテー プキャリアのインナーリード３ｓ部と、前記デバ イスホール５に配置された半導体チップ表面に設 けられた電極とボンディングする。

更に、前記デバイスホール５の周囲から100μ ｍ程度離れた内周に沿って前記テープキャリア１ と前記インナーリード３ａを切り離し、次いでテ ープキャリアのアウターリード部とＰＧＡタイプ のパッケージに設けられた配線、或いは電極とを 接続するか、又は該アウターリード部を直接基板 上に設けられた配線に対し表面実装し、最後にエ ポキシ樹脂などで封止する。

〔発明の効果〕

以上説明したような本発明のテープキャリアの 製造方法に基づき製作したインナーリードピッチ が100μｍ、インナーリード累積ピッチ10.0ｍ ｍで、デバイスホール５の一辺に形成されるリー ド本数が101本のテープキャリアについて、従来 の製造方法に基づき製作したテープキャリアと、 本発明の製造方法により製作したテープキャリア とを、対向ズレの絶対値についての比較を表１に 示し、またインナーリードの累積ピッチ誤差につ いての比較を表２に示す。

表１から明らかなように、対向ズレの絶対値の 平均値で従来の製造方法に比べ、本発明のエッチ ング法、又はパンチング法ともに約６μｍ寸法精 度が向上し、また最大値では約10μｍ対向ズレが 小さくなっている。

つまり、各インナーリード３ａの対向値ズレを 高精度で抑えることができる。

また、表２のインナーリードの累積ピッチ誤差 の平均値については、従来の製造方法に比べエッ チング法、又はパンチング法ともに約10μｍ寸 法精度が向上している。

つまり本発明のテープキャリアの製造方法によ れば、対向ズレの絶対値およびインナーリード３ ａの累積ピッチ誤差を低く抑えることができる。

従って、本発明のテープキャリアの製造方法に よれば、ポリイミドフィルム１と銅箔３との間に ストレスが生じたままの状態で、該銅箔３をエッ チングするときに生ずるインナーリード３ａ先端 部に発生するリードの対向ズレ、或いはリードの 累積ピッチに関する誤差を極力抑えることができ、 寸法精度を大幅に向上させるインナーリードを提 供することができる。

更に、信頼度の高い半導体装置を提供すること ができる。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は本発明のテープキャリ アの製造工程図を示し、 第２図は従来の３層テープキャリアの製造プロセ スを示すフローチャートであり、 第３図（ａ）〜（ｂ）は３層テープキャリアの 断面図、平面図をそれぞれ示す。 図中、１はポリイミドフィルム、２は接着剤、 ３は銅箔、３ａはインナーリード、 ４はスプロケット孔、５はデバイスホール、 ５ａはダミーホール、６はレジストパターン、 ７は裏止め剤 をそれぞれ示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 待井 剛 長野県長野市大字栗田舎利田711番地 新 光電気工業株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デバイスホール部(5)に突出するインナ
   ーリ ード部(3a)を一端側に有するリードが形成される、 絶縁フィルム(1)からなるテープキャリアであって、 前記絶縁フィルム(1)の一方の面に、接着剤を介 し接着された前記リードとなる導電性金属箔(3)を 有し、該導電性金属箔(3)の一方の面の前記デバイ スホール(5)形成部に、少なくとも該デバイスホー ル(5)を横断し、前記導電性金属箔(3)を貫くように 設けたダミーホール(5a)とを有することを特徴と するテープキャリア。
2. 【請求項２】 前記絶縁フィルム(1)に設けられた矩形
   のデ バイスホール(5)内の前記インナーリード形成部を 除く前記金属箔(3)において、前記ダミーホール (5a)は、少なくとも前記デバイスホール(5)の２本 の対角線に沿って設けることを特徴とする請求項 （１）記載のテープキャリア。
3. 【請求項３】 前記導電性金属箔(3)を前記絶縁フィル
   ム(1) 表面に接着する工程の後、前記導電性金属箔(3)を 選択的にエッチングして前記リードを形成する工 程の前に、 前記デバイスホール(5)内の前記インナーリード 形成部を除く前記金属箔(3)において、少なくとも、 前記デバイスホール(5)を横断するように該金属箔 を貫くダミーホール(5a)を形成する工程を含むこ とを特徴とする請求項（１）記載のテープキャリ アの製造方法。
4. 【請求項４】 請求項（３）記載の製造方法によって形
   成 されたテープキャリア(1)のリードの前記インナー リード部(3a)と半導体チップ表面に設けられた電 極とを接続する工程と、 前記リードの他端部のアウターリード部と回路 部材を構成する導電膜とを接続する工程とを有す ることを特徴とする電子部品の実装方法。