JPS62261137A - テープキャリアの製造方法 - Google Patents
テープキャリアの製造方法Info
- Publication number
- JPS62261137A JPS62261137A JP10549086A JP10549086A JPS62261137A JP S62261137 A JPS62261137 A JP S62261137A JP 10549086 A JP10549086 A JP 10549086A JP 10549086 A JP10549086 A JP 10549086A JP S62261137 A JPS62261137 A JP S62261137A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- photoresist
- resist
- etching
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000007788 liquid Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100049641 Caenorhabditis elegans pfs-2 gene Proteins 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体素子などの電子部品素子の電極と、外
部基板との？ｆｆｆｆ法的接続１）るために使用する基
板への電気的接続用突起の製造方法に関する。
部基板との？ｆｆｆｆ法的接続１）るために使用する基
板への電気的接続用突起の製造方法に関する。
［従来の技術］
従来、たとえばテープキャリア基板のインナーリードの
表面に、電気的接続用突起を製造する方法としては特開
昭５７−２０４１５７のようにｐｆＳ２図に示す如く。
表面に、電気的接続用突起を製造する方法としては特開
昭５７−２０４１５７のようにｐｆＳ２図に示す如く。
ａ）導体層２の表面にフォトレジス）３Ｃを塗布、露光
、現像からなるパターニングする工程と、ｂ）導体層２
の裏面に保護レジスト６Ｃを塗布する工程と、 Ｃ）導体層２をエツチングしてインナーリード８を含む
回路パターンを形成する工程と、ｄ）再度フォトレジス
）３Ｃｔ−１％光、現像してパターニングする工程と、 ｅ）インナーリード８をハーフエッチしで突起７を形成
する工程と。
、現像からなるパターニングする工程と、ｂ）導体層２
の裏面に保護レジスト６Ｃを塗布する工程と、 Ｃ）導体層２をエツチングしてインナーリード８を含む
回路パターンを形成する工程と、ｄ）再度フォトレジス
）３Ｃｔ−１％光、現像してパターニングする工程と、 ｅ）インナーリード８をハーフエッチしで突起７を形成
する工程と。
ｆ）フォトレジスト３Ｃおよび保護しレジスト６Ｃを剥
離する工程により、インナーリード８の表面に突起７を
製造していた。
離する工程により、インナーリード８の表面に突起７を
製造していた。
［発明が解決しようとする問題点］
しかし、前述の従来技術では、インナーリード８を含む
回路パターンを形成する際に、エツチングマスクとして
用いるフォトレジストパターンを、再度露光、現像して
突起７を形成するハーフエツチングのマスクとして用い
ることになる。しかしながらフォトレジストパターンは
最初のエツチングの際、導体層２のサイドエッチにより
突出した状態になるため欠は落ちることが多い、また、
二項現像工程を通すためフォトレジスト表面からも浸食
されピンホールを生じやすい、さらにハーフエツチング
の際はインナーリード８およびそれを含む回路パターン
の側面が露出している、等の点からハーフエツチングに
より、回路パターンが浸食されやすく、特にインナーリ
ード８の断線、形状不良が多いため、安定した製造が困
難であった。
回路パターンを形成する際に、エツチングマスクとして
用いるフォトレジストパターンを、再度露光、現像して
突起７を形成するハーフエツチングのマスクとして用い
ることになる。しかしながらフォトレジストパターンは
最初のエツチングの際、導体層２のサイドエッチにより
突出した状態になるため欠は落ちることが多い、また、
二項現像工程を通すためフォトレジスト表面からも浸食
されピンホールを生じやすい、さらにハーフエツチング
の際はインナーリード８およびそれを含む回路パターン
の側面が露出している、等の点からハーフエツチングに
より、回路パターンが浸食されやすく、特にインナーリ
ード８の断線、形状不良が多いため、安定した製造が困
難であった。
そこで本発明はこのような問題点を解決するもので、そ
の目的はインナーリードおよび回路パターンの断線、形
状不良のない、安定した基板導体層への突起製造方法を
提供するものである。
の目的はインナーリードおよび回路パターンの断線、形
状不良のない、安定した基板導体層への突起製造方法を
提供するものである。
［問題を解決するための手段］
本発明は、電子部品素子の入る開孔部を有する樹脂材で
構成された絶縁層と、前記開孔部を覆うように前記絶縁
層上に被覆された銅等の金属箔とからなる導体層とを具
備して電子部品素子と外部基板との電気的接続を行う基
板における前記導体層の前記電子部品素子の電極と接続
される部分への突起製造方法として。
構成された絶縁層と、前記開孔部を覆うように前記絶縁
層上に被覆された銅等の金属箔とからなる導体層とを具
備して電子部品素子と外部基板との電気的接続を行う基
板における前記導体層の前記電子部品素子の電極と接続
される部分への突起製造方法として。
ａ）前記導体層の表面にフォトレジスト塗布、Ｎ光、現
像からなるパターニングする工程と、ｂ）前記導体層の
裏面に保護レジストを塗布する工程と。
像からなるパターニングする工程と、ｂ）前記導体層の
裏面に保護レジストを塗布する工程と。
Ｃ）前記導体層の裏面をハーフエツチングする工程と。
ｄ）前記フォトレジストおよび前記保護レジストを剥離
する工程と、 ｅ）前記導体層の表面に再度フォトレジスト塗布、露光
、現像からなるパターニングする工程と。
する工程と、 ｅ）前記導体層の表面に再度フォトレジスト塗布、露光
、現像からなるパターニングする工程と。
ｆ）前記導体層の裏面に保護レジストを塗布する工程と
。
。
ｇ）前記導体層の表面をエツチングする工程と。
ｈ）前記フォ！・レジストおよびａｈ記保護レジストを
剥離する工程を剥離する工程を有することを特徴とする
。
剥離する工程を剥離する工程を有することを特徴とする
。
さらにまた前記ｅ）の工程において、フォトレジストと
してドライフィルムレジストを用いることを特徴とする
。
してドライフィルムレジストを用いることを特徴とする
。
［実施例］
８１図は本発明の一実胞例であるテープキャリア基板の
インナーリード上に突起を製造する工程順を示す図であ
る。まず（ａ）図のように絶縁層１に張り付けられた導
体層２の表面に、フォトレジスト３Ａｔ−塗布し１次い
で露光、現像により突起を製造するためのフォトレジス
トパターンを形成する。ここで絶縁層１は厚さ２５ルｍ
”１２５７ｚｍのポリイミドやガラエポ等のフレキシブ
ルテープであり、そこには半導体素子の入るデバイスホ
ール４や般送、位置決めに用いるスプロケットホール５
およびその他必要な穴抜きがされている。導体Ｍ２は通
常厚さ３５ＩＬｍ〜７０ルｍの銅箔を用いる。
インナーリード上に突起を製造する工程順を示す図であ
る。まず（ａ）図のように絶縁層１に張り付けられた導
体層２の表面に、フォトレジスト３Ａｔ−塗布し１次い
で露光、現像により突起を製造するためのフォトレジス
トパターンを形成する。ここで絶縁層１は厚さ２５ルｍ
”１２５７ｚｍのポリイミドやガラエポ等のフレキシブ
ルテープであり、そこには半導体素子の入るデバイスホ
ール４や般送、位置決めに用いるスプロケットホール５
およびその他必要な穴抜きがされている。導体Ｍ２は通
常厚さ３５ＩＬｍ〜７０ルｍの銅箔を用いる。
次に（ｂ）図のように導体層２の裏面をエツチング液か
ら保護するため、表面に用いたフォトレジストと同じ剥
離液で剥離ｎ（能なエッチレジスト等の保護レジスト６
Ａを塗布する。
ら保護するため、表面に用いたフォトレジストと同じ剥
離液で剥離ｎ（能なエッチレジスト等の保護レジスト６
Ａを塗布する。
次に（Ｃ）図のように導体層２の表面をハーフエツチン
グして突起７を形成する。突起７の高さは用いる銅箔の
厚さによっても異なるが、３５ルｍｔＩ４箔を用いた場
合は通常５ｐｍ〜２０ｐｍとする。またエツチングは塩
化ｐｆＳ２鉄などのエツチング液を用い、半導体素子接
合後ハーフエツチング角部への応力集中による断線を防
止するため、第４図のようにハーフエツチング角部１２
に丸みを持たせるようサイドエッチの大きいディッピン
グで行う。
グして突起７を形成する。突起７の高さは用いる銅箔の
厚さによっても異なるが、３５ルｍｔＩ４箔を用いた場
合は通常５ｐｍ〜２０ｐｍとする。またエツチングは塩
化ｐｆＳ２鉄などのエツチング液を用い、半導体素子接
合後ハーフエツチング角部への応力集中による断線を防
止するため、第４図のようにハーフエツチング角部１２
に丸みを持たせるようサイドエッチの大きいディッピン
グで行う。
次に（ｄ）図のようにフォトレジスト３Ａおよび保護レ
ジス）６Ａを専用剥離液により剥離する。
ジス）６Ａを専用剥離液により剥離する。
次に（ｅ）図のようにハーフエツチングされた導体層２
の表面に再度フォトレジス）３Ｂを塗布し。
の表面に再度フォトレジス）３Ｂを塗布し。
インナーリードを含む回路のレジストパターンを露光、
現像して形成する。ここでフォトレジスト３Ｂは液状の
ものを塗布することも可能であるが、ハーフエツチング
部の縁が露出しやすいため、通常厚さ２５ 、ｇｍない
し５０ｇｍのドライフィルムレジストを真空ラミネータ
により貼り付けいてる。
現像して形成する。ここでフォトレジスト３Ｂは液状の
ものを塗布することも可能であるが、ハーフエツチング
部の縁が露出しやすいため、通常厚さ２５ 、ｇｍない
し５０ｇｍのドライフィルムレジストを真空ラミネータ
により貼り付けいてる。
次に（ｆ）図のように（ｂ）図と同様、導体Ｍ２の裏面
に保護レジストを塗布する。
に保護レジストを塗布する。
次に（ｇ図）のように導体層２の表面をエツチングして
インナーリード８を含む回路パターンを形成する。ここ
でエツチングはパターンがシャープになるよう塩化ｆｊ
Ｓ２鉄溶液等のスプレーで行う。
インナーリード８を含む回路パターンを形成する。ここ
でエツチングはパターンがシャープになるよう塩化ｆｊ
Ｓ２鉄溶液等のスプレーで行う。
次に（ｈ）図のようにフォトレジスト３Ｂおよび保護レ
ジスト６Ｂを専用剥離液により剥離して、インナーリー
ド８上に突起７のついたテープキャリア基板が完成する
。この後は図示しないメッキの工程により、ニッケルを
Ｏｇｍ〜２ＪＬｍ、その上に金を０・５ｐｍ〜３ＪＬｍ
つけ、突起７と半導体素子の電極とを位置合せして熱圧
着により接合する。ＰＰＪＳ図は本発明の突起つきのテ
ープキャリア基板９と半導体素子１０を接合し樹脂封止
材１１により封止した断面を示す図である。
ジスト６Ｂを専用剥離液により剥離して、インナーリー
ド８上に突起７のついたテープキャリア基板が完成する
。この後は図示しないメッキの工程により、ニッケルを
Ｏｇｍ〜２ＪＬｍ、その上に金を０・５ｐｍ〜３ＪＬｍ
つけ、突起７と半導体素子の電極とを位置合せして熱圧
着により接合する。ＰＰＪＳ図は本発明の突起つきのテ
ープキャリア基板９と半導体素子１０を接合し樹脂封止
材１１により封止した断面を示す図である。
なお、前述の実施例ではインナーリードの一部をハーフ
エツチングするだけであったが、第５図のように突起７
以外の導体層２を全てハーフエツチングすることも可能
であり、特にバー２エツチング後のインナーリードに強
度を持たせ、かつパターン密度を高くしたい場合には有
効である０例えば厚さ７０ルｍの銅箔を用いて３５ＪＬ
ｍハーフエッチすることにより、厚さ３５ルｍの銅箔を
用いた通常のテープキャリア基板と同様のインナーリー
ド強度およびパターン密度を持ち、かつ突起を有するテ
ープキャリア基板を得ることができる。
エツチングするだけであったが、第５図のように突起７
以外の導体層２を全てハーフエツチングすることも可能
であり、特にバー２エツチング後のインナーリードに強
度を持たせ、かつパターン密度を高くしたい場合には有
効である０例えば厚さ７０ルｍの銅箔を用いて３５ＪＬ
ｍハーフエッチすることにより、厚さ３５ルｍの銅箔を
用いた通常のテープキャリア基板と同様のインナーリー
ド強度およびパターン密度を持ち、かつ突起を有するテ
ープキャリア基板を得ることができる。
以上の説明はテープキャリア基板を例にしたが、これに
限らずインナーリードを有する他のプリント回路基板に
応用することも可能である。
限らずインナーリードを有する他のプリント回路基板に
応用することも可能である。
［発明の効果」
以上述べたように本発明によれば、ａ初に突起を形成し
た後再度２第１・レジストパターンし直してパターニン
グするため、工程は増るが、エツチング曲にレジストパ
ターンが破損することなく、また初期的に導体層の側面
が露出することもないため通常のフォトエッチ工程と変
らず安定したパターン形成が可能となる。特に二度目の
フォト−ジス１１布にドライフィルムレジストを使用す
ることでハーフエツチング部の縁の露出が防げ、より確
実なレジスフパターン形成が可能となる。
た後再度２第１・レジストパターンし直してパターニン
グするため、工程は増るが、エツチング曲にレジストパ
ターンが破損することなく、また初期的に導体層の側面
が露出することもないため通常のフォトエッチ工程と変
らず安定したパターン形成が可能となる。特に二度目の
フォト−ジス１１布にドライフィルムレジストを使用す
ることでハーフエツチング部の縁の露出が防げ、より確
実なレジスフパターン形成が可能となる。
さらに、最初に突起以外の導体層を全てハーフエツチン
グすることにより、最初に厚めの導体層を用いればイン
ナーリード強度が高く、且つよりパターン密度の高いプ
リント回路基板を得ることが可能である。
グすることにより、最初に厚めの導体層を用いればイン
ナーリード強度が高く、且つよりパターン密度の高いプ
リント回路基板を得ることが可能である。
第１図（ａ）〜（ｈ）は本発明の実施例である。
テープキャリア基板への電気的接続突起の製造方法を示
す工程図。 第２図（ａ）〜（ｆ）は従来のテープキャリア基板への
電気的接続突起の製造方法を示す工８図。 ｆ５３図は本発明の突起伺きのテープキャリアを用いた
半導体素子の実装構造を示す断面図。 ｆｉ４図、第５図は本発明の実施例におけるインナーリ
ード形状を示す断面図である。 ｌ・・・・・・絶縁層 ２・・・・・・導体層３Ａ・３
Ｂ・３Ｃ・・・・・・フォトレジスト４・・・・・・７
バイスホール ５・・・・・・スプロケットホール ６Ａ・６Ｂ・６Ｃ・・・・・・保護レジスト７・・・・
・・突起 ８・・・・・・インナーリード９・・・・
・・テープキャリア基板 １０・・・・・・半導体素子 １１・・・・・・ｕｉ
脂封止材１２・・・・・・ハーフエッチンク角部以
上
す工程図。 第２図（ａ）〜（ｆ）は従来のテープキャリア基板への
電気的接続突起の製造方法を示す工８図。 ｆ５３図は本発明の突起伺きのテープキャリアを用いた
半導体素子の実装構造を示す断面図。 ｆｉ４図、第５図は本発明の実施例におけるインナーリ
ード形状を示す断面図である。 ｌ・・・・・・絶縁層 ２・・・・・・導体層３Ａ・３
Ｂ・３Ｃ・・・・・・フォトレジスト４・・・・・・７
バイスホール ５・・・・・・スプロケットホール ６Ａ・６Ｂ・６Ｃ・・・・・・保護レジスト７・・・・
・・突起 ８・・・・・・インナーリード９・・・・
・・テープキャリア基板 １０・・・・・・半導体素子 １１・・・・・・ｕｉ
脂封止材１２・・・・・・ハーフエッチンク角部以
上
Claims (2)
- （１）電子部品素子の入る開口部を有する樹脂材で構成
された絶縁層と、前記開口部を覆うように前記絶縁層上
に被覆された銅等の金属箔とからなる導体層とを具備し
て、電子部品素子と外部基板との電気的接続を行う基板
における前記導体層の前記電子部品素子の電極と接続さ
れる部分への突起製造方法として、 ａ）前記導体層の表面にフォトレジスト塗布、露光、現
像からなるパターニングする工程と、 ｂ）前記導体層の裏面に保護レジストを塗布する工程と
、 ｃ）前記導体層の表面をハーフエッチングする工程と、 ｄ）前記フォトレジストおよび前記保護レジストを剥離
する工程と、 ｅ）前記導体層の表面に再度フォトレジスト塗布、露光
、現像からなるパターニングする工程と、 ｆ）前記導体層の裏面に保護レジストを塗布する工程と
、 ｇ）前記導体層の表面をエッチングする工程と、 ｈ）前記フォトレジストおよび前記保護レジストを剥離
する工程を有することを特徴すとする基板導体層への突
起製造方法。 - （２）特許請求の範囲第１項記載の前記ｅ）の工程にお
いて、フォトレジストとしてドライフィルムレジストを
用いることを特徴とする基板導体層への突起製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10549086A JPH0795556B2 (ja) | 1986-05-08 | 1986-05-08 | テープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10549086A JPH0795556B2 (ja) | 1986-05-08 | 1986-05-08 | テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62261137A true JPS62261137A (ja) | 1987-11-13 |
| JPH0795556B2 JPH0795556B2 (ja) | 1995-10-11 |
Family
ID=14409036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10549086A Expired - Lifetime JPH0795556B2 (ja) | 1986-05-08 | 1986-05-08 | テープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795556B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177467A (ja) * | 2007-01-22 | 2008-07-31 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| JP2009238925A (ja) * | 2008-03-26 | 2009-10-15 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
-
1986
- 1986-05-08 JP JP10549086A patent/JPH0795556B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177467A (ja) * | 2007-01-22 | 2008-07-31 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
| JP2009238925A (ja) * | 2008-03-26 | 2009-10-15 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープキャリアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795556B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| US5901436A (en) | Method of manufacturing lead frame | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JPS62261137A (ja) | テープキャリアの製造方法 | |
| JPS5823943B2 (ja) | 絶縁体の貫通電極形成方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| TWM589893U (zh) | 經金屬回蝕處理的電路板 | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2000082761A (ja) | バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法 | |
| KR100447495B1 (ko) | 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법 | |
| KR20240002751A (ko) | 반도체 패키지의 제조 방법 | |
| JPH0964225A (ja) | 半導体装置 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JP2000216183A (ja) | 接着剤層付きの突起状電極付き配線材料の製造方法 | |
| JPS60124832A (ja) | 半導体装置の製造方法 | |
| JPH0389527A (ja) | バンプ付フィルムキャリアの製造方法 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH07162131A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |