JP3650500B2 - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP3650500B2 JP3650500B2 JP01105697A JP1105697A JP3650500B2 JP 3650500 B2 JP3650500 B2 JP 3650500B2 JP 01105697 A JP01105697 A JP 01105697A JP 1105697 A JP1105697 A JP 1105697A JP 3650500 B2 JP3650500 B2 JP 3650500B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- groove
- circuit board
- protective material
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
図６はＢＧＡ（Ball Grid Array)等の半導体装置で、回路基板の外面にはんだボールあるいはリードピン等の外部接続端子を接合するためのランドを設けた回路基板の製造方法を示す。
このような回路基板の製造方法では、まず、絶縁基板１０の片面全体に導体層としての銅箔２０ａを被着した材料基板の銅箔２０ａの表面に、レジストを塗布し、露光、現像し、ランドおよびランドに接続する配線部分のみレジスト３２を残したレジストパターンを形成する（図６(a))。
【０００３】
次いで、レジスト３２をマスクとして銅箔２０ａをエッチングし、ランド２１および配線を所定パターンで形成する。図６(b) は銅箔２０ａをエッチングしてランド２１を形成した状態である。次に、レジスト３２を溶解除去し、絶縁基板１０上にランド２１と所要の配線のみを残す。樹脂基板を用いた回路基板では最後に配線パターンの表面に保護膜としてソルダーレジスト４０を塗布する。ソルダーレジスト４０は絶縁基板１０の表面と配線の表面を被覆する。ランド２１の部分ではランド２１の周側面を被覆し、ランド２１の表面を露出させる。図６(d) はランド２１をソルダーレジスト４０で被覆した状態である。
【０００４】
【発明が解決しようとする課題】
上記の回路基板の製造方法でソルダーレジスト４０を塗布する場合、通常はスクリーン版を用いた印刷法による。この方法では、基板上でソルダーレジスト４０を塗布しない部分については、スクリーン版でマスクしソルダーレジスト４０が付着しないようにする。しかしながら、この方法の場合はソルダーレジスト４０を塗布した際に、マスクの周辺からソルダーレジスト４０が流れ出て、ランド２１等の回路基板１２で露出させるべき部位にソルダーレジスト４０がはみ出てしまうことがあり、正規の露出面積が確保できない場合があった。図６(d) はランド２１の周縁から中央側にソルダーレジスト４０が流れ出た様子を示す。
【０００５】
回路基板１２では上記のランド２１の他、チップコンデンサ等の回路部品を搭載するための電極部についてもソルダーレジスト４０で被覆されないようにする必要がある。このように回路基板１２で露出させるべき部位がソルダーレジスト４０等の保護材によって被覆されると外部接続端子を確実に接合することができなくなり、回路基板としての信頼性が阻害されるという問題点がある。
【０００６】
本発明は回路基板を作製する際におけるこれらの問題点を解消すべくなされたものであり、その目的とするところは、ソルダーレジスト等の保護材が外部接続端子を接合するランドあるいは回路部品を接合する電極部等の回路基板で露出されるべき部分に流れ出たりはみ出たりすることを防止し、信頼性の高い回路基板として提供できかつ製造も容易な回路基板とその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために次の構成を備える。
すなわち、絶縁基板の表面に形成された導体パターンの外部接続端子が接合されるランドを露出させて、印刷法により基板表面に保護材が塗布されて成る回路基板において、前記ランドの縁部に、前記保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝が、前記導体パターンをエッチングにより形成する際に同時に形成されていること特徴とする。
【０００８】
また、前記溝は、前記ランドの周縁を一周する形状に形成されたことを特徴とする。これによりランドの内側領域を確実に露出面として確保することができる。
また、前記溝と前記ランドの外周縁との間に、前記溝内に流入した前記保護材を外方に排出するバイパス路が設けられたことを特徴とする。これにより、溝に過分に保護材が流入した場合に保護材がバイパス路から外方に排出され、ランドの表面に保護材が付着しないようにすることができる。
【００１０】
また、回路基板の製造方法として、絶縁基板上に形成された導体層の表面にレジストを塗布する工程と、前記レジストを露光、現像して、外部接続端子が接合されるランドを有する導体パターンを前記絶縁基板上に形成するためのマスクパターンおよび前記ランドの縁部に沿って、保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝を形成するためのマスクパターンを形成するパターニング工程と、該パターニング工程により形成されたレジストをマスクパターンとして前記導体層をエッチングし、前記導体パターンを形成するとともに、前記ランドの縁部に前記溝を形成するエッチング工程と、前記レジストを除去する工程と、前記ランドを露出させて保護材を前記絶縁基板上に塗布する工程とを有することを特徴とする。
また、前記パターニング工程は、前記溝に対応するレジストを狭幅のスリット状にパターニングして、前記導体パターンを形成するエッチング速度よりも前記溝を形成するエッチング速度を遅く設定したことを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施形態について添付図面と共に詳細に説明する。
図１は本発明に係る回路基板１２の一実施形態を示す説明図である。図は回路基板１２で外部接続端子を接合する接合部としてのランド２１を形成した面を示す。ランド２１は所定配列で多数個形成されており、各々のランド２１は絶縁基板１０の表面に形成される導体パターンの一部を構成し、回路基板１２に搭載される半導体チップと電気的に接続されている。回路基板１２でランド２１を形成した面はランド２１部分を除き、保護材のソルダーレジスト４０によって被覆されている。１４は半導体チップを搭載する収納凹部である。
【００１２】
図２は上記回路基板１２でランド２１部分を拡大して示す断面図である。１０は絶縁基板であり、４０は絶縁基板１０および配線部分を被覆して保護するソルダーレジストである。ソルダーレジスト４０は従来の回路基板と同様にランド２１の周側面を被覆するように設けられる。本実施形態の回路基板１２で特徴とする構成は、図２に示すようにランド２１の縁部に沿ってランド２１の表面に溝２２を形成したことにある。溝２２はソルダーレジスト４０を塗布した際にソルダーレジスト４０の流れ出しを防止するダムとして作用し、ソルダーレジスト４０がランド２１の領域内に流出することを阻止する。これによって、ランド２１の表面で所要の接合面積を確保することができる。
【００１３】
図１に示す回路基板は溝２２を設けたランド２１の構成としたものであり、上記のように溝２２を設けたことにより、ランド２１の表面へソルダーレジスト４０が流れ出すことを防止し、はんだボールあるいはリードピン等の外部接続端子を接合するために必要とする所要の接合面積を確実に確保したものである。
【００１４】
溝２２は絶縁基板１０に被着形成した銅箔２０ａ等の導体層２０をエッチングしてランド２１あるいは配線等を所定パターンに形成するエッチング工程で同時に形成することができ、溝２２を形成するための別工程を必要とせず、回路基板の製造効率を低下させることがないという利点もある。
【００１５】
なお、ソルダーレジスト４０は絶縁基板１０、ランド２１、配線部分等を被覆して保護する保護材として使用するものであり、本発明での保護材はスクリーン印刷法によって塗布可能な、流動性を有する材料を対象としている。この保護材は熱硬化性あるいは熱可塑性のどちらの材料であってもよく、回路基板の製造工程中で加熱等により保護材が流動化しても前記溝２２によってランド２１の表面での流出を防止することができる。
【００１６】
もちろん、上記のように溝２２を形成してソルダーレジスト４０等の保護材の流出を防止する方法はランド２１を形成した部位に限らず、ソルダーレジスト４０等の保護材を塗布した際に被覆されないようにする部位については同様に適用することができる。たとえば、回路部品を接合する電極部については電極部の縁部に溝２２を形成することにより、保護材を塗布した際に電極部の表面に余分に保護材を被着させず、所要の接合面積を確保することができる。
【００１７】
なお、図１、２で示す回路基板１２は絶縁基板１０の材質、形状等がとくに限定されるものではなく、ＦＰＣ(Flexible Printed Circuit) 、ＴＡＢ等のシート状のもの、ＰＣＢ(Printed Circuit Board) 、セラミック基板等の板体状のものが対象となる。また、ランド２１等を形成する導体層２０としてはめっき等によって形成した金属箔、たとえば銅箔が好適に使用できる。
【００１８】
【実施例】
次に、図３に従って回路基板の製造方法の実施例について説明する。
図３（ａ〜ｄ）は本発明の製造方法を工程順に説明する断面図である。同図は外部接続端子を接合するランド２１部分の形成方法を示す。
図３(a) は導体層２０として銅箔２０ａを被着形成した絶縁基板１０について、銅箔２０ａの表面にレジスト３２を塗布し、所定パターンで露光、現像して銅箔２０ａの表面にレジスト３２をパターニングした状態を示す。
【００１９】
なお、レジスト３２を所定パターンで露光、現像する場合は、上記のランド２１の他、電気的な配線部分および回路部品を接合するための電極部等についてもパターニングする。
上記のランド２１を形成する部位については、図３(a) に示すように、ランド２１の縁部に沿って溝２２を形成する部位のレジスト３２を除去し、細幅の隙間部分３４を形成する。この隙間部分３４は溝２２の幅および形状にしたがって形成する部分で、ランド２１については平面形状でリング状に形成する。隙間部分３４では銅箔２０ａの表面が露出するように設ける。
【００２０】
レジスト３２を所定形状にパターニングする方法は、レジスト３２を所定パターンで露光し、現像によりレジスト３２を溶解除去する方法による。ネガティブタイプのレジスト３２を使用した場合は、銅箔２０ａ上でレジスト３２を残す部分にのみ露光し、現像して露光した部分以外を溶解除去すればよい。ポジティブタイプのレジスト３２を使用する場合は、銅箔上２０ａで溶解除去する部位にのみ露光し、現像して露光部分を溶解除去する。
【００２１】
図３(a) に示すようにレジスト３２を所定パターンに形成した後、レジスト３２をマスクパターンとして銅箔２０ａをエッチングする。図３(b) は銅箔２０ａをエッチングした状態を示す。レジスト３２に設けた隙間部分３４は細幅のスリット状に形成されているから、レジスト３２をマスクとして銅箔２０ａをエッチングした場合は、隙間部分３４でエッチング液が流通しにくくなり、ランド２１をパターニングするエッチング速度にくらべて隙間部分３４のエッチング速度が遅くなる。この結果、ランド２１の外側部分の銅箔２０ａがエッチングによって除去された際でも隙間部分３４では銅箔２０ａの厚さ分までエッチングが進行せず、凹部状になって溝２２として形成される。この溝２２は、隙間部分３４の幅、深さ、エッチング時間を適宜設定することで所要の深さに形成することができる。
【００２２】
図３(b) はランド２１の外形が形成され、ランド２１の上面に溝２２が形成された状態である。
次に、レジスト３２を溶解除去し、縁部に溝２２が形成されたランド２１が得られる（図３(c))。
図４は基板上に形成したランド２１と配線部２３から成る配線パターンの形成例を示す。ランド２１は外形が円形で、溝２２はランド２１の外形にならってリング状に形成されている。配線部２３はランド２１と電気的に接続する配線で、この実施例では配線部２３の端部で基板に設けたスルーホール５０と電気的に接続するように形成されている。
【００２３】
ランド２１および配線部２３等の導体パターンを形成した後、ランド２１の縁部および配線部２３の表面全体に保護材としてソルダーレジスト４０を塗布し、ランド２１を露出させる。図３(d) はソルダーレジスト４０を塗布した状態である。前述したように、ソルダーレジスト４０は印刷法によりランド２１の表面には付着しないように塗布するが、本実施例ではランド２１の縁部に溝２２を設けたことにより、溝２２部分でソルダーレジスト４０が流れ止めされ、ランド２１の表面にソルダーレジスト４０を付着させずに塗布することができる。
【００２４】
上記実施例の溝２２はランド２１の形状にならって溝２２を一周した形状に形成したが、溝２２の形状はこのようなリング状に形成するものに限定されるものではない。
図５はランド２１に形成する溝２２の他の形成例である。この実施例では溝２２とランド２１の外縁との間にバイパス路２５を設けたことを特徴とする。バイパス路２５は溝２２に流入したソルダーレジスト４０等の保護材を外部に排出する作用を有し、局部的に保護材が厚く塗布されたような場合にその保護材を排出してランド２１の内側に保護材が流入しないようにする。これにより、絶縁材が溝２２を越えてランド２１内へ流入することを好適に阻止できる。
【００２５】
また、溝２２を一周した形状に形成するかわりにランド２１とこれに接続する配線部２３との連結部分については溝２２を形成せず、平坦部２６のままとして溝２２を閉ループに形成しないことも有効である。これは溝２２をランド２１を一周する形状とした場合、溝２２を深く形成した場合にランド２１と配線部２３との間の電気的接続が不確実になる場合があるからである。この場合に溝２２を途中で遮る平坦部２６を設ければ、電気的接続が確実にできるという利点がある。図５では平坦部２６を一つ設けた例を示すが、溝２２が複数個所で分割されるように平坦部２６を複数個所で設けるようにしてもよい。ただし、平坦部２６の間隔が広くなると保護材がランド２１の内側へ流出する可能性が高まるから、平坦部２６は極力狭く形成するのがよい。
なお、以上の実施例では絶縁基板１０が単層の場合について説明したが、本発明は多層の回路基板の場合にも同様に適用することができる。
【００２６】
【発明の効果】
本発明に係る回路基板によれば、上述したように、基板表面に保護材を印刷法により塗布した際に、ランドの縁部に設けた溝が保護材の流れ出しを防止することにより、外部接続端子を接合するランドの表面に保護材が流れ出さず、確実にランドの接合面積を確保することができることから、信頼性の高い回路基板として提供することができる。また、本発明に係る回路基板の製造方法によれば、保護材がランドの接合領域に余分に付着せず、信頼性の高い回路基板として容易に得ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る回路基板のランド形成面を示す説明図である。
【図２】本発明に係る回路基板のランド部分を拡大して示す断面図である。
【図３】本発明に係る回路基板の製造方法を説明する断面図である。
【図４】本発明に係る回路基板のランド形成例を示す平面図である。
【図５】本発明に係る回路基板のランドの他の形成例を示す平面図である。
【図６】回路基板の従来の製造方法を示す断面図である。
【符号の説明】
１０ 絶縁基板
１２ 回路基板
２０ 導体層
２０ａ 銅箔
２１ ランド
２２ 溝
２３ 配線部
２５ バイパス路
２６ 平坦部
３２ レジスト
３４ 隙間部分
４０ ソルダーレジスト
５０ スルーホール
【発明の属する技術分野】
本発明は回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
図６はＢＧＡ（Ball Grid Array)等の半導体装置で、回路基板の外面にはんだボールあるいはリードピン等の外部接続端子を接合するためのランドを設けた回路基板の製造方法を示す。
このような回路基板の製造方法では、まず、絶縁基板１０の片面全体に導体層としての銅箔２０ａを被着した材料基板の銅箔２０ａの表面に、レジストを塗布し、露光、現像し、ランドおよびランドに接続する配線部分のみレジスト３２を残したレジストパターンを形成する（図６(a))。
【０００３】
次いで、レジスト３２をマスクとして銅箔２０ａをエッチングし、ランド２１および配線を所定パターンで形成する。図６(b) は銅箔２０ａをエッチングしてランド２１を形成した状態である。次に、レジスト３２を溶解除去し、絶縁基板１０上にランド２１と所要の配線のみを残す。樹脂基板を用いた回路基板では最後に配線パターンの表面に保護膜としてソルダーレジスト４０を塗布する。ソルダーレジスト４０は絶縁基板１０の表面と配線の表面を被覆する。ランド２１の部分ではランド２１の周側面を被覆し、ランド２１の表面を露出させる。図６(d) はランド２１をソルダーレジスト４０で被覆した状態である。
【０００４】
【発明が解決しようとする課題】
上記の回路基板の製造方法でソルダーレジスト４０を塗布する場合、通常はスクリーン版を用いた印刷法による。この方法では、基板上でソルダーレジスト４０を塗布しない部分については、スクリーン版でマスクしソルダーレジスト４０が付着しないようにする。しかしながら、この方法の場合はソルダーレジスト４０を塗布した際に、マスクの周辺からソルダーレジスト４０が流れ出て、ランド２１等の回路基板１２で露出させるべき部位にソルダーレジスト４０がはみ出てしまうことがあり、正規の露出面積が確保できない場合があった。図６(d) はランド２１の周縁から中央側にソルダーレジスト４０が流れ出た様子を示す。
【０００５】
回路基板１２では上記のランド２１の他、チップコンデンサ等の回路部品を搭載するための電極部についてもソルダーレジスト４０で被覆されないようにする必要がある。このように回路基板１２で露出させるべき部位がソルダーレジスト４０等の保護材によって被覆されると外部接続端子を確実に接合することができなくなり、回路基板としての信頼性が阻害されるという問題点がある。
【０００６】
本発明は回路基板を作製する際におけるこれらの問題点を解消すべくなされたものであり、その目的とするところは、ソルダーレジスト等の保護材が外部接続端子を接合するランドあるいは回路部品を接合する電極部等の回路基板で露出されるべき部分に流れ出たりはみ出たりすることを防止し、信頼性の高い回路基板として提供できかつ製造も容易な回路基板とその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するために次の構成を備える。
すなわち、絶縁基板の表面に形成された導体パターンの外部接続端子が接合されるランドを露出させて、印刷法により基板表面に保護材が塗布されて成る回路基板において、前記ランドの縁部に、前記保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝が、前記導体パターンをエッチングにより形成する際に同時に形成されていること特徴とする。
【０００８】
また、前記溝は、前記ランドの周縁を一周する形状に形成されたことを特徴とする。これによりランドの内側領域を確実に露出面として確保することができる。
また、前記溝と前記ランドの外周縁との間に、前記溝内に流入した前記保護材を外方に排出するバイパス路が設けられたことを特徴とする。これにより、溝に過分に保護材が流入した場合に保護材がバイパス路から外方に排出され、ランドの表面に保護材が付着しないようにすることができる。
【００１０】
また、回路基板の製造方法として、絶縁基板上に形成された導体層の表面にレジストを塗布する工程と、前記レジストを露光、現像して、外部接続端子が接合されるランドを有する導体パターンを前記絶縁基板上に形成するためのマスクパターンおよび前記ランドの縁部に沿って、保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝を形成するためのマスクパターンを形成するパターニング工程と、該パターニング工程により形成されたレジストをマスクパターンとして前記導体層をエッチングし、前記導体パターンを形成するとともに、前記ランドの縁部に前記溝を形成するエッチング工程と、前記レジストを除去する工程と、前記ランドを露出させて保護材を前記絶縁基板上に塗布する工程とを有することを特徴とする。
また、前記パターニング工程は、前記溝に対応するレジストを狭幅のスリット状にパターニングして、前記導体パターンを形成するエッチング速度よりも前記溝を形成するエッチング速度を遅く設定したことを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施形態について添付図面と共に詳細に説明する。
図１は本発明に係る回路基板１２の一実施形態を示す説明図である。図は回路基板１２で外部接続端子を接合する接合部としてのランド２１を形成した面を示す。ランド２１は所定配列で多数個形成されており、各々のランド２１は絶縁基板１０の表面に形成される導体パターンの一部を構成し、回路基板１２に搭載される半導体チップと電気的に接続されている。回路基板１２でランド２１を形成した面はランド２１部分を除き、保護材のソルダーレジスト４０によって被覆されている。１４は半導体チップを搭載する収納凹部である。
【００１２】
図２は上記回路基板１２でランド２１部分を拡大して示す断面図である。１０は絶縁基板であり、４０は絶縁基板１０および配線部分を被覆して保護するソルダーレジストである。ソルダーレジスト４０は従来の回路基板と同様にランド２１の周側面を被覆するように設けられる。本実施形態の回路基板１２で特徴とする構成は、図２に示すようにランド２１の縁部に沿ってランド２１の表面に溝２２を形成したことにある。溝２２はソルダーレジスト４０を塗布した際にソルダーレジスト４０の流れ出しを防止するダムとして作用し、ソルダーレジスト４０がランド２１の領域内に流出することを阻止する。これによって、ランド２１の表面で所要の接合面積を確保することができる。
【００１３】
図１に示す回路基板は溝２２を設けたランド２１の構成としたものであり、上記のように溝２２を設けたことにより、ランド２１の表面へソルダーレジスト４０が流れ出すことを防止し、はんだボールあるいはリードピン等の外部接続端子を接合するために必要とする所要の接合面積を確実に確保したものである。
【００１４】
溝２２は絶縁基板１０に被着形成した銅箔２０ａ等の導体層２０をエッチングしてランド２１あるいは配線等を所定パターンに形成するエッチング工程で同時に形成することができ、溝２２を形成するための別工程を必要とせず、回路基板の製造効率を低下させることがないという利点もある。
【００１５】
なお、ソルダーレジスト４０は絶縁基板１０、ランド２１、配線部分等を被覆して保護する保護材として使用するものであり、本発明での保護材はスクリーン印刷法によって塗布可能な、流動性を有する材料を対象としている。この保護材は熱硬化性あるいは熱可塑性のどちらの材料であってもよく、回路基板の製造工程中で加熱等により保護材が流動化しても前記溝２２によってランド２１の表面での流出を防止することができる。
【００１６】
もちろん、上記のように溝２２を形成してソルダーレジスト４０等の保護材の流出を防止する方法はランド２１を形成した部位に限らず、ソルダーレジスト４０等の保護材を塗布した際に被覆されないようにする部位については同様に適用することができる。たとえば、回路部品を接合する電極部については電極部の縁部に溝２２を形成することにより、保護材を塗布した際に電極部の表面に余分に保護材を被着させず、所要の接合面積を確保することができる。
【００１７】
なお、図１、２で示す回路基板１２は絶縁基板１０の材質、形状等がとくに限定されるものではなく、ＦＰＣ(Flexible Printed Circuit) 、ＴＡＢ等のシート状のもの、ＰＣＢ(Printed Circuit Board) 、セラミック基板等の板体状のものが対象となる。また、ランド２１等を形成する導体層２０としてはめっき等によって形成した金属箔、たとえば銅箔が好適に使用できる。
【００１８】
【実施例】
次に、図３に従って回路基板の製造方法の実施例について説明する。
図３（ａ〜ｄ）は本発明の製造方法を工程順に説明する断面図である。同図は外部接続端子を接合するランド２１部分の形成方法を示す。
図３(a) は導体層２０として銅箔２０ａを被着形成した絶縁基板１０について、銅箔２０ａの表面にレジスト３２を塗布し、所定パターンで露光、現像して銅箔２０ａの表面にレジスト３２をパターニングした状態を示す。
【００１９】
なお、レジスト３２を所定パターンで露光、現像する場合は、上記のランド２１の他、電気的な配線部分および回路部品を接合するための電極部等についてもパターニングする。
上記のランド２１を形成する部位については、図３(a) に示すように、ランド２１の縁部に沿って溝２２を形成する部位のレジスト３２を除去し、細幅の隙間部分３４を形成する。この隙間部分３４は溝２２の幅および形状にしたがって形成する部分で、ランド２１については平面形状でリング状に形成する。隙間部分３４では銅箔２０ａの表面が露出するように設ける。
【００２０】
レジスト３２を所定形状にパターニングする方法は、レジスト３２を所定パターンで露光し、現像によりレジスト３２を溶解除去する方法による。ネガティブタイプのレジスト３２を使用した場合は、銅箔２０ａ上でレジスト３２を残す部分にのみ露光し、現像して露光した部分以外を溶解除去すればよい。ポジティブタイプのレジスト３２を使用する場合は、銅箔上２０ａで溶解除去する部位にのみ露光し、現像して露光部分を溶解除去する。
【００２１】
図３(a) に示すようにレジスト３２を所定パターンに形成した後、レジスト３２をマスクパターンとして銅箔２０ａをエッチングする。図３(b) は銅箔２０ａをエッチングした状態を示す。レジスト３２に設けた隙間部分３４は細幅のスリット状に形成されているから、レジスト３２をマスクとして銅箔２０ａをエッチングした場合は、隙間部分３４でエッチング液が流通しにくくなり、ランド２１をパターニングするエッチング速度にくらべて隙間部分３４のエッチング速度が遅くなる。この結果、ランド２１の外側部分の銅箔２０ａがエッチングによって除去された際でも隙間部分３４では銅箔２０ａの厚さ分までエッチングが進行せず、凹部状になって溝２２として形成される。この溝２２は、隙間部分３４の幅、深さ、エッチング時間を適宜設定することで所要の深さに形成することができる。
【００２２】
図３(b) はランド２１の外形が形成され、ランド２１の上面に溝２２が形成された状態である。
次に、レジスト３２を溶解除去し、縁部に溝２２が形成されたランド２１が得られる（図３(c))。
図４は基板上に形成したランド２１と配線部２３から成る配線パターンの形成例を示す。ランド２１は外形が円形で、溝２２はランド２１の外形にならってリング状に形成されている。配線部２３はランド２１と電気的に接続する配線で、この実施例では配線部２３の端部で基板に設けたスルーホール５０と電気的に接続するように形成されている。
【００２３】
ランド２１および配線部２３等の導体パターンを形成した後、ランド２１の縁部および配線部２３の表面全体に保護材としてソルダーレジスト４０を塗布し、ランド２１を露出させる。図３(d) はソルダーレジスト４０を塗布した状態である。前述したように、ソルダーレジスト４０は印刷法によりランド２１の表面には付着しないように塗布するが、本実施例ではランド２１の縁部に溝２２を設けたことにより、溝２２部分でソルダーレジスト４０が流れ止めされ、ランド２１の表面にソルダーレジスト４０を付着させずに塗布することができる。
【００２４】
上記実施例の溝２２はランド２１の形状にならって溝２２を一周した形状に形成したが、溝２２の形状はこのようなリング状に形成するものに限定されるものではない。
図５はランド２１に形成する溝２２の他の形成例である。この実施例では溝２２とランド２１の外縁との間にバイパス路２５を設けたことを特徴とする。バイパス路２５は溝２２に流入したソルダーレジスト４０等の保護材を外部に排出する作用を有し、局部的に保護材が厚く塗布されたような場合にその保護材を排出してランド２１の内側に保護材が流入しないようにする。これにより、絶縁材が溝２２を越えてランド２１内へ流入することを好適に阻止できる。
【００２５】
また、溝２２を一周した形状に形成するかわりにランド２１とこれに接続する配線部２３との連結部分については溝２２を形成せず、平坦部２６のままとして溝２２を閉ループに形成しないことも有効である。これは溝２２をランド２１を一周する形状とした場合、溝２２を深く形成した場合にランド２１と配線部２３との間の電気的接続が不確実になる場合があるからである。この場合に溝２２を途中で遮る平坦部２６を設ければ、電気的接続が確実にできるという利点がある。図５では平坦部２６を一つ設けた例を示すが、溝２２が複数個所で分割されるように平坦部２６を複数個所で設けるようにしてもよい。ただし、平坦部２６の間隔が広くなると保護材がランド２１の内側へ流出する可能性が高まるから、平坦部２６は極力狭く形成するのがよい。
なお、以上の実施例では絶縁基板１０が単層の場合について説明したが、本発明は多層の回路基板の場合にも同様に適用することができる。
【００２６】
【発明の効果】
本発明に係る回路基板によれば、上述したように、基板表面に保護材を印刷法により塗布した際に、ランドの縁部に設けた溝が保護材の流れ出しを防止することにより、外部接続端子を接合するランドの表面に保護材が流れ出さず、確実にランドの接合面積を確保することができることから、信頼性の高い回路基板として提供することができる。また、本発明に係る回路基板の製造方法によれば、保護材がランドの接合領域に余分に付着せず、信頼性の高い回路基板として容易に得ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る回路基板のランド形成面を示す説明図である。
【図２】本発明に係る回路基板のランド部分を拡大して示す断面図である。
【図３】本発明に係る回路基板の製造方法を説明する断面図である。
【図４】本発明に係る回路基板のランド形成例を示す平面図である。
【図５】本発明に係る回路基板のランドの他の形成例を示す平面図である。
【図６】回路基板の従来の製造方法を示す断面図である。
【符号の説明】
１０ 絶縁基板
１２ 回路基板
２０ 導体層
２０ａ 銅箔
２１ ランド
２２ 溝
２３ 配線部
２５ バイパス路
２６ 平坦部
３２ レジスト
３４ 隙間部分
４０ ソルダーレジスト
５０ スルーホール
Claims (5)
- 絶縁基板の表面に形成された導体パターンの外部接続端子が接合されるランドを露出させて、印刷法により基板表面に保護材が塗布されて成る回路基板において、
前記ランドの縁部に、前記保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝が、前記導体パターンをエッチングにより形成する際に同時に形成されていること特徴とする回路基板。 - 前記溝は、前記ランドの周縁を一周する形状に形成されたことを特徴とする請求項１記載の回路基板。
- 前記溝と前記ランドの外周縁との間に、前記溝内に流入した前記保護材を外方に排出するバイパス路が設けられたことを特徴とする請求項１または２記載の回路基板。
- 絶縁基板上に形成された導体層の表面にレジストを塗布する工程と、
前記レジストを露光、現像して、外部接続端子が接合されるランドを有する導体パターンを前記絶縁基板上に形成するためのマスクパターンおよび前記ランドの縁部に沿って、保護材を印刷する際に前記ランドの領域内への前記保護材の流れ出しを防止する溝を形成するためのマスクパターンを形成するパターニング工程と、
該パターニング工程により形成されたレジストをマスクパターンとして前記導体層をエッチングし、前記導体パターンを形成するとともに、前記ランドの縁部に前記溝を形成するエッチング工程と、
前記レジストを除去する工程と、
前記ランドを露出させて保護材を前記絶縁基板上に塗布する工程とを有することを特徴とする回路基板の製造方法。 - 前記パターニング工程は、前記溝に対応するレジストを狭幅のスリット状にパターニングして、前記導体パターンを形成するエッチング速度よりも前記溝を形成するエッチング速度を遅く設定したことを特徴とする請求項４記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01105697A JP3650500B2 (ja) | 1997-01-24 | 1997-01-24 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01105697A JP3650500B2 (ja) | 1997-01-24 | 1997-01-24 | 回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209612A JPH10209612A (ja) | 1998-08-07 |
| JP3650500B2 true JP3650500B2 (ja) | 2005-05-18 |
Family
ID=11767372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01105697A Expired - Fee Related JP3650500B2 (ja) | 1997-01-24 | 1997-01-24 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3650500B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4607612B2 (ja) | 2005-02-09 | 2011-01-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| JP2007103587A (ja) * | 2005-10-03 | 2007-04-19 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| JP4985623B2 (ja) * | 2008-11-28 | 2012-07-25 | ブラザー工業株式会社 | 配線部材の接続方法、配線部材の製造方法、及び、配線部材 |
| WO2012132880A1 (ja) | 2011-03-25 | 2012-10-04 | 株式会社村田製作所 | セラミック多層基板 |
| JP6439366B2 (ja) * | 2014-10-09 | 2018-12-19 | リコーイメージング株式会社 | 光学部材の製造方法 |
| JP2017069344A (ja) * | 2015-09-29 | 2017-04-06 | 日本シイエムケイ株式会社 | プリント配線板およびその製造方法 |
| CN105208768B (zh) * | 2015-09-30 | 2018-03-23 | 大连吉星电子有限公司 | 用于led照明的附铝fpc基材产品及其蚀刻工艺 |
-
1997
- 1997-01-24 JP JP01105697A patent/JP3650500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209612A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990962B2 (ja) | 配線基板の製造方法 | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| JPH09266268A (ja) | 半導体装置の製造方法および半導体装置のパッケージ | |
| EP1951012B1 (en) | Method of manufacturing a wiring board including electroplating | |
| JP3606769B2 (ja) | 半導体装置 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP3775970B2 (ja) | 電子部品実装用基板の製造方法 | |
| JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH10163371A (ja) | Ｉｃパッケージ用配線基板およびその製造方法 | |
| JP2818904B2 (ja) | 電子部品搭載用基板 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPH057071A (ja) | 面実装用多層型配線板 | |
| JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
| KR100763963B1 (ko) | 티비지에이 반도체 패키지용 기판과 이의 제조방법 | |
| JP2849870B2 (ja) | 電子部品搭載用基板におけるバンプの形成方法 | |
| JPH05335722A (ja) | プリント配線板の製造方法 | |
| JP2003347498A (ja) | 電子部品装置及びその製造方法 | |
| JPH0353586A (ja) | プリント配線基板 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |