JPH0353586A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH0353586A
JPH0353586A JP18748889A JP18748889A JPH0353586A JP H0353586 A JPH0353586 A JP H0353586A JP 18748889 A JP18748889 A JP 18748889A JP 18748889 A JP18748889 A JP 18748889A JP H0353586 A JPH0353586 A JP H0353586A
Authority
JP
Japan
Prior art keywords
hole
electrode land
electrode
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18748889A
Other languages
English (en)
Inventor
Toru Otaki
徹 大滝
Yasushi Takeuchi
靖 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18748889A priority Critical patent/JPH0353586A/ja
Publication of JPH0353586A publication Critical patent/JPH0353586A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、例えば、VTR.ラジオ等の電子機器に用
いられる高密度実装用基板に好適するプリント配線基板
に関する。 [従来の技術] 一般に、回路素子を高密度に実装する必要がある場合に
は、プリント配線基板の両面に回路網を形成し、両面に
回路素子をハンダ付けすることにより、その実装密度を
高める方法は普通に行なわれている。この場合、基板の
表側に形成された実装用の電極ランドと、裏側に形成さ
れている実装用の電極ランドとを互いに接続する場合は
、基板本体にスルーホールを形成し、このスルーホール
の周面に導電層を形成することにより、両者を電気的に
接続するように構成されている。 ここで、従来において、スルーホールを形成する場合に
は、回路素子がハンダ付けされる電極ランドには、スル
ーホールは形成されず、この電極ランドの近傍に形成さ
れたスルーホールランドに形成されていた。このような
スルーホールランドをスルーホールのために特別に形成
しなければならないため、基板本体表面が実装に直接関
与しないものにより部分的に占有されることとなり、高
密度実装においては、はなはだ不利はものであった。 一方、電極ランドに直接スルーホールを形成することも
考えられる.この場合、電極ランドと回路素子とを結合
するためにクリームハンダが用いられるが、このクリー
ムハンダは、接合時に溶融されることになる.この結果
,この溶けたクリームハンダは、スルーホールを介して
、基板の裏側ヘ流れ出し,十分なフイレットの形成が阻
止されることになる。 [発明が解決しようとしている課題] このため、実開昭63−43479号公報に開示される
ように、電極ランドに直接スルーホールを形成し、実装
密度を高めるに際して、このスルーホールから溶けたク
リームハンダが流れ出すことを防止するため、スルーホ
ール内に、耐熱性の充填物質を詰め込みむ技術が知られ
ている。 しかしながら、この従来技術においては、各スルーホー
ル毎に、この充填物質を詰め込まなければならず、スル
ーホールの数が多数になる場合には、非常な手間となり
、また、コストの上昇を招くものであり、解決が要望さ
れている。 この発明は上述した課題に鑑みなされたもので、この発
明の目的は、電極ランドにスルーホールを直接形成する
構成を採用するに際して、手間が少なく、また、コスト
上昇を招くことが無く、溶けたクリームハンダがこのス
ルーホールを介して流れ出さないようにしたプリント配
線基板を提供することである.
【課題を解決するための手段] 上述した課題を解決し、目的を達或するため、この発明に係わるプリント配線基板は、基板本体と、この基板本体の両面に形或され、所定の回路網パターンを有する導電層と、この導電層の一部に規定され,回路素子が接続される電極ランドと、この電極ランドにおいて、前記基板本体を貫通するように形成されたスルーホールと、前記電極ランドが設けられた面とは反対側の面において、ここに開口するスルーホールの開口部を閉塞するよう取り付けられる閉塞部材とを具備する事を特徴としている。 [作用】
以上のように構成されるこの発明に係わるプリント配線
基板においては、回路素子と電極ランドの導電層とがク
リームハンダを介して互いに接合される際において,溶
けたクリームハンダは、電極ランドに直接形成されたス
ルーホールの開口に向けて流れ出ることになるが、電極
ランドが設けられた面とは反対側の面にに開口するスル
ーホールの開口部は,閉塞部材により閉塞されているの
で、溶けたクリームハンダは、このスルーホール内に入
り込むことが出来ずに、結局、電極ランドにおいて開口
する開口部を閉塞する状態で留まることになる. [実施例】 以下に、この発明に係わるプリント配線基板の一実施例
の構成を添付図面を参照して、詳細に説明する。 第1図、第2A図並びに第2B図に示すように、この一
実施例のプリント配線基板10は、絶縁性を有する基板
本休l2と、この基板本体l2の両面上に夫々形成され
、所定の回路網パターンを有する導電層14.16とか
ら基本的に構成されている.ここで、これらの導電層1
4.16の中で、回路素子18を電気的及び機械的に接
続するための部分として、複数の電極ランド20.22
が規定されている.そして、これらの電極ランド20.
22を含む全ての導電層14.16の表面上には、ハン
ダメッキ層24.26が夫々形成されている.尚、この
電極ランド20.22以外のハンダメッキ層24.26
の表面上には、ソルダレジスト層28.30が夫々形成
されている。 また、基板本体12の表側に形成された複数の電極ラン
ド20の中で、裏側に形成された電極ランド22の中の
所定の電極ランド22′と電気的に接続する必要のある
電極ランド20’には、両者を電気的に接続するための
手段として、スルーホール32が形成されている。そし
て、このスルーホール32の内周面には、上下に位置す
る電極ランド20’,22’の夫々の導電層14.16
と一体的に接続された導電層34が全周に渡り形成され
ている.このようにスルーホール32の内周面に形成さ
れた導電層34を介して、表側の電極ランド20’と裏
側の電極ランド22′とは電気的に接続されることとな
る. 一方、回路素子l8が接続される表側の電極ランド20
′とは反対側に位置する裏側の電極ランド22′上には
、ここに開口するスルーホール32の開口部を閉塞する
ために、閉塞部材36が取り付けられている。ここで、
この閉塞部材36は、ソルダレジストから構成されてい
る.次に、第3A図乃至第3G図を参照して、以上のよ
うに構成されるプリント配線基板10をパターンメッキ
法により形成するための形成方法を説明する。 先ず、第3A図に示すように、基板本体20の上下両側
における全表面に渡り、銅箔38が貼着された状態の素
材40の所定位置に、厚さ方向に貫通したスルーホール
32をドリルにより穿孔する。ここで、上述した所定位
置とは、将来において、基板本体l2の表側に形成され
る複数の電極ランド20の中で、裏側に形成される電極
ランド22の中の所定の電極ランド22′と電気的に接
続する必要のある電極ランド20’となる部分に規定さ
れている. このようにスルーホール32をドリル形成した後におい
て、この素材40全体に渡り、図示しない銅メッキ装置
により銅メッキを施す.この結果、第3B図に示すよう
に、銅箔38の上下両側における余面に渡り銅メッキ層
42が形成されると共に、スルーホール32の内周面に
銅メッキ層からなる導電層34が形成されることとなる
。ここで、基板本体12の表面に形成された銅箔38と
銅メッキ層42とにより、表側の導電層l4が構成され
、基板本体12の裏面に形成された銅箔38と銅メッキ
層42とにより,裏側の導電層l6が構成されることと
なる。 この後、このように内周面に導電層34が設けられたス
ルーホール32が形成された状態の素材40の、両導電
層14.16にハンダメッキする際に、ハンダメッキ層
24.26が夫々所定のパターンで形成されるようにマ
スキングするための第1のマスク部材44.46を第3
C図に示すように被せる。 このように素材40に第1のマスク部材44,46を被
せた状態で、図示しないハンダメッキ装置により導電層
14.16上にハンダメッキし、第1のマスク部材44
.46を取り除くことにより、第3D図に示すように、
夫々所定のパターンを有した状態でハンダメッキ層24
.28を形成する. この後、ハンダメッキ層24.26が形成された素材4
0を、図示しないエッチング装置によりエッチングする
.このエッチングに際して、予め導電層14.16上に
夫々形成されているハンダメッキ層24.26が、エッ
チングレジストとして機能し、これらハンダメッキ層2
4.26が形成されている部分以外の全ての導電層24
.26の部分は、エッチングされて除去されることにな
る。このようにして、第3E図に示すように、所定の回
路網パターンを有した導電層14.16が、夫々の表面
上の全面に渡りハンダメッキ層22が添着された状態で
形成されることになる。 この状態で、実質的に、プリント配線基板10が形成さ
れることになる。 次に、ソルダレジスト層28.30を電極ランド20.
22以外のハンダメッキ層24上に形成するために、第
3F図に示すように、感光性ソルダレジスト液を基板上
の全面に渡り塗布して、ソルダレジスト層28.30を
形成する。そして、第2のマスク部材48.50を介し
て、感光性ソルダレジスト層を選択的に露光する。この
露光後において現像することにより、第3G図に示すよ
うに、表側の導電層1′4上の所望の表面上には、部分
的にソルダレジスト層28が形成されることになる。 一方、裏側の表面を覆う第2のマスク部材50は,電極
ランド22.22’を除く全てのハンダメッキ層26の
表面と、基板本体20の表面が4接露出している部分に
ソルダレジスト層30が形成されると共に、スルーホー
ル32の下端が開口する電極ランド22′上に、このス
ルーホール32の下端開口を閉塞する閉塞部材36とし
て機能するようにソルダレジスト層が形成されるように
、マスキングするように形成されている。 このようにして、第3G図及び第1図に示すように、プ
リント配線基板10が完成することとなる。 次に、第4A図乃至第4C図を参照して、第1図に示す
プリント配線基板10の電極ランド20.20”に、回
路素子18をハンダ付けするための実装動作を説明する
。 先ず、この実装動作に際しては、電極ランド20.20
’の夫々のハンダメッキ層24上に図示しないメタル版
を用いた印刷器でクリームハンダ52を第4A図に示す
ように供給し、図示しないチップマウンタ(回路素子が
ICの場合にはICマウンタ)でクリームハンダ52上
に回路素子l8を、第4B図に示すように,電極ランド
20.20′のハンダメッキ層22b上に夫々供給した
クリームハンダ52内に、その両端を夫々挿入するよう
に搭載する, そして、この状態で、図示しないベーバフエーズリフロ
ーにこのプリント配線基板10を収容し、プリント配線
基板10全体を所定温度、例えば、クリームハンダ52
やハンダメッキ層24.26が溶融する温度よりも高い
温度である約215℃まで加熱する。このようにして、
回路素子18を両電極ランド20.20’に掛け渡した
状態でハンダ接合する. このペーパーフエーズリフローでハンダ接合する際にに
おいて、第1図に示すように、表裏両側の電極ランド2
0’.22’には、基板本体12を貫通したスルーホー
ル32の両端が開口している。ここで、裏側に開口した
スルーホール32の下端部は、閉塞部材36により閉塞
されている。 このため、表側に開口したスルーホール32の上端部に
、第4C図に示すように、溶けたクリームハンダ52が
流れ込んだとしても、この溶けたクリームハンダ52は
、スルーホール32内に流入することなく、その入口付
近に留まり、このスルーホール32の上端部を閉塞した
状態にもたらされることになる. この結果、この一実施例においては、表裏一対の電極ラ
ンド20’,22″を電気的に接続すべく、基板本体1
2を貫通する状態でスルーホール32が形成されていた
としても、このスルーホール32の下端は、閉塞部材3
6により閉塞されているので、電極ランド20’上で溶
けたハンダは、第4C図に示すように、スルーホール3
2内に流れ込まずに、実質的に電極ランド20’に留ま
ることとなる。 このようにして、この一実施例においては、電極ランド
20’上に供給したクリームハンダ52は、溶融時にお
いて、スルーホール32内に流れ出る量を最小限に抑え
られ、ハンダ接合にたずさわるに十分なハンダ量を確保
する事ができることになる. その結果、 ■;実装部品(回路素子)の電極に対する十分なフイレ
ットの形成が確保され、また、■;実装部品(回路素子
)の強固なハンダ接合強度が達成されることとなる、顕
著な効果が認められた. この発明は、上述したー実施例の構戒に限定されること
なく、この発明の要旨を逸脱しない範囲で種々変形可能
であることは言うまでもない。 例えば、上述したー実施例においては、閉塞部材は、ソ
ルダレジスト層から形成されるように説明したが、この
発明は、このような構成に限定されることなく、実質的
にスルーホール32の下端を閉塞すべく、回路素子が実
装される側とは反対側の電極ランドの表面に取り付けら
れるものであれば何でも良い。 また、上述したー実施例においては、閉塞部材は、常時
、スルーホール32の下端を閉塞するように説明したが
、この発明は、このような構成に限定されることなく、
スルーホール32の下端が閉塞されていなければならな
いのは、少なくとも、クリームハンダ52を溶かして、
回路素子18を電極ランド20.20’にハンダ付けす
る際であれば所期の目的を達成するものであり、このた
め、例えば、プリント配線基板10の下面に開口したス
ルーホール32を閉塞する治具を取り付け、スルーホー
ル32の下端を実質的に閉塞するように構或しても良い
ことは言うまでもない. [発明の効果] 以上、詳細に説明したように、この発明に係わるプリン
ト配線基板は、基板本体と、この基板本体の両面に形成
され、所定の回路網パターンを有する導電層と、この導
電層の一部に規定され、回路素子が接続される電極ラン
ドと、この電極ランドにおいて、前記基板本体を貫通す
るように形成されたスルーホールと、前記電極ランドが
設けられた面とは反対側の面において、ここに開口する
スルーホールの開口部を閉塞するよう取り付けられる閉
塞部材とを具備する事を特徴としている。 従って、この発明によれば、電極ランドにスルーホール
を直接形成する構成を採用するに際して、手間が少なく
、また、コスト上昇を招くことが無く、溶けたクリーム
ハンダがこのスルーホールを介して流れ出さないように
したプリント配線基板が提供されることになる。
【図面の簡単な説明】
第1図はこの発明に係わるプリント配線基板の−実施例
の構成を示す縦断面図; 第2A図及び第2B図は、夫々、第1図に示すプリント
配線基板の表側の形状及び裏側の形状を示す平面図; 第3A図乃至第3G図は、第l図に示すプリント配線基
板の成形方法を順次示す縦断面図;そして、 第4A図乃至第4C図は、第1図に示すプリント配線基
板に回路素子を実装する実装動作を順次示す縦断面図で
ある。 図中、10・・・プリント配線基板、l2・・・基板本
体、14.16−・・導電層、18・・・回路素子、2
0;22 (20’:22’)・・・電極ランド、24
:26・・・ハンダメッキ層、28.30・・・ソルダ
レジスト層、32・・・スルーホール、34・・・導電
層、36・・・閉塞部材、38・・・銅箔、40・・・
基材、42・・・銅メツキ層、44.46・・・第1の
マスク部材、48 .50・・・第2のマスク部材、5
2・・・クリームハンダである,

Claims (1)

  1. 【特許請求の範囲】 基板本体と、 この基板本体の両面に形成され、所定の回路網パターン
    を有する導電層と、 この導電層の一部に規定され、回路素子が接続される電
    極ランドと、 この電極ランドにおいて、前記基板本体を貫通するよう
    に形成されたスルーホールと、 前記電極ランドが設けられた面とは反対側の面において
    、ここに開口するスルーホールの開口部を閉塞するよう
    取り付けられる閉塞部材とを具備する事を特徴とするプ
    リント配線基板。
JP18748889A 1989-07-21 1989-07-21 プリント配線基板 Pending JPH0353586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18748889A JPH0353586A (ja) 1989-07-21 1989-07-21 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18748889A JPH0353586A (ja) 1989-07-21 1989-07-21 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH0353586A true JPH0353586A (ja) 1991-03-07

Family

ID=16206945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18748889A Pending JPH0353586A (ja) 1989-07-21 1989-07-21 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH0353586A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249842A (ja) * 1994-03-08 1995-09-26 Yagi Antenna Co Ltd 低雑音高周波増幅装置
JP2010010498A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 部品実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249842A (ja) * 1994-03-08 1995-09-26 Yagi Antenna Co Ltd 低雑音高周波増幅装置
JP2010010498A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 部品実装方法

Similar Documents

Publication Publication Date Title
US5839190A (en) Methods for fabricating solderless printed wiring devices
JP3775970B2 (ja) 電子部品実装用基板の製造方法
JP3860713B2 (ja) 配線基板およびこれを用いた電子装置
JP3650500B2 (ja) 回路基板およびその製造方法
JPH0353586A (ja) プリント配線基板
JP2517672B2 (ja) プリント配線基板の形成方法
JPH0821764B2 (ja) プリント基板
JPH0357289A (ja) プリント配線基盤、及び、これの形成方法
JP2000174410A (ja) 電子部品の実装構造および電子部品の実装方法
JPH11103145A (ja) 回路基板と表面実装部品
JPH01145891A (ja) ハンダバンプ付き回路基板の製造方法
JP2005129927A (ja) 接合材料ステンシル
JPS5853890A (ja) 電子部品のはんだ付け方法
JPH04302193A (ja) プリント基板
JPH06112640A (ja) 回路基板
JP3569058B2 (ja) プリント配線板の電子部品の実装方法およびプリント回路基板
JP3240661B2 (ja) プリント配線基板及びその製造方法
JPH0348491A (ja) プリント配線基板
JPH0353585A (ja) プリント配線基板、及び、これの形成方法
JP2799456B2 (ja) 電子部品搭載用基板及びその製造方法
JPH0445274Y2 (ja)
JPH03262186A (ja) 印刷配線基板
JPH01100996A (ja) 多層プリント配線基板
JPS6214959B2 (ja)
JPH11251714A (ja) リード部品実装基板およびプリント基板へのリード部品実装方法