JP3860713B2 - 配線基板およびこれを用いた電子装置 - Google Patents
配線基板およびこれを用いた電子装置 Download PDFInfo
- Publication number
- JP3860713B2 JP3860713B2 JP2000368853A JP2000368853A JP3860713B2 JP 3860713 B2 JP3860713 B2 JP 3860713B2 JP 2000368853 A JP2000368853 A JP 2000368853A JP 2000368853 A JP2000368853 A JP 2000368853A JP 3860713 B2 JP3860713 B2 JP 3860713B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist layer
- bonding pads
- openings
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板およびこの配線基板上に半導体素子等の電子部品を搭載して成る電子装置に関するものである。
【0002】
【従来の技術】
従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基板の内部および上下面に銅箔等から成る配線導体を設けて成り、絶縁基板の上下面に設けられた配線導体の一部に半導体素子等の電子部品の電極が半田バンプを介して接合される略円形の電子部品接合用の半田接合パッドや外部電気回路基板の配線導体に半田バンプを介して接合される略円形の外部接合用の半田接合パッドが形成されている。そして、この配線基板は、電子部品接合用の半田接合パッドに電子部品の電極を半田バンプを介して接合して電子部品を搭載固定することにより電子装置となり、この電子装置は外部接合用の半田接合パッドを外部電気回路基板の配線導体に半田バンプを介して接合することにより外部電気回路基板に実装される。
【0003】
なお、この従来の配線基板においては、隣接する半田接合パッド同士の半田による電気的短絡を防止するとともに半田接合パッドの絶縁基板に対する接合強度を大とするために、半田接合パッドの外周部を含む絶縁基板の上下面に、半田接合パッドの中央部を露出させる開口部を有するエポキシ樹脂等の絶縁樹脂から成るソルダーレジスト層を被着させており、半田バンプはこのソルダーレジスト層に設けられた開口部内に露出する半田接合パッド上に接合されるようになっている。そして、このようなソルダーレジスト層を有する従来の配線基板においては、ソルダーレジスト層に設けられた開口部の側面は、半田接合パッドの主面に対して略垂直になっていた。
【0004】
【発明が解決しようとする課題】
しかしながら、本発明は、この従来の配線基板によると、ソルダーレジスト層に設けられた開口部の側面が半田接合パッドの主面に対して略垂直になっていることから、次のような問題点を有していることを見出した。
【0005】
すなわち、ソルダーレジスト層に設けられた開口部の側面が半田接合パッドの主面に対して略垂直になっているため、開口部内に露出する半田接合パッドに半田バンプを介して電子部品の電極や外部電気回路基板の配線導体を接合させると、半田バンプが溶融したときの表面張力により半田バンプの側面がソルダーレジスト層の開口部の外側において開口部の側面に対して急角度で膨らんだ形状となるので、ソルダーレジスト層の外側主面と開口部側面との間の角部が半田バンプの側面に強く当接し、その結果、この半田バンプに電子部品が作動時に発生する熱による熱応力が印加されると、半田バンプの側面でソルダーレジスト層の外側主面と開口部側面との間の角部が当接する部位にその熱応力が大きく集中して作用し、そのためそのような熱応力が長期間にわたり繰り返し印加されると、半田バンプにソルダーレジスト層の外側主面と開口部側面との間の角部に当接する部位から破断が発生し、ついには搭載する電子部品を正常に作動させることができなくなってしまうという問題点を有していた。
【0006】
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、ソルダーレジスト層に設けられた開口部内に露出する半田接合パッドに半田バンプを介して電子部品の電極や外部電気回路基板の配線導体を接合させた後、電子部品を長期間にわたり繰り返し作動させたとしても、半田バンプに破断が発生することがなく、搭載する電子部品を長期間にわたり正常に作動させることが可能な信頼性の高い配線基板および電子装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明の配線基板は、絶縁基板と、該絶縁基板上に形成された接合パッドと、該接合パッド上に配置された開口部を有しており、前記絶縁基板上に形成されたソルダーレジスト層とを備え、前記ソルダーレジスト層の前記開口部の側面は、前記接合パッドに対して60度〜85度の角度で狭まる第1の側面と、該第1の側面より前記接合パッド側に位置しており、前記接合パッドに向かって広がる第2の側面とを有することを特徴とする。本発明の配線基板は、前記開口部の前記第2の側面が前記接合パッドに向かって45度〜85度で広がることを特徴とする。本発明の配線基板は、前記開口部の前記第2の側面の高さが前記接合パッドから2〜5μmであることを特徴とする。本発明の配線基板は、前記ソルダーレジスト層の表面と前記ソルダーレジスト層の開口部の側面との間の角部の曲率半径が2〜5μmであることを特徴とする。
【0008】
また、本発明の電子装置は、上述のいずれかに記載の配線基板と、該配線基板上に半田バンプを介して接合された電子部品とを有することを特徴とする。本発明の電子装置は、前記ソルダーレジスト層の開口部の側面と前記半田バンプの側面との間に、1〜10μmの隙間を有することを特徴とする。
【0009】
本発明の配線基板および電子装置によれば、ソルダーレジスト層の開口部の側面が半田接合パッドの主面に対して60〜85度の角度で外側に向かって広がっていることから、このソルダーレジスト層の開口部内に露出する半田接合パッドに半田バンプを接合すると、半田バンプの側面がソルダーレジスト層の開口部側面に対して緩い角度で膨れた形状となり、そのためソルダーレジスト層の外側主面と開口部側面との間の角部が半田バンプの側面に強く当接することがないので、半田バンプに電子部品が作動時に発生する熱による熱応力が印加されてもその角部が当接する部位にその熱応力が大きく集中して作用するようなことがなく、そのような熱応力が長期間にわたり繰り返し印加されても半田バンプにソルダーレジスト層の外側主面と開口部側面との間の角部に当接する部位から破断が発生するようなことがない。したがって、搭載する電子部品を長期間にわたり正常に作動させることができる。
【0010】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。図1は、本発明を半導体素子を搭載するための配線基板およびこれに半導体素子を搭載した電子装置に適用した場合の実施の形態の一例を示す断面図であり、1は絶縁基板、2は配線導体、3はソルダーレジスト層である。この絶縁基板1と配線導体2とソルダーレジスト層3とで本発明の配線基板が構成され、これに電子部品としての半導体素子4を搭載することにより本発明の電子装置が形成される。
【0011】
絶縁基板1は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層1bをそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔や銅めっき膜等から成る複数の配線導体2が形成されている。
【0012】
絶縁基板1を構成する芯体1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1.0mm程度の複数の貫通孔5を有している。そして、その上下面および各貫通孔5の内壁には配線導体2の一部が被着されており、上下面の配線導体2が貫通孔5を介して電気的に接続されている。
【0013】
このような芯体1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体1a上下面の配線導体2は、芯体1a用のシートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔5内壁の配線導体2は、芯体1aに貫通孔5を設けた後に、この貫通孔5内壁に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
【0014】
さらに、芯体1aは、その貫通孔5の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱6が充填されている。樹脂柱6は、貫通孔5を塞ぐことにより貫通孔5の直上および直下に絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔5内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱6を含む芯体1aの上下面に絶縁層1bが積層されている。
【0015】
芯体1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔7を有している。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体2と下層の配線導体2とを貫通孔7を介して電気的に接続することにより高密度配線を立体的に形成可能としている。このような絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂のフィルムを芯体1a上下面に貼着し、これを熱硬化させるとともにレーザー加工により貫通孔7を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面および貫通孔7内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔7内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【0016】
絶縁基板1の上面から下面にかけて形成された配線導体2は、半導体素子4の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基板1の上面に設けられた部位の一部が半導体素子4の各電極に例えば鉛−錫共晶合金から成る半田バンプ8を介して接合される電子部品接合用の半田接合パッド2aを、絶縁基板1の下面に露出した部位の一部が外部電気回路基板に例えば鉛−錫共晶合金から成る半田バンプ9を介して接合される外部接合用の半田接合パッド2bを形成している。このような半田接合パッド2a・2bは、図2にソルダーレジスト層3を除いた本発明の配線基板の要部拡大平面図で示すように、配線導体2に接続された略円形であり、その直径φが電子部品接合用の半田接合パッド2aであれば略70〜200μm程度であり、外部接合用の半田接合パッド2bであれば略0.5〜1mm程度である。
【0017】
そして、この配線基板においては、電子部品接合用の半田接合パッド2aに半導体素子4の各電極を半田バンプ8を介して接合して半導体素子4を搭載することによって電子装置となり、この電子装置における外部接合用の半田接合パッド2bを外部電気回路基板の配線導体に半田バンプ9を介して接合することにより本発明の電子装置が外部電気回路基板に実装されることとなる。
【0018】
さらに、本発明の配線基板および電子装置においては、半田接合パッド2a・2bの外周部を含む絶縁基板1の上下面に半田接合パッド2a・2bの中央部を露出させる開口3a・3bを有するソルダーレジスト層3が被着されている。ソルダーレジスト層3は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70重量%程度分散させた絶縁材料から成り、半田接合パッド2a間・2b間が半田バンプ8や9により電気的に短絡するのを防止するとともに、半田接合パッド2a・2bの絶縁基板1への接合強度を大きなものとする作用をなす。
【0019】
このようなソルダーレジスト層3は、その厚みが10〜50μm程度であり、ソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して絶縁基板1の上下面の半田接合パッド2a・2bを含む全面に所定の厚みに塗布し、これを乾燥させた後、フォトリソグラフィー技術を採用して露光および現像処理を行なって半田接合パッド2a・2bの中央部を露出させる開口部3a・3bを形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層3用の未硬化の樹脂フィルムを絶縁基板1の上下面の半田接合パッド2a・2bを含む全面に貼着した後、これを熱硬化させ、しかる後、半田接合パッド2a・2bの中央部に対応する位置にレーザービームを照射し、硬化した樹脂フィルムを部分的に除去することによって半田接合パッド2a・2bの中央部を露出させる開口部3a・3bを有するように形成される。
【0020】
そして、本発明の配線基板および電子装置においては、このソルダーレジスト層3は、図3に要部拡大断面図で示すように、その開口部3a・3bの側面が半田接合パッド2a・2bの主面に対して60〜85度の角度θ1で外側に広がって形成されている。このようにソルダーレジスト層3の開口部3a・3bの側面が半田接合パッド2a・2bの主面に対して60〜85度の角度θ1で外側に広がっていることから、開口部3a・3b内に露出する半田接合パッド2a・2bに電子部品4の各電極や外部電気回路基板の配線導体を半田バンプ8・9を介して接合させると、半田バンプ8・9は、その側面が開口部3a・3bの側面に対して緩やかな角度で膨らんだ形状となり、ソルダーレジスト層3の外側主面と開口部3a・3bの側面との間の角部が半田バンプ8・9の側面に強く当接することがなくなり、その結果、電子部品4が作動時に発生する熱による熱応力が半田バンプ8・9に繰り返し印加されたとしても、その応力が半田バンプ8・9の側面の一部に大きく集中して印加されることはなく、半田バンプ8・9がソルダーレジスト層3の外側主面と開口部3a・3b側面との間の角部に接する部位から破断するようなことはない。したがって、本発明の配線基板および電子装置によれば、搭載する電子部品4を長期間にわたり正常に作動させることができる。
【0021】
このようなソルダーレジスト層3の開口部3a・3bの側面を半田接合パッド2a・2bの主面に対して60〜85度の角度θ1で外側に広がる形状とするには、例えば、ソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストに露光および現像処理を行なって開口部3a・3bを形成する場合であれば、露光の光の強さや散乱度あるいは露光時間等を適宜調整することによって開口部3a・3bの側面を所望の角度で外側に広げることができる。
【0022】
この場合、露光の際の光の強さを強くするとともに露光時間を短くすると、半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が大きくなり、逆に露光の際の光の強さを弱くするとともに露光時間を長くすると、半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が小さくなる。また、露光の際に散乱度が小さな光により露光すると、半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が大きくなり、逆に散乱度が大きな光により露光すると、半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が小さくなる。
【0023】
また、硬化したソルダーレジスト層3用の樹脂フィルムにレーザービームを照射して開口部3a・3bを形成する場合であれば、レーザービームの強さや波長分布・照射回数等を適宜調整することによって開口部3a・3bの側面を所望の角度で外側に広げることができる。この場合、レーザービームの強さを強くしたり照射回数を増やすと半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が大きくなり、逆にレーザービームの強さを弱くしたり照射回数を減らすと半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が小さくなる。また、レーザービームとして波長分布の狭いものを使用すると、半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が大きくなり、逆に波長分布の広いものを使用すると半田接合パッド2a・2bの主面に対する開口部3a・3bの側面の角度が小さくなる。
【0024】
なお、ソルダーレジスト層3は、その開口部3a・3b側面が半田接合パッド2a・2bの主面に対して60度未満の角度で外側に広がっている場合、半田接合パッド2a・2bの絶縁基板1に対する接合強度が弱いものとなって半田接合パッド2a・2bが絶縁基板1から剥離する危険性が大きくなる傾向にあり、他方、85度を超える角度の場合には、開口部3a・3b内に露出する半田接合パッド2a・2bに電子部品4の各電極や外部電気回路基板の配線導体を半田バンプ8・9を介して接合させた際に、ソルダーレジスト層3の外側主面と開口部3a・3b側面との間の角部が半田バンプ8・9の側面に強く当接し、そのため、電子部品4が作動時に発生する熱による熱応力がソルダーレジスト3の外側主面と開口3a・3b側面との間の角部に当接する半田バンプ8・9の側面に大きく集中して作用し、半田バンプ8・9にソルダーレジスト層3の外側主面と開口部3a・3b側面との間の角部に当接する部位から破断が発生しやすくなってしまう。したがって、ソルダーレジスト層3の開口部3a・3b側面が外側に広がる角度は、半田接合パッド2a・2bの主面に対して60〜85度の範囲に特定される。
【0025】
さらに、この角度を75〜85度の範囲としておくと、半田バンプ8・9において半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部に発生する応力を小さなものとして、半田バンプ8・9が半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部から剥離することを有効に防止することができる。したがって、ソルダーレジスト層3の開口部3a・3b側面が外側に広がる角度は、半田接合パッド2a・2bの主面に対して75〜85度の範囲であることが特に好ましい。
【0026】
また、ソルダーレジスト層3は、半田接合パッド2a・2bの外周部を被覆する厚みtが10μm未満の場合、半田接合パッド2a・2bを絶縁基板1に強固に接合することが困難となる傾向にあり、他方、半田接合パッド2a・2bの外周部を被覆する厚みtが40μmを超えると、半田接合パッド2a・2bを十分な面積で被覆したままで半田接合パッド2a・2bの中央部を十分な面積で露出させることが困難となる傾向にある。したがって、ソルダーレジスト層3は、半田接合パッド2a・2bの外周部を被覆する厚みtが10〜40μmの範囲であることが好ましい。
【0027】
さらに、ソルダーレジスト層3は、半田接合パッド2a・2bの外周部を被覆する幅wが10μm未満では、半田接合パッド2a・2bを絶縁基板1に強固に接合することが困難となる傾向にあり、他方、半田接合パッド2a・2bの外周部を被覆する幅wが40μmを超えると、隣接する半田接合パッド2a間・2b間の距離を十分に確保したままで半田接合パッド2a・2bの中央部を十分な面積で露出させることが困難となる傾向にある。したがって、ソルダーレジスト層3は、半田接合パッド2a・2bの外周部を被覆する幅wが10〜40μmの範囲であることが好ましい。
【0028】
また、ソルダーレジスト層3は、図4に要部拡大断面図で示すように、その外側主面と開口部3a・3b側面との間の角部に曲率半径が2〜5μm程度の丸みR1を形成しておくと、ソルダーレジスト層3の外側主面と開口部3a・3b側面との角部に接触する半田バンプ8・9の側面に印加される応力の集中をより良好に防止することができる。したがって、ソルダーレジスト層3は、その外側主面と開口部3a・3bの側面との間の角部に曲率半径が2〜5μm程度の丸みR1を形成しておくことが好ましい。
【0029】
なお、丸みR1は、その曲率半径が2μm未満では、ソルダーレジスト層3の外側主面と開口部3a・3b側面との間の角部に接触する半田バンプ8・9の側面に印加される応力の集中を良好に緩和することが困難となる傾向にあり、他方、その曲率半径が5μmを超えると、半田接合パッド2a・2bの絶縁基板1に対する接合強度が弱いものとなって半田接合パッド2a・2bが絶縁基板1から剥離する危険性が大きくなる傾向にある。したがって、ソルダーレジスト層3の外側主面と開口部3a・3bの側面との間の角部に形成する丸みR1の曲率半径は、2〜5μmの範囲が好ましい。
【0030】
このような丸みR1は、例えば、ソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストに露光および現像処理を行なって開口部3a・3bを形成する場合であれば、露光の光の強さや現像の際に用いる現像液の濃度および現像時間等を適宜調整することによって2〜5μm程度の曲率半径で形成することができる。この場合、露光の光の強さを強いものとするとともに現像液の濃度を高くして短時間で現像すると丸みR1の曲率半径が大きくなり、逆に露光の光の強さを弱いものとするとともに現像液の濃度を低くして長時間で現像すると、丸みR1の曲率半径が小さくなる。また、硬化したソルダーレジスト層3用の樹脂フィルムにレーザービームを照射して開口部3a・3bを形成する場合であれば、照射するレーザービームの強さをビームの中心部で強く、ビームの外周部で弱くして照射することによって2〜5μmの曲率半径で形成することができる。この場合、ビームの中心部と外周部とのビームの強さの差が少ないと丸みR1の曲率半径が小さくなり、逆に差が大きいと丸みR1の曲率半径が大きくなる。
【0031】
またさらに、ソルダーレジスト層3は、図5に要部拡大断面図で示すように、その開口部3a・3bの側面を曲率半径が20〜50μm程度の丸みR2を有する凹面としておくと、開口部3a・3b内に露出する半田接合パッド2a・2bに電子部品4の各電極や外部電気回路基板の配線導体を半田バンプ8・9を介して接合させると、半田バンプ8・9は、その側面が開口部3a・3bの側面の凹面に沿ってなだらかに膨らんだ形状となり、開口部3a・3bの側面が半田バンプ8・9の側面に強く当接することがなくなり、その結果、電子部品4が作動時に発生する熱による熱応力が半田バンプ8・9に繰り返し印加されたとしても、その応力が半田バンプ8・9の側面の一部に大きく集中して印加されることを極めて有効に防止することができる。したがって、ソルダーレジスト層3はその開口部3a・3b側面を曲率半径が20〜50μm程度の丸みR2を有する凹面としておくことが好ましい。
【0032】
このように、ソルダーレジスト層3の開口部3a・3b側面を曲率半径が20〜50μm程度の丸みR2を有する凹面とするには、例えば、ソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストに露光および現像処理を行なって開口部3a・3bを形成する場合であれば、現像時間を長くすることによって曲率半径が20〜50μm程度の丸みR2を有する凹面とすることができる。
【0033】
なお、硬化したソルダーレジスト層3用の樹脂フィルムにレーザービームを照射して開口部3a・3bを形成する場合には、このような丸みR2を形成することは多少困難であるので、このような丸みR2を形成する場合にはソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストに露光および現像処理を行なって開口部3a・3bを形成する方が好ましい。
【0034】
さらにまた、ソルダーレジスト層3は、図6に要部拡大断面図で示すように、開口部3a・3b側面の半田接合パッド2a・2bの主面近傍を半田接合パッド2a・2bの主面に対して45〜85度の角度θ2で半田接合パッド2a・2bに向かってすぼまる形状としておくと、半田バンプ8・9において半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部に発生する応力を良好に分散させて、半田バンプ8・9が半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部から剥離することを有効に防止することができる。したがって、ソルダーレジスト層3は、開口部3a・3b側面の半田接合パッド2a・2bの主面近傍が半田接合パッド2a・2bの主面に対して45〜85度の角度θ2で半田接合パッド2a・2bに向かってすぼまる形状としておくことが好ましい。
【0035】
このように、ソルダーレジスト層3の開口部3a・3b側面の半田接合パッド2a・2bの主面近傍を半田接合パッド2a・2bの主面に対して45〜85度の角度θ2で半田接合パッド2a・2bに向かってすぼまる形状とするには、例えば、ソルダーレジスト層3用の感光性を有する未硬化樹脂ペーストに露光および現像処理を行なって開口部3a・3bを形成する場合であれば、散乱度の大きな強い光で短時間露光することによって開口部3a・3b側面の半田接合パッド2a・2bの主面近傍を半田接合パッド2a・2bの主面に対して45〜85度の角度θ2で半田接合パッド2a・2bに向かってすぼまる形状とすることができる。また、硬化したソルダーレジスト層3用の樹脂フィルムにレーザービームを照射して開口部3a・3bを形成する場合であれば、レーザービームの照射を複数回に分けて行なうとともに最後の照射を強いレーザービームで行なうことにより開口部3a・3b側面の半田接合パッド2a・2bの主面近傍を半田接合パッド2a・2bの主面に対して45〜85度の角度θ2で半田接合パッド2a・2bに向かってすぼまる形状とすることができる。なお、この場合、開口部3a・3b側面の半田接合パッド2a・2bの主面近傍が半田接合パッド2a・2bに向かってすぼまる角度θ2が半田接合パッド2a・2bの主面に対して45度未満となると、電子部品4が作動時に発生する熱による熱応力によりソルダーレジスト層3に剥離が発生する危険性が高くなり、他方85度を超えると、半田バンプ8・9において半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部に発生する応力を良好に分散させることが困難となる傾向にある。したがって、ソルダーレジスト層3の開口部3a・3b側面の半田接合パッド2a・2b主面近傍が半田接合パッド2a・2bに向かってすぼまる角度θ2は半田接合パッド2a・2bの主面に対して45〜85度の範囲が好ましい。また、ソルダーレジスト層3の開口部3a・3b側面の半田接合パッド2a・2b主面近傍が半田接合パッド2a・2bに向かってすぼまる高さhが2μm未満では、半田バンプ8・9において半田接合パッド2a・2b主面とソルダーレジスト層3の開口部3a・3b側面との間の角部に発生する応力を良好に分散させることが困難となる傾向にあり、他方、5μmを越えると、電子部品4が作動時に発生する熱による熱応力によりソルダーレジスト層3に剥離が発生する危険性が高くなる。したがって、ソルダーレジスト層3の開口部3a・3b側面の半田接合パッド2a・2b主面近傍が半田接合パッド2a・2bに向かってすぼまる高さhは2〜5μmの範囲が好ましい。
【0036】
さらにまた、本発明の電子装置においては、図7に要部拡大断面図で示すように、ソルダーレジスト層3の開口部3a・3b側面の上端と半田バンプ8・9側面との間に1〜10μm程度の隙間Gを形成しておくと、電子部品4が作動時に発生する熱により半田バンプ8・9が大きく熱膨張したとしてもこの隙間Gによりその膨張が良好に許容され、半田バンプ8・9にソルダーレジスト層3の開口3a・3b側面から熱応力が印加されることを良好に防止することができる。したがって、ソルダーレジスト層3の開口部3a・3b側面の上端と半田バンプ8・9の側面との間には1〜10μm程度の隙間Gを形成しておくことが好ましい。このような隙間Gは、ソルダーレジスト層3の開口部3a・3b側面の角度および半田バンプ8・9の体積、電子部品4と半田接合パッド2a・2bとの間隔等を適宜調整することにより1〜10μm程度に形成することができる。
【0037】
かくして、本発明の配線基板および電子装置によれば、搭載する電子部品を長期間にわたり正常に作動させることが可能な配線基板および電子装置を提供することができる。
【0038】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更が可能であることはいうまでもない。
【0039】
【発明の効果】
本発明の配線基板および電子装置によれば、ソルダーレジスト層の開口部の側面が半田接合パッドの主面に対して60〜85度の角度で外側に向かって広がっていることから、このソルダーレジスト層の開口部内に露出する半田接合パッドに半田バンプを接合すると、半田バンプの側面がソルダーレジスト層の開口側面に対して緩やかな角度で膨れた形状となり、そのためソルダーレジスト層の外側主面と開口側面との間の角部が半田バンプの側面に強く当接することがなく、その結果、電子部品が作動時に発生する熱による熱応力が半田バンプに繰り返し印加されたとしても、その応力が半田バンプの側面の一部に大きく集中して印加されることが有効に防止される。したがって、半田バンプに熱応力による破断が発生するようなことはなく、搭載する電子部品を長期間にわたり正常に作動させることが可能である。
【図面の簡単な説明】
【図1】本発明の配線基板および電子装置の実施の形態の一例を示す断面図である。
【図2】本発明の配線基板および電子装置の実施の形態の一例の要部拡大平面図である。
【図3】本発明の配線基板および電子装置の実施の形態の一例の要部拡大断面図である。
【図4】本発明の配線基板および電子装置の実施の形態の他の例の要部拡大断面図である。
【図5】本発明の配線基板および電子装置の実施の形態の他の例の要部拡大断面図である。
【図6】本発明の配線基板および電子装置の実施の形態の他の例の要部拡大断面図である。
【図7】本発明の配線基板および電子装置の実施の形態の他の例の要部拡大断面図である。
【符号の説明】
1・・・・・絶縁基体
2・・・・・配線導体
2a,2b・・・・半田接合パッド
3・・・・・ソルダーレジスト層
3a,3b・・・ソルダーレジスト層3の開口部
4・・・・・電子部品としての半導体素子
8,9・・・半田バンプ
Claims (6)
- 絶縁基板と、
該絶縁基板上に形成された接合パッドと、
該接合パッド上に配置された開口部を有しており、前記絶縁基板上に形成されたソルダーレジスト層とを備え、
前記ソルダーレジスト層の前記開口部の側面は、前記接合パッドに対して60度〜85度の角度で狭まる第1の側面と、該第1の側面より前記接合パッド側に位置しており、前記接合パッドに向かって広がる第2の側面とを有することを特徴とする配線基板。 - 前記開口部の前記第2の側面は、前記接合パッドに対して45度〜85度で広がることを特徴とする請求項1に記載の配線基板。
- 前記開口部の前記第2の側面の高さは、前記接合パッドから2〜5μmであることを特徴とする請求項1または2に記載の配線基板。
- 前記ソルダーレジスト層の表面と前記ソルダーレジスト層の前記開口部の前記側面との間の角部の曲率半径は、2〜5μmであることを特徴とする請求項1〜3のいずれかに記載の配線基板。
- 請求項1〜4のいずれかに記載の配線基板と、
該配線基板上に半田バンプを介して接合された電子部品とを有することを特徴とする電子装置。 - 前記ソルダーレジスト層の前記開口部の前記側面と前記半田バンプの側面との間に、1〜10μmの隙間を有することを特徴とする請求項5に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368853A JP3860713B2 (ja) | 2000-12-04 | 2000-12-04 | 配線基板およびこれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368853A JP3860713B2 (ja) | 2000-12-04 | 2000-12-04 | 配線基板およびこれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002171052A JP2002171052A (ja) | 2002-06-14 |
JP3860713B2 true JP3860713B2 (ja) | 2006-12-20 |
Family
ID=18838993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000368853A Expired - Fee Related JP3860713B2 (ja) | 2000-12-04 | 2000-12-04 | 配線基板およびこれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3860713B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5078500B2 (ja) * | 2006-08-30 | 2012-11-21 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュールおよび携帯機器 |
US8309856B2 (en) * | 2007-11-06 | 2012-11-13 | Ibiden Co., Ltd. | Circuit board and manufacturing method thereof |
JP5515645B2 (ja) * | 2009-11-05 | 2014-06-11 | 日本電気株式会社 | 配線基板 |
JP5466206B2 (ja) * | 2010-07-14 | 2014-04-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント基板 |
JP2013004919A (ja) * | 2011-06-21 | 2013-01-07 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
KR101497840B1 (ko) * | 2013-12-02 | 2015-03-02 | 삼성전기주식회사 | 솔더레지스트 개구 구조 및 회로 기판 |
CN112771663A (zh) * | 2018-09-29 | 2021-05-07 | 华为技术有限公司 | 一种焊盘、电子器件及其连接结构、阻焊层的制作方法 |
JP2020141015A (ja) * | 2019-02-27 | 2020-09-03 | 京セラ株式会社 | 配線基板 |
-
2000
- 2000-12-04 JP JP2000368853A patent/JP3860713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002171052A (ja) | 2002-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011258772A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2002290022A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
JP3860713B2 (ja) | 配線基板およびこれを用いた電子装置 | |
JP6796482B2 (ja) | 配線基板、配線基板の製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP3150582B2 (ja) | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 | |
JP2004200412A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2004140248A (ja) | バンプ付き配線基板およびその製造方法 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP7211110B2 (ja) | 配線基板 | |
JP2004165328A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP7411354B2 (ja) | プリント配線板およびその製造方法 | |
JP3967989B2 (ja) | 半田バンプ付き配線基板の製造方法 | |
JP2004119544A (ja) | 配線基板およびその製造方法 | |
JP2004119464A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2009123757A (ja) | 配線基板およびその製造方法 | |
JP2021168349A (ja) | 部品内蔵配線基板 | |
JP2003243816A (ja) | 配線基板およびその製造方法 | |
JP2023047897A (ja) | 配線基板及び配線基板の製造方法 | |
JP2004327741A (ja) | 半田バンプ付き配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3860713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |