JP6796482B2 - 配線基板、配線基板の製造方法 - Google Patents

配線基板、配線基板の製造方法 Download PDF

Info

Publication number
JP6796482B2
JP6796482B2 JP2016254255A JP2016254255A JP6796482B2 JP 6796482 B2 JP6796482 B2 JP 6796482B2 JP 2016254255 A JP2016254255 A JP 2016254255A JP 2016254255 A JP2016254255 A JP 2016254255A JP 6796482 B2 JP6796482 B2 JP 6796482B2
Authority
JP
Japan
Prior art keywords
wiring
pad
insulating layer
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016254255A
Other languages
English (en)
Other versions
JP2018107349A (ja
JP2018107349A5 (ja
Inventor
奈津子 北城
奈津子 北城
裕司 雪入
裕司 雪入
田中　泉
泉 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016254255A priority Critical patent/JP6796482B2/ja
Priority to US15/845,257 priority patent/US10306759B2/en
Publication of JP2018107349A publication Critical patent/JP2018107349A/ja
Priority to US16/370,010 priority patent/US10887985B2/en
Publication of JP2018107349A5 publication Critical patent/JP2018107349A5/ja
Application granted granted Critical
Publication of JP6796482B2 publication Critical patent/JP6796482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板、配線基板の製造方法に関する。
従来、半導体チップ等の電子部品が搭載される配線基板として、配線パターンを高密度化するため、ビルドアップ法により複数の配線層及び絶縁層を交互に積層した配線基板が知られている。各配線層は、絶縁層を貫通する貫通孔（ビアホール）に形成したビア配線を介して接続される。貫通孔は、例えば絶縁層にレーザ光を照射して形成される（例えば、特許文献１参照）。
電子部品が実装される配線基板では、シリカ等の粒径の大きなフィラーを含む絶縁層を用いる場合がある。フィラーは、絶縁層の熱膨張係数を低くする。絶縁層の熱膨張係数と電子部品の熱膨張係数との差を小さくすることで、配線基板と電子部品とを含む半導体パッケージの反りを抑制する。
特開２０１６−０３５９６９号公報
一般的に、レーザ光は、中心部の照射強度に比較し、周辺部分の照射強度が弱い。照射強度により、樹脂層に対する加工性に差違が生じる。このため、レーザ光による貫通孔の形状は、絶縁層表面側における貫通孔の径（トップ径）に比較し、貫通孔の底部側の径（ボトム径）が小さくなる傾向にある。絶縁層に含まれるフィラーは、レーザ光による樹脂層の加工性を低下させる。このため、樹脂層のフィラーの含有量が増加すると、レーザ光の周辺部分ほど加工性が低下し、上述の傾向が強くなる、つまり貫通孔のボトム径がより小さくなる傾向がある。このことは、貫通孔に充填されるビア配線と、そのビア配線に接続される配線層との間の接続面積、つまり配線層間の接続信頼性の低下を招く。
本発明の一観点によれば、配線基板は、パッドと、前記パッドを覆う絶縁層と、前記絶縁層を貫通し前記パッドに接続されたビア配線と、を有し、前記ビア配線は、めっき金属よりなり、前記ビア配線は、前記絶縁層の上面から前記パッドに向けて径が小さくなる第１のビア部と、前記第１のビア部の下端から前記パッドに向けて径が大きくなる第２のビア部とを有し、前記第１のビア部の前記絶縁層の上面における径より、前記第２のビア部の前記パッドの上面における径が大きく、前記パッドの上面は、外周部に対して中心部が低い湾曲した凹状に形成されている。
本発明の別の一観点によれば、配線基板の製造方法は、パッドを覆う絶縁層を形成する工程と、前記絶縁層にレーザ光を照射し、前記パッドの上面の一部を露出する開口部を形成するとともに、前記レーザ光により前記パッドを加熱して前記開口部の周囲において前記パッドと接する前記絶縁層の部分を変質させる工程と、前記変質した前記絶縁層の部分を除去し、前記絶縁層に、前記開口部の一部からなり前記絶縁層の上面から前記パッドに向けて径が小さくなる第１の孔部と、前記第１の孔部の下端から前記パッドに向けて径が大きくなる第２の孔部とを有する貫通孔を形成する工程と、前記貫通孔を導体で充填し、前記絶縁層の上面から前記パッドに向けて径が小さくなる第１のビア部と、前記第１のビア部の下端から前記パッドに向けて径が大きくなる第２のビア部とを有するビア配線を形成する工程と、を有する。
本発明の一観点によれば、配線層間の接続信頼性を向上することができる。
（ａ）は配線基板の概略断面図、（ｂ）はビア配線の拡大断面図、（ｃ）はビア配線の拡大断面図。 半導体装置の概略断面図。 配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は別の配線基板の製造方法を示す概略断面図。 配線基板の変形例を示す概略断面図。 （ａ），（ｂ）はビア配線の変形例を示す概略断面図。
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図面中のものと異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している場合がある。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
図２に示すように、半導体装置１は、配線基板１０と、半導体素子１００とを有している。
配線基板１０の上面には、半導体素子１００を実装するためのバンプ１１が形成されている。半導体素子１００は、はんだ１０１によりバンプ１１に接続されている。はんだ１０１は、例えば半導体素子１００に形成されたはんだバンプである。配線基板１０と半導体素子１００との間にはアンダーフィル樹脂１０２が充填されている。
配線基板１０の下面には、はんだバンプ１２が形成されている。はんだバンプ１２は、半導体装置１、つまり配線基板１０を他の基板（例えばマザーボード等の実装基板）に実装する際に使用される外部接続端子である。なお、外部接続端子として、はんだボール、リードピン、スタッドバンプ、等を用いることもできる。
半導体素子１００としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子１００としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体素子１００を搭載してもよい。このような場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
次に、配線基板について詳述する。
図１（ａ）に示すように、配線基板１０は、配線基板１０の厚さ方向の中心付近に設けられた基板本体２０を有している。
基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに形成された貫通電極２２を有している。また、基板本体２０は、コア基板２１の下面に積層された配線２３と、コア基板２１の上面に積層された配線２４を有している。配線２３，２４は、貫通電極２２を介して互いに電気的に接続されている。
コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の下面側には、複数（図では２層）の絶縁層３１，３３及び配線層３２，３４が積層されている。詳述すると、絶縁層３１は、コア基板２１の下面に、配線２３を被覆するように形成されている。配線層３２は、絶縁層３１の下面に積層されている。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線３２Ｖと、そのビア配線３２Ｖを介して配線２３と電気的に接続され、絶縁層３１の下面に積層された配線パターンとを有している。
絶縁層３３は、絶縁層３１の下面に、配線層３２を被覆するように形成されている。配線層３４は、絶縁層３３の下面に積層されている。配線層３４は、絶縁層３３を厚さ方向に貫通するビア配線３４Ｖと、そのビア配線３４Ｖを介して配線層３２と電気的に接続され、絶縁層３３の下面に積層された配線パターンとを有している。絶縁層３１，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層３２，３４の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の上面側には、複数（図では２層）の絶縁層４１，４３及び配線層４２，４４が積層されている。詳述すると、絶縁層４１は、コア基板２１の上面に、配線２４を被覆するように形成されている。配線層４２は、絶縁層４１の上面に積層されている。配線層４２は、絶縁層４１を厚さ方向に貫通するビア配線４２Ｖと、そのビア配線４２Ｖを介して配線２４と電気的に接続され、絶縁層４１の上面に積層された配線パターンとを有している。
絶縁層４３は、絶縁層４１の上面に、配線層４２を被覆するように形成されている。配線層４４は、絶縁層４３の上面に積層されている。配線層４４は、絶縁層４３を厚さ方向に貫通するビア配線４４Ｖと、そのビア配線４４Ｖを介して配線層４２と電気的に接続され、絶縁層４３の上面に積層された配線パターンとを有している。絶縁層４１，４３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層４２，４４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
絶縁層３３の下面には、配線層３４を被覆する保護絶縁層５０が積層されている。保護絶縁層５０には、配線層３４の下面の一部を外部接続用パッドＰ１として露出する開口部５０Ｘが形成されている。保護絶縁層５０の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層３３の下面及び配線層３４を、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部５０Ｘを有する保護絶縁層５０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、保護絶縁層５０が形成される。
なお、配線層３４において、開口部５０Ｘに露出する面に表面処理層が形成されてもよい。表面処理層の材料としては、金（Ａｕ）又はＡｕ合金、ニッケル（Ｎｉ）又はＮｉ合金、パラジウム（Ｐｄ）又はＰｄ合金を用いることができる。表面処理層としては、例えばＡｕ層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、等を挙げることができる。また、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。配線層３４の下面に表面処理層が形成されている場合、その表面処理層が上述の外部接続用パッドＰ１として機能する。
絶縁層４３の上面には、配線層４４を被覆する保護絶縁層６０が積層されている。保護絶縁層６０には、配線層４４の上面の一部を外部接続パッドＰ２として露出する開口部６０Ｘが形成されている。開口部６０Ｘの形状は、例えば平面視円形状である。保護絶縁層６０の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層４３の上面及び配線層４４を、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部６０Ｘを有する保護絶縁層６０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、保護絶縁層６０が形成される。
最上層の配線層４４の上には接続端子としてのバンプ１１が形成されている。バンプ１１は、保護絶縁層６０の開口部６０Ｘ内において、配線層４４と接続されている。また、バンプ１１は、開口部６０Ｘ内から、保護絶縁層６０の上面６０ａより上方に向かって突出している。
なお、配線層４４において、開口部６０Ｘに露出する面に、配線層３４の表面処理層と同様の表面処理層が形成されてもよい。表面処理層の材料としては、Ａｕ又はＡｕ合金、Ｎｉ又はＮｉ合金、Ｐｄ又はＰｄ合金を用いることができる。表面処理層としては、例えばＡｕ層、Ｎｉ／Ａｕ層、Ｎｉ／Ｐｄ／Ａｕ層、等を挙げることができる。また、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。配線層４４の上面に表面処理層が形成されている場合、その表面処理層が上述の外部接続パッドＰ２として機能する。
次に、ビア配線について詳述する。
図１（ｂ）は、配線層４２に含まれるビア配線４２Ｖを示す。絶縁層４１には、その厚さ方向に絶縁層４１を貫通し、配線２４の上面の一部を露出する貫通孔４１Ｘが形成されている。配線層４２は、絶縁層４１の上面４１ａに配設された配線パターンと、絶縁層４１の貫通孔４１Ｘに形成されたビア配線４２Ｖとを有している。配線パターンは、ビア配線４２Ｖを介して配線２４に接続されている。図１（ｂ）において、配線２４は、例えばプレーン状（平板状）に形成されている。つまり、配線２４は、プレーン状の配線部の一例である。
貫通孔４１Ｘは、平面視円形状に形成されている。貫通孔４１Ｘは、絶縁層４１の上面４１ａから配線２４の上面２４ａに向けて径が小さくなる。例えば、貫通孔４１Ｘは、絶縁層４１の上面４１ａから配線２４の上面２４ａまで径が徐々に小さくなるテーパ状又は逆円錐台形状に形成されている。ビア配線４２Ｖは、貫通孔４１Ｘに充填されている。従って、ビア配線４２Ｖは、絶縁層４１の上面４１ａから配線２４の上面２４ａに向けて径が小さくなる。例えば、ビア配線４２Ｖは、絶縁層４１の上面４１ａから配線２４の上面２４ａまで径が徐々に小さくなるテーパ状又は逆円錐台形状に形成されている。
なお、図１（ａ）に示す配線２３は、図１（ｂ）に示す配線２４と同様に、例えばプレーン状に形成されている。そして、絶縁層３１を貫通して配線２３に接続される配線層３２のビア配線３２Ｖは、ビア配線４２Ｖと同様に、絶縁層３１の下面から配線２３の下面に向けて径が小さくなる。例えば、ビア配線３２Ｖは、絶縁層３１の下面から配線２３の下面まで徐々に径が小さくなるテーパ状又は円錐台形状に形成されている。
図１（ｃ）は、配線層４４に含まれるビア配線４４Ｖを示す。絶縁層４３には、その厚さ方向に絶縁層４３を貫通し、配線層４２の上面の一部を露出する貫通孔４３Ｘが形成されている。配線層４４は、絶縁層４３の上面４３ａに配設された配線パターン４４Ｌと、絶縁層４３の貫通孔４３Ｘに形成されたビア配線４４Ｖとを有している。配線パターン４４Ｌは、ビア配線４４Ｖを介して配線層４２に接続されている。
配線層４２は、パッド４２Ｐを有している。パッド４２Ｐは、配線層４２に含まれる配線パターン（図示略）を介して他の接続パッド（図示略）と接続されている。パッド４２Ｐの平面形状は例えば円形である。パッド４２Ｐの大きさ（直径Ｄ１）は、例えば８０〜１２５μｍとすることができる。パッド４２Ｐの厚さＴ１は、例えば１１〜１９μｍとすることができる。
貫通孔４３Ｘは、平面視円形状に形成されている。貫通孔４３Ｘは、絶縁層４３の上面４３ａ側に形成された第１の孔部４３１と、絶縁層４３の下面４３ｂ側に形成された第２の孔部４３２とを含む。
第１の孔部４３１は、絶縁層４３の上面４３ａにおける開口径Ｄ２に対して、下端（配線層４２側の端部）における開口径Ｄ４が小さくなるように形成されている。また、第１の孔部４３１は、上端である絶縁層４３の上面４３ａから下方（配線層４２側）に向けて径が小さくなる。例えば、第１の孔部４３１は、絶縁層４３の上面４３ａから配線層に向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。
第２の孔部４３２は、第１の孔部４３１の下端と等しい開口径に対して、配線層４２の上面４２ａにおける開口径Ｄ３が大きくなるように形成されている。つまり、第２の孔部４３２は、下端つまり配線層４２側の径より、上端つまり配線層４４側の径が小さく形成されている。第２の孔部４３２の内壁は、断面視において、配線層４４に向かう凹型Ｒ形状に形成されている。すなわち、第２の孔部４３２の内壁面は曲面に形成されている。本実施形態において、第２の孔部４３２の下端の開口径Ｄ３は、パッド４２Ｐの直径Ｄ１と同じ大きさに形成されている。
絶縁層４３の厚さＴ２は、例えば３７〜５３μｍとすることができる。従って、貫通孔４３Ｘの深さＴ３は、例えば２６〜３４μｍとすることができる。第１の孔部４３１の上端の開口径、つまり絶縁層４３の上面４３ａにおける開口径Ｄ２は、例えば６１〜６９μｍとすることができる。第１の孔部４３１の下端の開口径Ｄ４は、例えば４６〜５４μｍとすることができる。第２の孔部４３２において、上端の開口径は第１の孔部４３１の下端の開口径Ｄ４と等しく、例えば４６〜５４μｍとすることができる。第２の孔部４３２の下端における開口径Ｄ３は、パッド４２Ｐの直径Ｄ１と等しく、例えば８０〜１２５μｍとすることができる。つまり、第１の孔部４３１の下端における開口径Ｄ４（第２の孔部４３２の上端における開口径）は、この貫通孔４３Ｘにおける最小径となる。
ビア配線４４Ｖは、貫通孔４３Ｘに充填されている。つまり、ビア配線４４Ｖは、第１の孔部４３１に充填された第１のビア部４４１と、第２の孔部４３２に充填された第２のビア部４４２とを有している。
第１のビア部４４１は、第１の孔部４３１の形状に応じて形成されている。つまり、第１のビア部４４１は、絶縁層４３の上面４３ａから下面４３ｂに向けて径が小さくなる。例えば、第１のビア部４４１は、絶縁層４３の上面４３ａから下面４３ｂに向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。そして、第１のビア部４４１において、上端の径（ビアトップ径）は、例えば６１〜６９μｍ、下端の径は例えば４６〜５４μｍとすることができる。
第２のビア部４４２は、第２の孔部４３２の形状に応じて形成されている。つまり、第２のビア部４４２は、配線層４２のパッド４２Ｐの上面における径より配線層４４側の径が小さく形成されている。そして、第２のビア部４４２の外周面は、配線層４４に向かって凸型Ｒ形状に形成されている。すなわち、第２のビア部４４２の外周面は曲面に形成されている。
なお、図１（ａ）に示す配線層３２は、上述の配線層４２と同様に、パッドを有している。そして配線層３４は、絶縁層３３の下面に形成された配線パターンと、絶縁層３３を貫通して配線層３２のパッドに接続されたビア配線３４Ｖを有している。絶縁層３３に形成された貫通孔は、図１（ｃ）に示す貫通孔４３Ｘと同様に、絶縁層３３の下面から配線層３２に向けて径が小さくなる第１の孔部と、第１の孔部からパッドの下面に向けて径が大きくなる第２の孔部を有している。
そして、配線層３４に含まれるビア配線３４Ｖは、図１（ｃ）に示すビア配線４４Ｖと同様に、絶縁層３３の下面から配線層３２に向けて径が小さくなる第１のビア部と、その第１のビア部の上端から配線層３２に向けて径が大きくなる第２のビア部とを有している。
次に、上述した配線基板１０の製造方法の一例を説明する。
なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する場合がある。また、工程の説明に係わらない部材の符号を省略することがある。
図３に示す配線基板１０は、公知の製造方法により製造することが可能であるため、その一例の概略について説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘ内にめっきや導電性ペーストを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２３，２４を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層４１，３１を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層４１，４３を形成してもよい。続いて、絶縁層４１，３１にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層４２，３２を形成する。同様に、絶縁層４３，３３及び配線層４４，３４を形成する。
次いで、絶縁層４３の上面に、開口部６０Ｘを有する保護絶縁層６０を形成し、絶縁層３３の下面に、開口部５０Ｘを有する保護絶縁層５０を形成する。保護絶縁層６０は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。同様に、保護絶縁層５０は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。
次に、図１（ｃ）に示すビア配線４４Ｖの形成方法を説明する。なお、以下の説明では、図１（ｃ）と同様に、配線基板１０（図１（ａ）参照）の一部を拡大した図を用いて説明する。
図４（ａ）に示すように、配線層４２を覆うように、絶縁層形成部材２００を絶縁層４１（図１（ａ）参照）に貼り付ける。絶縁層形成部材２００は、支持フィルム２０１と、支持フィルム２０１の下面に設けられた半硬化状態の絶縁層４３とを有する。この半硬化状態の絶縁層４３により、配線層４２（パッド４２Ｐ）の上面及び側面を被覆する。絶縁層形成部材２００は、例えば、真空熱圧着により貼り付けられる。そして、例えば加熱し、絶縁層４３を硬化させる。なお、破線にて、次の工程にてレーザ光を照射して開口部を形成する位置を示している。
支持フィルム２０１は、絶縁層４３を支持するためのフィルムである。支持フィルム２０１の材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等のポリエステル、ポリエチレン、ポリ塩化ビニル等のポリオレフィン、ポリカーボネート等を用いることができる。支持フィルム２０１の厚さは、例えば、３０μｍ〜４０μｍとすることができる。
半硬化状態の絶縁層４３としては、例えば、シリカの粒子等の無機フィラーを含有する半硬化状態の樹脂層、等を用いることができる。無機フィラーとして、アルミナの粒子や炭化珪素の粒子等を用いてもよい。また、複数種類の粒子を用いてもよい。半硬化状態の樹脂層の材料としては、例えば、熱硬化性を有したエポキシ樹脂や熱硬化性ポリオレフィン系樹脂等を用いることができる。また、絶縁層４３を構成する半硬化状態とされた樹脂層の材料としては、上記以外の樹脂を用いてもよい。半硬化状態とされた絶縁層４３の厚さは、例えば、３７〜５３μｍとすることができる。
図４（ｂ）に示す工程では、図４（ａ）に示す支持フィルム２０１を介して、硬化した絶縁層４３にレーザ光を照射し、絶縁層４３及び支持フィルム２０１に開口部２０２Ｘ及び開口部２０１Ｘを形成する。絶縁層４３の開口部２０２Ｘは、図１（ｃ）に示す第１の孔部４３１に対応した大きさとなる。レーザ光の照射に用いられるレーザ光源としては、例えば炭酸ガスレーザを用いることができる。なお、レーザ光源として、例えばＹＡＧレーザ、ＵＶ−ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、エキシマレーザ等が用いられてもよい。
このとき、照射するレーザ光の強度（エネルギー）は、１ショット、つまり１回の照射にて、所望の開口径の開口部２０２Ｘを形成するのに充分な値に設定される。例えば、無機フィラーを含む絶縁層に開口部を形成する場合、無機フィラーを含まない絶縁層に開口部を形成するために必要なエネルギーのレーザ光を複数回（例えば３回以上）照射する。このような複数回分のレーザ光のエネルギーの合計値を、１回分のエネルギーとしたレーザ光を用いる。
すると、照射するレーザ光のエネルギーにより、パッド４２Ｐが加熱される。このパッド４２Ｐの熱により、絶縁層４３において、パッド４２Ｐの上面４２ａに接する部分２０３を変質させる。パッド４２Ｐの熱は、レーザ光が照射される部分（パッド４２Ｐの中心部分）から周辺へと伝達する。したがって、変質する部分２０３は、中心に近いほど厚く、周辺に向かって薄くなる。絶縁層４３における部分２０３を変質することとしては、例えば、絶縁層４３に含まれる樹脂の炭化による熱分解すること、絶縁層４３の樹脂を溶融すること、を含む。
図４（ｃ）に示すように、変質した部分２０３（図４（ｂ）参照）を除去する。これにより、第２の孔部４３２が形成される。従って、絶縁層４３に、第１の孔部４３１と第２の孔部４３２とを有する貫通孔４３Ｘが形成される。図４（ｂ）に示す部分２０３の除去には、例えばデスミア処理を用いることができる。デスミア処理としては、例えば過マンガン酸カリウム溶液などを用いることができる。絶縁層４３において変質した部分２０３は、除去処理（例えばデスミア処理）により容易に除去することができる。このように、レーザ光の照射により、絶縁層４３における部分２０３を、デスミア処理等の所定の除去処理により容易に除去することができるように変質させる。
このように、レーザ光を照射してパッド４２Ｐを加熱し、絶縁層４３における部分２０３を変質させる。このため、図１（ｃ）に示すパッド４２Ｐの直径Ｄ１は、第１の孔部４３１の開口径Ｄ２の１．２〜２倍に設定されることが好ましい。そして、パッド４２Ｐの加熱による絶縁層４３の樹脂の変質量から、第２の孔部４３２の深さ（第１の孔部４３１の下端からパッド４２Ｐの上面までの距離）は、１〜３μｍとなる。つまり、第２のビア部４４２の厚さ（パッド４２Ｐの上面から第２のビア部４４２の上端（第１のビア部４４１の下端）までの距離）は、１〜３μｍとなる。
これらにより、貫通孔４３Ｘにおいて、第１の孔部４３１の深さ（絶縁層４３の上面４３ａから第１の孔部４３１の下端までの絶縁層４３を貫通する方向の長さ）は、貫通孔４３Ｘの深さの８０〜９８％となる。そして、第１の孔部４３１の深さは、貫通孔４３Ｘの深さの８８〜９７％となることが好ましい。従って、ビア配線４４Ｖにおいて、第１のビア部４４１の長さ（絶縁層４３を貫通する方向の長さ）は、ビア配線４４Ｖの長さの８０〜９８％となる。そして、第１のビア部４４１の長さは、ビア配線４４Ｖの長さの８８〜９７％となることが好ましい。
例えば、図４（ｃ）に示す状態の構造体から支持フィルム２０１を除去する。その後、図４（ｄ）に示すように、ビア配線４４Ｖと配線パターン４４Ｌを含む配線層４４を形成する。
配線層４４は、例えばセミアディティブ法により形成することができる。
例えば、図４（ｃ）に示す状態の構造体から支持フィルム２０１を除去した後、無電解めっき法（無電解銅めっき法）により、絶縁層４３の表面を覆うシード層を形成する。次いで、シード層上にレジストパターンを形成する。レジストパターンは、ビア配線４４Ｖを形成する部分と配線パターン４４Ｌを形成する部分のシード層を露出して形成される。
次いで、シード層を給電層として利用する電解めっき法（電解銅めっき法）により、レジストパターンから露出するシード層上にめっき金属を析出させる。これにより、レジストパターンから露出するシード層上の導体と、貫通孔４３Ｘに充填された導体からなる導体層を形成する。ついで、レジストパターンを除去し、導体層から露出するシード層をエッチングで除去する。これにより、図４（ｄ）に示すビア配線４４Ｖと配線パターン４４Ｌとを有する配線層４４を形成する。
なお、配線層４４をサブトラクティブ法により形成することもできる。
例えば、図４（ｃ）に示す状態の構造体から支持フィルムを除去した後、無電解めっき法（無電解銅めっき法）により、絶縁層４３の表面を覆うシード層を形成する。そのシード層を給電層として利用する電解めっき法（電解銅めっき法）により、シード層上にめっき金属を析出させる。これにより、シード層上の導体と、貫通孔４３Ｘに充填された導体からなる導体層を形成する。そして、導電層を覆うエッチングマスクを形成する。エッチングマスクは、ビア配線４４Ｖを形成する部分と配線パターン４４Ｌを形成する部分とを覆うように形成される。このエッチングマスクから露出する導体層をエッチングにより除去する。これにより、図４（ｄ）に示すビア配線４４Ｖと配線パターン４４Ｌとを有する配線層４４を形成する。
次に、上記の配線基板１０の作用を説明する。
図１（ａ）及び図１（ｃ）に示すように、配線基板１０は、配線層４２と、配線層４２を覆う絶縁層４３と、配線層４４とを有している。
配線層４２は、パッド４２Ｐを有している。絶縁層４３には、その厚さ方向に絶縁層４３を貫通し、配線層４２の上面の一部を露出する貫通孔４３Ｘが形成されている。貫通孔４３Ｘは、絶縁層４３の上面４３ａ側に形成された第１の孔部４３１と、絶縁層４３の下面４３ｂ側に形成された第２の孔部４３２とを含む。第１の孔部４３１は、上端である絶縁層４３の上面４３ａから下方（配線層４２側）に向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。第２の孔部４３２は、第１の孔部４３１の下端と等しい開口径に対して、配線層４２の上面４２ａにおける開口径Ｄ３が大きくなるように形成されている。
配線層４４は、貫通孔４３Ｘに充填されたビア配線４４Ｖを有している。ビア配線４４Ｖは、第１の孔部４３１に充填された第１のビア部４４１と、第２の孔部４３２に充填された第２のビア部４４２とを有している。第１のビア部４４１は、絶縁層４３の上面４３ａから下面４３ｂに向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。第２のビア部４４２は、配線層４２のパッド４２Ｐの上面における径より配線層４４側の径が小さく形成されている。
このようなビア配線４４Ｖは、単にテーパ状又は逆円錐台形状に形成されたビア配線（例えば、図１（ｂ）に示すビア配線４２Ｖ）と比べ、パッド４２Ｐとの間の接続面積が大きい。従って、配線層４２と配線層４４の間の接続信頼性が向上する。
なお、図１（ｂ）に示すビア配線４２Ｖは、プレーン状の配線２４に接続されている。図１（ａ）では１つの配線２４に対して１つのビア配線４２Ｖを示しているが、１つのプレーン状の配線２４の場合、複数のビア配線４２Ｖが接続される。従って、この配線２４と複数のビア配線４２Ｖを含む配線層４２の間の接続信頼性は確保されている。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１０は、配線層４２と、配線層４２を覆う絶縁層４３と、配線層４４とを有している。配線層４４は、貫通孔４３Ｘに充填され、配線層４２のパッド４２Ｐに接続されたビア配線４４Ｖを有している。ビア配線４４Ｖは、第１の孔部４３１に充填された第１のビア部４４１と、第２の孔部４３２に充填された第２のビア部４４２とを有している。第１のビア部４４１は、絶縁層４３の上面４３ａから下面４３ｂに向かうに連れて径が小さくなるテーパ状又は逆円錐台形状に形成されている。第２のビア部４４２は、配線層４２のパッド４２Ｐの上面における径より配線層４４側の径が小さく形成されている。
このようなビア配線４４Ｖは、単にテーパ状又は逆円錐台形状に形成されたビア配線（例えば、図１（ｂ）に示すビア配線４２Ｖ）と比べ、パッド４２Ｐとの間の接続面積が大きい。従って、単にテーパ状又は逆円錐台形状としたビア配線により接続したものと比べ、配線層４２と配線層４４の間の接続信頼性を向上させることができる。
（２）絶縁層３１，３３，４１，４３には、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂に、シリカやアルミナ等のフィラーを混入した樹脂材が用いられる。フィラーは、絶縁層の熱膨張係数を低くする。絶縁層の熱膨張係数と電子部品の熱膨張係数との差を小さくすることで、配線基板と電子部品とを含む半導体パッケージの反りを抑制することができる。そして、配線基板における配線の微細化を図ることができる。
＜変形例＞
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、配線基板の形状（配線層と絶縁層の層数）などを適宜変更してもよい。
図５（ａ）及び図５（ｂ）は、製造方法の変形例の一例を示す。
図５（ａ）、図５（ｂ）に示す工程は、上述の実施形態における図４（ｃ）、図４（ｄ）に示す工程に替えて実施される。つまり、図４（ｂ）に示す工程において、レーザ光の照射によって変質された絶縁層４３の部分２０３を形成する。そして、図５（ａ）に示す工程において、変質した部分２０３（図４（ｂ）参照）を除去する。さらに、パッド４２Ｐの上面４２ｃを、外周部に対して中心部が低い湾曲した凹状に形成する。この上面４２ｃは、貫通孔４３Ｘからパッド４２Ｐをエッチングすることにより形成することができる。
次に、図５（ａ）に示す状態の構造体から支持フィルム２０１を除去する。その後、図５（ｂ）に示すように、ビア配線４４Ｖと配線パターン４４Ｌを含む配線層４４を形成する。
配線層４４は、例えばセミアディティブ法により形成することができる。
例えば、図５（ａ）に示す状態の構造体から支持フィルム２０１を除去した後、無電解めっき法（無電解銅めっき法）により、絶縁層４３の表面を覆うシード層を形成する。次いで、シード層上にレジストパターンを形成する。レジストパターンは、ビア配線４４Ｖを形成する部分と配線パターン４４Ｌを形成する部分のシード層を露出して形成される。
次いで、シード層を給電層として利用する電解めっき法（電解銅めっき法）により、レジストパターンから露出するシード層上にめっき金属を析出させる。これにより、レジストパターンから露出するシード層上の導体と、貫通孔４３Ｘに充填された導体からなる導体層を形成する。ついで、レジストパターンを除去し、導体層から露出するシード層をエッチングで除去する。これにより、図５（ｂ）に示すビア配線４４Ｖと配線パターン４４Ｌとを有する配線層４４を形成する。
なお、配線層４４をサブトラクティブ法により形成することもできる。
例えば、図５（ａ）に示す状態の構造体から支持フィルムを除去した後、無電解めっき法（無電解銅めっき法）により、絶縁層４３の表面を覆うシード層を形成する。そのシード層を給電層として利用する電解めっき法（電解銅めっき法）により、シード層上にめっき金属を析出させる。これにより、シード層上の導体と、貫通孔４３Ｘに充填された導体からなる導体層を形成する。そして、導電層を覆うエッチングマスクを形成する。エッチングマスクは、ビア配線４４Ｖを形成する部分と配線パターン４４Ｌを形成する部分とを覆うように形成される。このエッチングマスクから露出する導体層をエッチングにより除去する。これにより、図５（ｂ）に示すビア配線４４Ｖと配線パターン４４Ｌとを有する配線層４４を形成する。
このように形成されたビア配線４４Ｖは、パッド４２Ｐの上面４２ｃとの接続面積が、上記実施形態と比べて大きくなる。このため、ビア配線４４Ｖとパッド４２Ｐとの接続信頼性を向上させることができる。
図６は、配線基板の変形例の一例を示す。
この配線基板１０ａは、配線基板１０ａの厚さ方向の中心付近に設けられた基板本体２０を有している。
基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに形成された貫通電極２２を有している。また、基板本体２０は、コア基板２１の下面に積層された配線２３と、コア基板２１の上面に積層された配線２４を有している。配線２３，２４は、貫通電極２２を介して互いに電気的に接続されている。配線２３は、プレーン状の配線部２３Ｈと、パッド２３Ｐとを含む。同様に、配線２４は、プレーン状の配線部２４Ｈとパッド２４Ｐとを含む。
コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の下面側には、複数（図では２層）の絶縁層３１，３３及び配線層３２，３４が積層されている。詳述すると、絶縁層３１は、コア基板２１の下面に、配線２３を被覆するように形成されている。配線層３２は、絶縁層３１の下面に積層されている。配線層３２は、絶縁層３１を厚さ方向に貫通し、配線部２３Ｈと接続されたビア配線３２Ｖｂと、パッド２３Ｐと接続されたビア配線３２Ｖａと、絶縁層３１の下面側に形成されたパッド３２Ｐ及び配線パターンとを有している。ビア配線３２Ｖａは、図１（ｃ）に示すビア配線４４Ｖと同様に形成され、ビア配線３２Ｖｂは図１（ｂ）に示すビア配線４２Ｖと同様に形成されている。
絶縁層３３は、絶縁層３１の下面に、配線層３２を被覆するように形成されている。配線層３４は、絶縁層３３の下面に積層されている。配線層３４は、絶縁層３３を厚さ方向に貫通してパッド３２Ｐに接続されたビア配線３４Ｖａと、そのビア配線３４Ｖａを介して配線層３２と電気的に接続され、絶縁層３３の下面に積層された配線パターンとを有している。ビア配線３４Ｖａは、図１（ｃ）に示すビア配線４４Ｖと同様に形成されている。
絶縁層３１，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂に、シリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層３２，３４の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
基板本体２０の上面側には、複数（図では２層）の絶縁層４１，４３及び配線層４２，４４が積層されている。詳述すると、絶縁層４１は、コア基板２１の上面に、配線２４を被覆するように形成されている。配線層４２は、絶縁層４１の上面に積層されている。配線層４２は、絶縁層４１を厚さ方向に貫通し、配線部２４Ｈと接続されたビア配線４２Ｖｂと、パッド２４Ｐと接続されたビア配線４２Ｖａと、絶縁層４１の上面側に形成されたパッド４２Ｐと配線部４２Ｈと配線パターンとを有している。配線部４２Ｈは、プレーン状（平板状）に形成されている。ビア配線４２Ｖａは、図１（ｃ）に示すビア配線４４Ｖと同様に形成され、ビア配線４２Ｖｂは図１（ｂ）に示すビア配線４２Ｖと同様に形成されている。
絶縁層４３は、絶縁層４１の上面に、配線層４２を被覆するように形成されている。配線層４４は、絶縁層４３の上面に積層されている。配線層４４は、絶縁層４３を厚さ方向に貫通してパッド４２Ｐに接続されたビア配線４４Ｖａと、配線部４２Ｈに接続されたビア配線４４Ｖｂと、絶縁層４３の上面に積層された配線パターンとを有している。ビア配線４４Ｖａは、図１（ｃ）に示すビア配線４４Ｖと同様に形成され、ビア配線４４Ｖｂは図１（ｂ）に示すビア配線４２Ｖと同様に形成されている。
絶縁層４１，４３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層４２，４４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
なお、図６では省略したが、絶縁層３３の下面には、配線層３４を被覆するとともに、配線層３４の下面の一部を外部接続用パッドとして露出する開口部を有する保護絶縁層が積層されている。なお、配線層３４において、露出する面に表面処理層が形成されてもよい。また、絶縁層４３の上面には、配線層４４を被覆するとともに、配線層４４の上面の一部を外部接続パッドとして露出する開口部を有する保護絶縁層が積層されている。なお、配線層４４において、露出する面に表面処理層が形成されてもよい。最上層の配線層４４の上には接続端子としてのバンプが形成されてもよい。
つまり、この配線基板１０ａは、同一の配線層にパッドとプレーン状の配線部とを有している。例えば、配線層４２は、パッド４２Ｐと配線部４２Ｈとを有している。配線層４２を覆う絶縁層４３には、パッド４２Ｐに対応して、上述した第１の孔部と第２の孔部とを有する貫通孔（第１の貫通孔）と、配線部４２Ｈに対応して絶縁層４３の上面から配線部４２Ｈまで径が徐々に小さくなるテーパ状又は逆円錐台形状の貫通孔（第２の貫通孔）を有している。そして、パッド４２Ｐに接続されたビア配線４４Ｖａは、上述した第１のビア部と第２のビア部とを有している。ビア配線３２Ｖａ，３４Ｖａ，４２Ｖａについてもビア配線４４Ｖａと同様である。また、配線部４２Ｈに接続されたビア配線４４Ｖｂは、絶縁層４３の上面から配線部４２Ｈの上面まで徐々に径が小さくなるテーパ状又は逆円錐台形状に形成される。ビア配線３２Ｖｂ，４２Ｖｂについてもビア配線４４Ｖｂと同様である。
図７（ａ）に示すように、ビア配線４４Ｖの第２のビア部４４２ａを、パッド４２Ｐより小さい径を有するように形成してもよい。また、図７（ｂ）に示すように、パッド４２Ｐの側面４２ｄの一部（上部）を覆うようにビア配線４４Ｖの第２のビア部４４２ｂを形成してもよい。この図７（ｂ）に示すビア配線４４Ｖの場合、第２のビア部４４２ｂのパッド４２Ｐの上面における径Ｄ３は、パッド４２Ｐの径よりも大きい。
なお、１つの配線基板において、これらの第２のビア部４４２ａ，４４２ｂを含むビア配線４４Ｖと上記実施形態の第２のビア部４４２を含むビア配線４４Ｖ（図１（ｃ）参照）の少なくとも２つを混在して形成してもよい。また、図５（ｂ）に示す上面４２ｃを有するパッド４２Ｐに対して、図７（ａ）又は図７（ｂ）に示す第２のビア部４４２ａ，４４２ｂを有するビア配線４４Ｖを形成するようにしてもよい。
・上記各形態は、基板本体２０（コア基板２１）を有する配線基板１０，１０ａとしたが、コア基板を有していない配線基板としてもよい。
１０ 配線基板
２０ 基板本体
２３，２４ 配線
４３ 絶縁層
４３Ｘ 貫通孔
４３１ 第１の孔部
４３２ 第２の孔部
３２，３４，４２，４４ 配線層
３４Ｖ，４４Ｖ ビア配線
４４１ 第１のビア部
４４２ 第２のビア部

Claims (10)

  1. パッドと、
    前記パッドを覆う絶縁層と、
    前記絶縁層を貫通し前記パッドに接続されたビア配線と、
    を有し、
    前記ビア配線は、めっき金属よりなり、
    前記ビア配線は、前記絶縁層の上面から前記パッドに向けて径が小さくなる第１のビア部と、前記第１のビア部の下端から前記パッドに向けて径が大きくなる第２のビア部とを有し、
    前記第１のビア部の前記絶縁層の上面における径より、前記第２のビア部の前記パッドの上面における径が大きく
    前記パッドの上面は、外周部に対して中心部が低い湾曲した凹状に形成されていること、
    を特徴とする配線基板。
  2. 前記第２のビア部の前記パッドの上面における径が前記パッドの径と等しいことを特徴とする請求項１に記載の配線基板。
  3. 前記第２のビア部の前記パッドの上面における径が前記パッドの径より小さいことを特徴とする請求項１に記載の配線基板。
  4. 前記第２のビア部の前記パッドの上面における径が前記パッドの径より大きく、
    前記第２のビア部が前記パッドの側面の一部を覆うこと、
    を特徴とする請求項１に記載の配線基板。
  5. 前記パッドの径は、前記第１のビア部の前記絶縁層の上面における径の１．２〜２倍であることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
  6. 前記第１のビア部の長さは、前記ビア配線の長さの８０〜９８％であることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記絶縁層を貫通して、前記パッドを露出する貫通孔が設けられており、
    前記貫通孔は、前記絶縁層の上面から前記パッドに向けて径が小さくなる第１の孔部と、前記第１の孔部の下端から前記パッドに向けて径が大きくなる第２の孔部とを有し、
    前記ビア配線は、前記貫通孔に充填されためっき金属よりなること、
    を特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 前記第２のビア部の周面は、前記絶縁層の上面に向かって凸型Ｒ形状の曲面であることを特徴とする請求項１〜７のいずれか一項に記載の配線基板。
  9. パッドを覆う絶縁層を形成する工程と、
    前記絶縁層にレーザ光を照射し、前記パッドの上面の一部を露出する開口部を形成するとともに、前記レーザ光により前記パッドを加熱して前記開口部の周囲において前記パッドと接する前記絶縁層の部分を変質させる工程と、
    前記変質させた前記絶縁層の部分を除去し、前記絶縁層に、前記開口部の一部からなり前記絶縁層の上面から前記パッドに向けて径が小さくなる第１の孔部と、前記第１の孔部の下端から前記パッドに向けて径が大きくなる第２の孔部とを有する貫通孔を形成する工程と、
    前記貫通孔をめっき金属で充填し、前記絶縁層の上面から前記パッドに向けて径が小さくなる第１のビア部と、前記第１のビア部の下端から前記パッドに向けて径が大きくなる第２のビア部とを有するビア配線を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 前記第１のビア部の前記絶縁層の上面における径より、前記第２のビア部の前記パッドの上面における径が大きいこと、を特徴とする請求項９に記載の配線基板の製造方法。
JP2016254255A 2016-12-27 2016-12-27 配線基板、配線基板の製造方法 Active JP6796482B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016254255A JP6796482B2 (ja) 2016-12-27 2016-12-27 配線基板、配線基板の製造方法
US15/845,257 US10306759B2 (en) 2016-12-27 2017-12-18 Wiring substrate
US16/370,010 US10887985B2 (en) 2016-12-27 2019-03-29 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254255A JP6796482B2 (ja) 2016-12-27 2016-12-27 配線基板、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2018107349A JP2018107349A (ja) 2018-07-05
JP2018107349A5 JP2018107349A5 (ja) 2019-07-11
JP6796482B2 true JP6796482B2 (ja) 2020-12-09

Family

ID=62630448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254255A Active JP6796482B2 (ja) 2016-12-27 2016-12-27 配線基板、配線基板の製造方法

Country Status (2)

Country Link
US (2) US10306759B2 (ja)
JP (1) JP6796482B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240909B2 (ja) * 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR20210126394A (ko) * 2020-04-10 2021-10-20 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
US11227823B2 (en) * 2020-04-20 2022-01-18 Advanced Semiconductor Engineering, Inc. Wiring structure
CN113811080A (zh) * 2020-06-16 2021-12-17 深南电路股份有限公司 一种电路板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
DE102005024914A1 (de) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden elektrisch leitfähiger Leitungen in einem integrierten Schaltkreis
US7886474B2 (en) * 2008-01-24 2011-02-15 Werner Theodore J Rest for cleaning a rifle and for sighting a scope, a stock, and a bore of the rifle
JP5223361B2 (ja) * 2008-02-06 2013-06-26 株式会社村田製作所 配線基板の製造方法
JP5181702B2 (ja) * 2008-02-06 2013-04-10 株式会社村田製作所 配線基板の製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5310849B2 (ja) * 2009-06-24 2013-10-09 富士通株式会社 配線基板の製造方法
JP5537657B2 (ja) * 2010-06-24 2014-07-02 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置
JP2016035969A (ja) 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2018107349A (ja) 2018-07-05
US10306759B2 (en) 2019-05-28
US10887985B2 (en) 2021-01-05
US20180184521A1 (en) 2018-06-28
US20190230791A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP6796482B2 (ja) 配線基板、配線基板の製造方法
US9723729B2 (en) Printed wiring board
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9793200B2 (en) Printed wiring board
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP2013214578A (ja) 配線板及びその製造方法
US9578743B2 (en) Circuit board
TWI543676B (zh) 印刷電路板及其製造方法
US10720392B2 (en) Wiring substrate
US10779406B2 (en) Wiring substrate
US10879188B2 (en) Wiring substrate
US9723728B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2013243227A (ja) 配線板及びその製造方法
JP2016021496A (ja) 配線基板及びその製造方法
JP7068957B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022025342A (ja) 配線基板及びその製造方法
US11171080B2 (en) Wiring substrate
US20160113110A1 (en) Printed wiring board
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP3860713B2 (ja) 配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150