JP2023047897A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2023047897A
JP2023047897A JP2021157079A JP2021157079A JP2023047897A JP 2023047897 A JP2023047897 A JP 2023047897A JP 2021157079 A JP2021157079 A JP 2021157079A JP 2021157079 A JP2021157079 A JP 2021157079A JP 2023047897 A JP2023047897 A JP 2023047897A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021157079A
Other languages
English (en)
Inventor
隆志 中島
Takashi Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021157079A priority Critical patent/JP2023047897A/ja
Priority to US17/952,626 priority patent/US20230109322A1/en
Publication of JP2023047897A publication Critical patent/JP2023047897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

【課題】電子部品との接合強度を向上すること。【解決手段】配線基板は、配線パターン及びパッドを備える第１配線層と、前記第１配線層を被覆するとともに、上面から前記第１配線層の配線パターン及びパッドの表面を露出させる第１絶縁層と、前記第１絶縁層の上面に形成される第２絶縁層と、前記第２絶縁層を前記第１配線層のパッドまで貫通する開口部と、前記第２絶縁層の開口部に形成されて前記第１配線層のパッドに接続するとともに、一端が前記第２絶縁層の開口部から突出し、前記一端に前記第１配線層のパッドよりも幅が大きい頂部を有する接続端子とを有する。【選択図】図１

Description

本発明は、配線基板及び配線基板の製造方法に関する。
一般に、半導体チップなどの電子部品が搭載される配線基板には、半導体チップなどの電子部品との接続端子が形成される。接続端子は、配線層とのショート不良を回避する観点から、配線層を被覆する絶縁層とは異なる他の絶縁層に設けられることがある。
このような接続端子を有する配線基板は、例えば支持体を用いて作製される。具体的には、支持体上に配線パターン及びパッドを備える配線層が形成され、配線層を被覆する絶縁層が形成され、その後、支持体が除去され、露出した絶縁層の露出面に他の絶縁層が積層される。そして、接続端子は、配線層を被覆する絶縁層とは異なる他の絶縁層に、例えばセミアディティブ法により形成される。すなわち、接続端子は、他の絶縁層に、絶縁層の露出面における配線層のパッドまで貫通する開口部が形成され、他の絶縁層の開口部において、例えば電解銅めっきが施されることにより、形成される。
特開２０１４－６３８０１号公報
しかしながら、配線層を被覆する絶縁層とは異なる他の絶縁層に接続端子を有する配線基板においては、接続端子における電子部品との接合強度が十分ではないという問題がある。
すなわち、上述した配線基板においては、接続端子の他の絶縁層の開口部から突出する頂部の幅は、開口部の底部において露出する配線層のパッドの幅と概ね等しいのが一般的である。配線層のパッドは、配線パターンと隣接して配置されている。このため、配線パターンの配置が微細化されて配線層のパッドの幅が小さくなるほど、この配線層のパッドの幅と等しい接続端子の頂部の幅も小さくなる。結果として、接続端子の頂部と電子部品の電極との接続面積が小さくなり、接続端子における電子部品との接合強度が低下するおそれがある。
開示の技術は、上記に鑑みてなされたものであって、電子部品との接合強度を向上することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願の開示する配線基板は、一つの態様において、配線パターン及びパッドを備える第１配線層と、前記第１配線層を被覆するとともに、上面から前記第１配線層の配線パターン及びパッドの表面を露出させる第１絶縁層と、前記第１絶縁層の上面に形成される第２絶縁層と、前記第２絶縁層を前記第１配線層のパッドまで貫通する開口部と、前記第２絶縁層の開口部に形成されて前記第１配線層のパッドに接続するとともに、一端が前記第２絶縁層の開口部から突出し、前記一端に前記第１配線層のパッドよりも幅が大きい頂部を有する接続端子とを有する。
本願の開示する配線基板一つの態様によれば、電子部品との接合強度を向上することができる、という効果を奏する。
図１は、実施形態に係る配線基板の構成を示す図である。 図２は、第２絶縁層の上面の接続端子の頂部周辺を拡大して示す平面透視図である。 図３は、実施形態に係る半導体装置の製造方法の流れの一例を示すフローチャートである。 図４は、支持体の具体例を示す図である。 図５は、第１配線層形成工程の具体例を示す図である。 図６は、第１絶縁層形成工程の具体例を示す図である。 図７は、開口部形成工程の具体例を示す図である。 図８は、第２配線層形成工程の具体例を示す図である。 図９は、支持体除去工程の具体例を示す図である。 図１０は、第２絶縁層及び第３絶縁層形成工程の具体例を示す図である。 図１１は、開口部形成工程の具体例を示す図である。 図１２は、接続端子及び第３配線層形成工程の具体例を示す図である。 図１３は、ソルダーレジスト層形成工程の具体例を示す図である。 図１４は、切断工程の具体例を示す図である。 図１５は、半導体チップ搭載工程の具体例を示す図である。 図１６は、変形例に係る配線基板の構成を示す図である。 図１７は、変形例に係る半導体装置の製造方法の流れの一例を示すフローチャートである。 図１８は、支持体除去工程の具体例を示す図である。 図１９は、第２絶縁層形成工程の具体例を示す図である。 図２０は、開口部形成工程の具体例を示す図である。 図２１は、接続端子形成工程の具体例を示す図である。 図２２は、ソルダーレジスト層形成工程の具体例を示す図である。 図２３は、切断工程の具体例を示す図である。 図２４は、半導体チップ搭載工程の具体例を示す図である。
以下に、本願の開示する配線基板及び配線基板の製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により開示技術が限定されるものではない。
（実施形態）
図１は、実施形態に係る配線基板１０の構成を示す図である。図１においては、配線基板１０の断面を模式的に示している。図１に示す配線基板１０は、例えば半導体チップを搭載する半導体装置の基板として利用することが可能である。
配線基板１０は、積層構造となっており、ビルドアップ層１００及びソルダーレジスト層２００、３００を有する。ビルドアップ層１００は、さらに、第１層１１０、第２層１２０及び第３層１３０に分かれる。以下においては、図１に示すように、ソルダーレジスト層３００が最下層であり、ソルダーレジスト層２００が最上層であるものとして説明するが、配線基板１０は、例えば上下反転して用いられても良く、任意の姿勢で用いられて良い。
第１層１１０は、導電性の第１配線層１１１と絶縁性の第１絶縁層１１２と導電性の第２配線層１１３とから形成される層である。第１配線層１１１は、例えば銅や銅合金などの金属を用いて形成される。第１配線層１１１には、配線パターン１１１ａ及びパッド１１１ｂが含まれる。第１絶縁層１１２は、第１配線層１１１の裏面（下面）および側面を被覆しており、第１絶縁層１１２の上面１１２ａから第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂの表面が露出する。第１絶縁層１１２は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂を用いて形成される。第２配線層１１３は、第１絶縁層１１２の下面１１２ｂに形成される。第２配線層１１３は、例えば例えば銅や銅合金などの金属を用いて形成される。第２配線層１１３と第１配線層１１１のパッド１１１ｂとは、第１絶縁層１１２を貫通するビア１１４によって接続される。
第２層１２０は、第１層１１０の上方に隣接して積層され、絶縁性の第２絶縁層１２１から形成される層である。第２絶縁層１２１は、第１絶縁層１１２の上面１１２ａに、第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂの露出面を被覆するように形成される。第２絶縁層１２１は、ビルドアップ層１００の上面側の最外絶縁層である。第２絶縁層１２１の材料は、例えば第１絶縁層１１２と同様とすることができる。
ビルドアップ層１００の第２層１２０（つまり、第２絶縁層１２１）側は、例えば半導体チップなどの電子部品が搭載される面である。半導体チップが搭載される位置においては、第２絶縁層１２１に開口部１２１ａが形成される。第２絶縁層１２１は、非感光性の熱硬化性樹脂を用いて形成されるため、レーザ加工により開口部１２１ａを形成することが可能である。
開口部１２１ａには、第１配線層１１１のパッド１１１ｂと半導体チップの電極とを接続する接続端子４１０が形成される。接続端子４１０の開口部１２１ａから突出する頂部４１１は、第１配線層１１１のパッド１１１ｂよりも幅が大きく、第２絶縁層１２１の上面において開口部１２１ａの周囲の所定範囲まで広がっている。
接続端子４１０の頂部４１１の幅が第１配線層１１１のパッド１１１ｂの幅よりも大きいため、配線パターン１１１ａの配置が微細化されてパッド１１１ｂの幅が小さくなっても、接続端子４１０の頂部４１１の表面積の減少を抑制することができる。そして、例えば半導体チップが接続端子４１０の上方に搭載される場合、接続端子４１０の頂部４１１と半導体チップの電極との接続面積が大きくなり、接続端子４１０における半導体チップとの接合強度を向上することができる。なお、接続端子４１０の頂部４１１が第２絶縁層１２１の上面において広がる範囲については、後述する。
第３層１３０は、第１層１１０の下方に隣接して積層され、絶縁性の第３絶縁層１３１と導電性の第３配線層１３２とから形成される層である。第３絶縁層１３１は、第１絶縁層１１２の下面１１２ｂに、第２配線層１１３を被覆するように形成される。第３絶縁層１３１は、ビルドアップ層１００の下面側の最外絶縁層である。第３絶縁層１３１の材料は、例えば第１絶縁層１１２と同様とすることができる。第３配線層１３２は、第３絶縁層１３１の下面に形成される。第３配線層１３２の材料は、例えば第１配線層１１１と同様とすることができる。第３絶縁層１３１を介して隣接する第３配線層１３２及び第２配線層１１３は、必要に応じて第３絶縁層１３１を貫通するビア１３３によって接続される。
ソルダーレジスト層２００は、ビルドアップ層１００の上面側の最外層である第２層１２０を被覆する層である。ソルダーレジスト層２００は、例えばアクリル樹脂及びポリイミド樹脂等の絶縁性の感光性樹脂からなる層であり、絶縁層の１つである。なお、ソルダーレジスト層２００は、例えばエポキシ樹脂等の絶縁性の非感光性樹脂を用いて形成されても良い。
配線基板１０のソルダーレジスト層２００側は、例えば半導体チップなどの電子部品の搭載面に対応する領域である。半導体チップの搭載面に対応する位置には、ソルダーレジスト層２００に開口部２０１が形成され、開口部２０１の底面において接続端子４１０の頂部４１１が露出する。ソルダーレジスト層２００が感光性樹脂を用いて形成される場合には、露光・現像により開口部２０１を形成することが可能である。また、ソルダーレジスト層２００が非感光性樹脂を用いて形成される場合には、レーザ加工により開口部２０１を形成することが可能である。
ソルダーレジスト層３００は、ビルドアップ層１００の下面側の最外層である第３層１３０の第３配線層１３２を被覆し、配線を保護する層である。ソルダーレジスト層３００は、例えばアクリル樹脂及びポリイミド樹脂等の絶縁性の感光性樹脂からなる層であり、絶縁層の１つである。なお、ソルダーレジスト層３００は、例えばエポキシ樹脂等の絶縁性の非感光性樹脂を用いて形成されても良い。
配線基板１０のソルダーレジスト層３００側は、外部の部品や機器などに接続される面である。外部の部品や機器と電気的に接続する外部接続端子が形成される位置においては、ソルダーレジスト層３００に開口部３０１が形成され、開口部３０１からビルドアップ層１００の第３層１３０の第３配線層１３２が露出する。開口部３０１には、例えばはんだボールなどの外部接続端子が形成されても良い。また、はんだボールを設けずに、開口部３０１から露出する第３配線層１３２の部分を外部接続端子として用いても良い。ソルダーレジスト層３００が感光性樹脂を用いて形成される場合には、露光・現像により開口部３０１を形成することが可能である。また、ソルダーレジスト層３００が非感光性樹脂を用いて形成される場合には、レーザ加工により開口部３０１を形成することが可能である。
ここで、第２絶縁層１２１の上面において接続端子４１０の頂部４１１が広がる範囲について、図２を参照して説明する。図２は、第２絶縁層１２１の上面の接続端子４１０の頂部４１１周辺を拡大して示す平面透視図である。第２絶縁層１２１は、第１絶縁層１１２の上面１１２ａに形成され、第１絶縁層１１２の上面１１２ａにおいて露出する第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂの露出面を被覆している。図２の平面透視図には、第２絶縁層１２１によって被覆される第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂの露出面が示されている。そして、例えば図２に示すように、パッド１１１ｂの周囲に複数の配線パターン１１１ａが位置する場合、接続端子４１０の頂部４１１は、第２絶縁層１２１の上面において複数の配線パターン１１１ａの少なくとも一つと平面視で重複する位置まで広がっている。第１配線層１１１のパッド１１１ｂの径は、例えば６０μｍ以上１２０μｍ以下の範囲内であり、接続端子４１０の頂部４１１の径は、例えば８０μｍ以上である。また、パッド１１１ｂの周囲に位置する複数の配線パターン１１１ａのピッチは、例えば１０μｍ以上４０μｍ以下の範囲内であり、配線パターン１１１ａとパッド１１１ｂとのピッチは、例えば８μｍ以上１２μｍ以下の範囲内である。例えば、パッド１１１ｂの径が６０μｍ、複数の配線パターン１１１ａのピッチが１０μｍ、接続端子４１０の頂部４１１の径が８０μｍである場合、接続端子４１０の頂部４１１は、パッド１１１ｂを挟む２つの配線パターン１１１ａと平面視で重複する。また、例えば、パッド１１１ｂの径が６０μｍ、複数の配線パターン１１１ａのピッチが１０μｍ、接続端子４１０の頂部４１１の径が１００μｍである場合、接続端子４１０の頂部４１１は、パッド１１１ｂを挟む４つの配線パターン１１１ａと平面視で重複する。図２には、接続端子４１０の頂部４１１がパッド１１１ｂを挟む４つの配線パターン１１１ａと平面視で重複する状態が示されている。
このように、接続端子４１０の頂部４１１が複数の配線パターン１１１ａの少なくとも一つと平面視で重複する位置まで広がることにより、接続端子４１０の頂部４１１の表面積を増大させることができる。結果として、接続端子４１０の頂部４１１と半導体チップの電極との接続面積がより大きくなり、接続端子４１０と半導体チップとの接合強度をより向上することができる。
次に、上記のように構成された配線基板１０を有する半導体装置の製造方法について、具体的に例を挙げながら、図３を参照して説明する。図３は、実施形態に係る半導体装置の製造方法の流れの一例を示すフローチャートである。
まず、配線基板１０を製造するベースとなる支持体５００が準備される（ステップＳ１０１）。具体的には、例えば図４に示すように、基体５０１の平坦な上面に、第１金属層５０２及び第２金属層５０３が順に形成されることにより、支持体５００が提供される。図４は、支持体５００の具体例を示す図である。基体５０１は、例えばガラス繊維やアラミド繊維等の織布や不織布等の補強材にエポキシ系絶縁樹脂等を含侵させたプリプレグである。第１金属層５０２は、例えば銅からなる金属箔であり、上面に剥離層（不図示）を有する。第２金属層５０３は、例えば銅からなる金属箔であり、剥離層（不図示）を介して第１金属層５０２上に積層される。
なお、支持体５００上には、例えば格子状に、複数の配線基板形成領域５００Ａが設けられており、各配線基板形成領域５００Ａに対応する領域に配線基板１０が形成される。すなわち、１枚の支持体５００を用いて複数の配線基板１０が形成される。
支持体５００が準備されると、第２金属層５０３上に第１配線層１１１が形成される（ステップＳ１０２）。具体的には、第２金属層５０３上に配線パターン形成部分及びパッド形成部分に開口を設けためっきレジスト層が形成され、めっきレジスト層の開口から露出する第２金属層５０３上に例えば電解銅めっきを施し、電解めっき層を形成する。めっきレジスト層は、例えばドライフィルムレジストを用いて形成されており、めっきレジスト層の開口は、例えばフォトリソグラフィ又はレーザ加工によって形成することが可能である。その後、例えば図５に示すようにめっきレジスト層を剥離液により除去することにより、配線パターン１１１ａ及びパッド１１１ｂを有する第１配線層１１１が形成される。図５は、第１配線層形成工程の具体例を示す図である。
第１配線層１１１が形成されると、第２金属層５０３上に、第１配線層１１１を被覆する第１絶縁層１１２が形成される（ステップＳ１０３）。すなわち、例えば図６に示すように、第２金属層５０３上に、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる第１絶縁層１１２が第１配線層１１１を被覆するように積層される。図６は、第１絶縁層形成工程の具体例を示す図である。第１絶縁層１１２は、第２金属層５０３上に、上下反転された状態で形成される。すなわち、第１絶縁層１１２の第２金属層５０３と接する面が上面１１２ａとなり、第１絶縁層１１２の第２金属層５０３とは反対側に位置する面が下面１１２ｂとなる。
第１絶縁層１１２のビア１１４が形成される位置には、開口部が形成される（ステップＳ１０４）。すなわち、例えば図７に示すように、第１絶縁層１１２を貫通し、第１配線層１１１のパッド１１１ｂまで到達する開口部１１２ｃが例えばレーザ加工によって形成される。図７は、開口部形成工程の具体例を示す図である。開口部１１２ｃの底面には、第１配線層１１１のパッド１１１ｂが露出する。開口部１１２ｃは、第１絶縁層１１２の下面１１２ｂから第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。
そして、開口部１１２ｃが形成された第１絶縁層１１２上に第２配線層１１３が形成される（ステップＳ１０５）。第２配線層１１３は、例えばセミアディティブ法により形成される。この場合、開口部１１２ｃの内壁面及び第１絶縁層１１２の下面１１２ｂに、例えば無電解銅めっきによってシード層を形成する。次いで、シード層上に配線パターン形成部分に開口を設けためっきレジスト層を形成する。次いで、めっきレジスト層の開口から露出するシード層上に例えば電解銅めっきを施し、電解めっき層を形成する。次いで、めっきレジスト層を除去する。この後、電解めっき層から露出するシード層をエッチングで除去することにより、第１絶縁層１１２の下面１１２ｂに、所望の配線パターンを有する第２配線層１１３が形成される。
このとき、例えば図８に示すように、第１絶縁層１１２の開口部１１２ｃには、電解銅めっきが充填されることで第１絶縁層１１２を貫通するビア１１４が形成され、第２配線層１１３と第１配線層１１１のパッド１１１ｂとがビア１１４によって接続される。図８は、第２配線層形成工程の具体例を示す図である。開口部１１２ｃが第１絶縁層１１２の下面１１２ｂから第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有するため、ビア１１４は、開口部１１２ｃに応じたテーパ形状を有する。すなわち、ビア１１４は、第１絶縁層１１２の下面１１２ｂ上の第２配線層１１３から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。
第２配線層１１３が形成されると、ビルドアップ層１００の第１層１１０が得られる。すなわち、支持体５００上に、第１配線層１１１、第１絶縁層１１２及び第２配線層１１３が形成された第１層１１０が形成される。
第１層１１０が形成されると、第１層１１０から支持体５００が除去される（ステップＳ１０６）。具体的には、まず、第１金属層５０２の剥離層（不図示）から第２金属層５０３よりも上層が剥離され、次いで、第１絶縁層１１２の上面１１２ａと接する第２金属層５０３がエッチングにより除去される。これにより、例えば図９に示すように、第１絶縁層１１２の上面１１２ａが露出するとともに、第１絶縁層１１２の上面１１２ａにおいて第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂが露出する。図９は、支持体除去工程の具体例を示す図である。
支持体５００が除去されると、第１絶縁層１１２の上面１１２ａに第２絶縁層１２１が形成されるとともに、第１絶縁層１１２の下面１１２ｂに第３絶縁層１３１が形成される（ステップＳ１０７）。すなわち、例えば図１０に示すように、第１絶縁層１１２の上面１１２ａに、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる第２絶縁層１２１が積層される。また、第１絶縁層１１２の下面１１２ｂに、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる第３絶縁層１３１が積層される。図１０は、第２絶縁層及び第３絶縁層形成工程の具体例を示す図である。図１０においては、図９に示す構造体を上下反転して示している。なお、第２絶縁層１２１の形成と第３絶縁層１３１の形成とは、必ずしも並行して行われなくても良く、任意の順序で行われても良い。
そして、例えば図１１に示すように、半導体チップが搭載される側の第２絶縁層１２１には、半導体チップとの接続端子４１０が設けられる位置に開口部１２１ａが例えばレーザ加工によって形成される（ステップＳ１０８）。図１１は、開口部形成工程の具体例を示す図である。開口部１２１ａの底面には、第１配線層１１１のパッド１１１ｂが露出する。開口部１２１ａは、第２絶縁層１２１の上面から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。一方、第３絶縁層１３１のビア１３３が形成される位置には、開口部１３１ａが例えばレーザ加工によって形成される。開口部１３１ａの底面には、第２配線層１１３が露出する。開口部１３１ａは、第３絶縁層１３１の下面から第２配線層１１３へ向かうにつれて幅（径）が小さくなるテーパ形状を有する。なお、開口部１２１ａの形成と開口部１３１ａの形成とは、必ずしも並行して行われなくても良く、任意の順序で行われても良い。
そして、第２絶縁層１２１の開口部１２１ａに接続端子４１０が形成されるとともに、第３絶縁層１３１の下面に第３配線層１３２が形成される（ステップＳ１０９）。接続端子４１０は、例えばセミアディティブ法により形成される。すなわち、開口部１２１ａの内壁面及び第２絶縁層１２１の上面に、例えば無電解銅めっきによってシード層を形成する。次いで、シード層上に接続端子形成部分に開口を設けためっきレジスト層を形成する。次いで、めっきレジスト層の開口から露出するシード層上に例えば電解銅めっきを施し、電解めっき層を形成する。次いで、めっきレジスト層を除去する。この後、電解めっき層から露出するシード層をエッチングで除去することにより、接続端子４１０が形成される。接続端子４１０は、例えば図１２に示すように、第２絶縁層１２１の開口部１２１ａの位置において、第１配線層１１１のパッド１１１ｂに接続する。図１２は、接続端子及び第３配線層形成工程の具体例を示す図である。
接続端子４１０の形成時には、第２絶縁層１２１の上面には、第１配線層１１１のパッド１１１ｂよりも幅（径）が大きい頂部４１１が形成される。すなわち、第２絶縁層１２１の上面においては、電解銅めっきが開口部１２１ａの周囲の所定範囲まで広がった状態で析出することにより、第１配線層１１１のパッド１１１ｂよりも幅（径）が大きい頂部４１１が形成される。例えば、第１配線層１１１のパッド１１１ｂの周囲に複数の配線パターン１１１ａが位置する場合、接続端子４１０の頂部４１１は、第２絶縁層１２１の上面において複数の配線パターン１１１ａの少なくとも一つと平面視で重複する位置まで広がる。これにより、接続端子４１０の頂部４１１の表面積が第１配線層１１１のパッド１１１ｂの表面積と比べて大きくなる。その結果、例えば半導体チップが接続端子４１０の上方に搭載される場合、接続端子４１０の頂部４１１と半導体チップの電極との接続面積が大きくなり、接続端子４１０における半導体チップとの接合強度を向上することができる。
また、開口部１２１ａが第２絶縁層１２１の上面から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有するため、接続端子４１０の開口部１２１ａ内に位置する部分は、開口部１２１ａに応じたテーパ形状を有する。すなわち、接続端子４１０の開口部１２１ａ内に位置する部分は、頂部４１１から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。接続端子４１０の開口部１２１ａ内に位置する部分のテーパ形状は、第２配線層１１３と第１配線層１１１のパッド１１１ｂとを接続するビア１１４のテーパ形状とは逆向きのテーパ形状である。これにより、第１配線層１１１のパッド１１１ｂの幅（径）が比較的に小さい場合であっても、接続端子４１０及びビア１１４をパッド１１１ｂに確実に接続することができ、パッド１１１ｂの周囲での配線パターン１１１ａの配置の微細化を促進できる。
一方、第３配線層１３２は、接続端子４１０と同様にセミアディティブ法により形成される。このとき、例えば図１２に示すように、第３絶縁層１３１の開口部１３１ａには、電解銅めっきが充填されることで第３絶縁層１３１を貫通するビア１３３が形成され、第３配線層１３２と第２配線層１１３とがビア１３３によって接続される。なお、接続端子４１０の形成と、第３配線層１３２の形成とは、必ずしも並行して行われなくても良く、任意の順序で行われても良い。
接続端子４１０及び第３配線層１３２が形成されることにより、第１層１１０～第３層１３０からなるビルドアップ層１００が完成する。そして、ビルドアップ層１００の上面側の最外層である第２層１２０がソルダーレジスト層２００によって被覆され、ビルドアップ層１００の下面側の最外層である第３層１３０の第３配線層１３２がソルダーレジスト層３００によって被覆される（ステップＳ１１０）。
そして、例えば図１３に示すように、半導体チップの搭載面に対応する側のソルダーレジスト層２００には、半導体チップの搭載面に対応する位置に開口部２０１が形成される。開口部２０１の底面には、接続端子４１０の頂部４１１が露出する。一方、外部の部品や機器などに接続される側のソルダーレジスト層３００には、外部接続端子が設けられる位置に開口部３０１が形成される。開口部３０１の底面には、第３配線層１３２が露出する。図１３は、ソルダーレジスト層形成工程の具体例を示す図である。
ソルダーレジスト層２００、３００として感光性樹脂が用いられる場合には、露光・現像によって開口部２０１、３０１を形成することが可能である。また、ソルダーレジスト層２００、３００として非感光性樹脂が用いられる場合には、レーザ加工によって開口部２０１、３０１を形成することが可能である。
ここまでの工程により、例えば図１４に示すように、配線基板１０と同等の構造を有する中間構造体が得られる。この中間構造体は、複数の配線基板１０を含む集合体から構成されているため、個々の配線基板１０を切り出す切断が行われる（ステップＳ１１１）。具体的には、図１４に示す中間構造体が各配線基板形成領域５００Ａに対応する領域の内側に位置する切断線Ａにおいて、例えばダイサー又はスライサーによって切断されることにより、配線基板１０が得られる。図１４は、切断工程の具体例を示す図である。
そして、ビルドアップ層１００の第２層１２０（つまり、第２絶縁層１２１）側には半導体チップが搭載され（ステップＳ１１２）、接続端子４１０と半導体チップの電極とが接続される。図１５は、半導体チップ搭載工程の具体例を示す図である。
具体的には、図１５に示すように、半導体チップ６１０が接続端子４１０の上方に搭載され、半導体チップ６１０の電極６１１が例えばはんだ６１２などによって接続端子４１０の頂部４１１に接合される。このとき、接続端子４１０の頂部４１１の幅が第１配線層１１１のパッド１１１ｂの幅よりも大きいため、接続端子４１０の頂部４１１と半導体チップ６１０の電極６１１との接続面積が大きくなる。その結果、接続端子４１０における半導体チップ６１０との接合強度を向上することができる。また、このとき、接続端子４１０の頂部４１１が第２絶縁層１２１の上面よりも上方に突出しているため、頂部４１１の上面及び側面がはんだ６１２によって被覆される。
そして、電極６１１と接続端子４１０の頂部４１１との接合部は、アンダーフィル樹脂６１３によって封止され、配線基板１０に半導体チップ６１０が実装された半導体装置が完成する。電極６１１と接続端子４１０の頂部４１１との接合部においては、頂部４１１の上面及び側面がはんだ６１２によって被覆されている。このため、半導体装置は、第２絶縁層１２１に頂部４１１が埋め込まれ且つ頂部４１１の上面のみがはんだによって被覆される構造と比べて、電極６１１と接続端子４１０の頂部４１１との接合強度を向上することができる。なお、ソルダーレジスト層３００の開口部３０１に、はんだボールなどの外部接続端子を形成しても良い。また、はんだボールを設けずに、ソルダーレジスト層３００の開口部３０１から露出する第３配線層１３２の部分を外部接続端子として用いても良い。
以上のように、実施形態に係る配線基板（例えば、配線基板１０）は、第１配線層（例えば、第１配線層１１１）と、第１絶縁層（例えば、第１絶縁層１１２）と、第２絶縁層（例えば、第２絶縁層１２１）と、開口部（例えば、開口部１２１ａ）と、接続端子（例えば、接続端子４１０）とを有する。第１配線層は、配線パターン（例えば、配線パターン１１１ａ）及びパッド（例えば、パッド１１１ｂ）を備える。第１絶縁層は、第１配線層を被覆するとともに、上面（例えば、上面１１２ａ）から第１配線層の配線パターン及びパッドの表面を露出させる。第２絶縁層は、第１絶縁層の上面に形成される。開口部は、第２絶縁層を第１配線層のパッドまで貫通する。接続端子は、第２絶縁層の開口部に形成されて第１配線層のパッドに接続するとともに、一端が第２絶縁層の開口部から突出し、一端に第１配線層のパッドよりも幅が大きい頂部（例えば、頂部４１１）を有する。これにより、実施形態に係る配線基板によれば、電子部品（例えば、半導体チップ６１０）との接合強度を向上することができる。
また、実施形態に係る配線基板において、第１配線層は、パッドの周囲に位置する複数の配線パターンを備えても良い。そして、接続端子の頂部は、第２絶縁層の上面において複数の配線パターンの少なくとも一つと平面視で重複する位置まで広がっていても良い。これにより、実施形態に係る配線基板によれば、電子部品との接合強度をより向上することができる。
また、実施形態に係る配線基板は、第２配線層（例えば、第２配線層１１３）と、ビア（例えば、ビア１１４）とをさらに有しても良い。第２配線層は、第１絶縁層の下面（例えば、下面１１２ｂ）に形成されても良い。ビアは、第１絶縁層を貫通して、第２配線層と第１配線層のパッドとを接続しても良い。これにより、実施形態に係る配線基板によれば、第１絶縁層を介して隣接する第２配線層及び第１配線層のパッドを電気的に接続することができる。
また、実施形態に係る配線基板において、接続端子の第２絶縁層の開口部内に位置する部分は、頂部から第１配線層のパッドへ向かうにつれて幅が小さくなるテーパ形状を有しても良い。ビアは、第２配線層から第１配線層のパッドへ向かうにつれて幅が小さくなるテーパ形状を有しても良い。これにより、実施形態に係る配線基板によれば、パッドの周囲での配線パターンの配置の微細化を促進できる。
また、実施形態に係る配線基板は、第３絶縁層（例えば、第３絶縁層１３１）と、第３配線層（例えば、第３配線層１３２）と、ビア（例えば、ビア１３３）とをさらに有しても良い。第３絶縁層は、第１絶縁層の下面に形成され、第２配線層を被覆しても良い。第３配線層は、第３絶縁層の下面に形成されても良い。ビアは、第３絶縁層を貫通して、第３配線層と第２配線層とを接続しても良い。これにより、実施形態に係る配線基板によれば、絶縁層と配線層とから形成される層が積層されて構成されるビルドアップ層（例えば、ビルドアップ層１００）の層数を適切に調整することができる。
（変形例）
図１６は、変形例に係る配線基板１０の構成を示す図である。図１６において、図１と同じ部分には同じ符号を付す。図１６においては、配線基板１０の断面を模式的に示している。図１６に示す配線基板１０は、積層構造となっており、ビルドアップ層１００Ａ及びソルダーレジスト層２００、３００を有する。ビルドアップ層１００Ａは、さらに、第１層１１０及び第２層１２０に分かれる。
上記実施形態においては、ビルドアップ層１００Ａは、第１層１１０の上方に第２層１２０が積層され、第１層１１０の下方に第３層１３０が積層されて構成されるものとした。これに対して、変形例に係る配線基板１０においては、ビルドアップ層１００Ａは、第３層１３０を有さず、ビルドアップ層１００Ａの層数は２である。このため、第１層１１０の第１絶縁層１１２は、ビルドアップ層１００Ａの下面側の最外絶縁層である。
ソルダーレジスト層３００は、ビルドアップ層１００Ａの下面側の最外層である第１層１１０の第２配線層１１３を被覆し、配線を保護する層である。
配線基板１０のソルダーレジスト層３００側は、外部の部品や機器などに接続される面である。外部の部品や機器と電気的に接続する外部接続端子が形成される位置においては、ソルダーレジスト層３００に開口部３０１が形成され、開口部３０１からビルドアップ層１００Ａの第１層１１０の第２配線層１１３が露出する。開口部３０１には、例えばはんだボールなどの外部接続端子が形成されても良い。また、はんだボールを設けずに、開口部３０１から露出する第２配線層１１３の部分を外部接続端子として用いても良い。
次に、上記のように構成された配線基板１０を有する半導体装置の製造方法について、具体的に例を挙げながら、図１７を参照して説明する。図１７は、変形例に係る半導体装置の製造方法の流れの一例を示すフローチャートである。なお、図１７において、ステップＳ２０１～Ｓ２０６の工程は、それぞれ図３のステップＳ１０１～Ｓ１０６の工程と同じであるため、その詳細な説明を省略する。
第１層１１０が形成されると、第１層１１０から支持体５００が除去される（ステップＳ２０６）。これにより、例えば図１８に示すように、第１絶縁層１１２の上面１１２ａが露出するとともに、第１絶縁層１１２の上面１１２ａにおいて第１配線層１１１の配線パターン１１１ａ及びパッド１１１ｂが露出する。図１８は、支持体除去工程の具体例を示す図である。
支持体５００が除去されると、第１絶縁層１１２の上面１１２ａに第２絶縁層１２１が形成される（ステップＳ２０７）。すなわち、例えば図１９に示すように、第１絶縁層１１２の上面１１２ａに、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる第２絶縁層１２１が積層される。図１９は、第２絶縁層形成工程の具体例を示す図である。図１９においては、図１８に示す構造体を上下反転して示している。
そして、例えば図２０に示すように、半導体チップが搭載される側の第２絶縁層１２１には、半導体チップとの接続端子４１０が設けられる位置に開口部１２１ａが例えばレーザ加工によって形成される（ステップＳ２０８）。図２０は、開口部形成工程の具体例を示す図である。開口部１２１ａの底面には、第１配線層１１１のパッド１１１ｂが露出する。開口部１２１ａは、第２絶縁層１２１の上面から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。
そして、第２絶縁層１２１の開口部１２１ａに接続端子４１０が形成される（ステップＳ２０９）。接続端子４１０は、例えばセミアディティブ法により形成される。すなわち、開口部１２１ａの内壁面及び第２絶縁層１２１の上面に、例えば無電解銅めっきによってシード層を形成する。次いで、シード層上に接続端子形成部分に開口を設けためっきレジスト層を形成する。次いで、めっきレジスト層の開口から露出するシード層上に例えば電解銅めっきを施し、電解めっき層を形成する。次いで、めっきレジスト層を除去する。この後、電解めっき層から露出するシード層をエッチングで除去することにより、接続端子４１０が形成される。接続端子４１０は、例えば図２１に示すように、第２絶縁層１２１の開口部１２１ａの位置において、第１配線層１１１のパッド１１１ｂに接続する。図２１は、接続端子形成工程の具体例を示す図である。
接続端子４１０の形成時には、第２絶縁層１２１の上面には、第１配線層１１１のパッド１１１ｂよりも幅（径）が大きい頂部４１１が形成される。すなわち、第２絶縁層１２１の上面においては、電解銅めっきが開口部１２１ａの周囲の所定範囲まで広がった状態で析出することにより、第１配線層１１１のパッド１１１ｂよりも幅（径）が大きい頂部４１１が形成される。例えば、第１配線層１１１のパッド１１１ｂの周囲に複数の配線パターン１１１ａが位置する場合、接続端子４１０の頂部４１１は、第２絶縁層１２１の上面において複数の配線パターン１１１ａの少なくとも一つと平面視で重複する位置まで広がる。これにより、接続端子４１０の頂部４１１の表面積が第１配線層１１１のパッド１１１ｂの表面積と比べて大きくなる。その結果、例えば半導体チップが接続端子４１０の上方に搭載される場合、接続端子４１０の頂部４１１と半導体チップの電極との接続面積が大きくなり、接続端子４１０における半導体チップとの接合強度を向上することができる。
また、開口部１２１ａが第２絶縁層１２１の上面から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有するため、接続端子４１０の開口部１２１ａ内に位置する部分は、開口部１２１ａに応じたテーパ形状を有する。すなわち、接続端子４１０の開口部１２１ａ内に位置する部分は、頂部４１１から第１配線層１１１のパッド１１１ｂへ向かうにつれて幅（径）が小さくなるテーパ形状を有する。接続端子４１０の開口部１２１ａ内に位置する部分のテーパ形状は、第２配線層１１３と第１配線層１１１のパッド１１１ｂとを接続するビア１１４のテーパ形状とは逆向きのテーパ形状である。これにより、第１配線層１１１のパッド１１１ｂの幅（径）が比較的に小さい場合であっても、接続端子４１０及びビア１１４をパッド１１１ｂに確実に接続することができ、パッド１１１ｂの周囲での配線パターン１１１ａの配置の微細化を促進できる。
接続端子４１０が形成されることにより、第１層１１０及び第２層１２０からなるビルドアップ層１００Ａが完成する。そして、ビルドアップ層１００Ａの上面側の最外層である第２層１２０がソルダーレジスト層２００によって被覆され、ビルドアップ層１００の下面側の最外層である第１層１１０の第２配線層１１３がソルダーレジスト層３００によって被覆される（ステップＳ２１０）。
そして、例えば図２２に示すように、半導体チップの搭載面に対応する側のソルダーレジスト層２００には、半導体チップの搭載面に対応する位置に開口部２０１が形成される。開口部２０１の底面には、接続端子４１０の頂部４１１が露出する。一方、外部の部品や機器などに接続される側のソルダーレジスト層３００には、外部接続端子が設けられる位置に開口部３０１が形成される。開口部３０１の底面には、第２配線層１１３が露出する。図２２は、ソルダーレジスト層形成工程の具体例を示す図である。
ソルダーレジスト層２００、３００として感光性樹脂が用いられる場合には、露光・現像によって開口部２０１、３０１を形成することが可能である。また、ソルダーレジスト層２００、３００として非感光性樹脂が用いられる場合には、レーザ加工によって開口部２０１、３０１を形成することが可能である。
ここまでの工程により、例えば図２３に示すように、配線基板１０と同等の構造を有する中間構造体が得られる。この中間構造体は、複数の配線基板１０を含む集合体から構成されているため、個々の配線基板１０を切り出す切断が行われる（ステップＳ２１１）。具体的には、図２３に示す中間構造体が各配線基板形成領域５００Ａに対応する領域の内側に位置する切断線Ａにおいて、例えばダイサー又はスライサーによって切断されることにより、配線基板１０が得られる。図２３は、切断工程の具体例を示す図である。
そして、ビルドアップ層１００の第２層１２０（つまり、第２絶縁層１２１）側には半導体チップが搭載され（ステップＳ２１２）、接続端子４１０と半導体チップの電極とが接続される。図２４は、半導体チップ搭載工程の具体例を示す図である。
具体的には、図２４に示すように、半導体チップ６１０が接続端子４１０の上方に搭載され、半導体チップ６１０の電極６１１が例えばはんだ６１２などによって接続端子４１０の頂部４１１に接合される。このとき、接続端子４１０の頂部４１１の幅が第１配線層１１１のパッド１１１ｂの幅よりも大きいため、接続端子４１０の頂部４１１と半導体チップ６１０の電極６１１との接続面積が大きくなる。その結果、接続端子４１０における半導体チップ６１０との接合強度を向上することができる。また、このとき、接続端子４１０の頂部４１１が第２絶縁層１２１の上面よりも上方に突出しているため、頂部４１１の上面及び側面がはんだ６１２によって被覆される。
そして、電極６１１と接続端子４１０の頂部４１１との接合部は、アンダーフィル樹脂６１３によって封止され、配線基板１０に半導体チップ６１０が実装された半導体装置が完成する。電極６１１と接続端子４１０の頂部４１１との接合部においては、頂部４１１の上面及び側面がはんだ６１２によって被覆されている。このため、半導体装置は、第２絶縁層１２１に頂部４１１が埋め込まれ且つ頂部４１１の上面のみがはんだによって被覆される構造と比べて、電極６１１と接続端子４１０の頂部４１１との接合強度を向上することができる。なお、ソルダーレジスト層３００の開口部３０１に、はんだボールなどの外部接続端子を形成しても良い。また、はんだボールを設けずに、ソルダーレジスト層３００の開口部３０１から露出する第３配線層１３２の部分を外部接続端子として用いても良い。
以上のように、変形例に係る配線基板において、接続端子は、第２絶縁層の開口部に形成されて第１配線層のパッドに接続するとともに、一端が第２絶縁層の開口部から突出し、一端に第１配線層のパッドよりも幅が大きい頂部（例えば、頂部４１１）を有する。これにより、変形例に係る配線基板によれば、電子部品（例えば、半導体チップ６１０）との接合強度を向上することができる。また、変形例に係る配線基板によれば、ビルドアップ層（例えば、ビルドアップ層１００Ａ）の層数を実施形態に係る配線基板と比べて減少させることができることから、厚み方向のサイズを小さくすることができる。
（その他の変形例）
上記実施形態及び上記変形例においては、ビルドアップ層１００、１００Ａの層数が２又は３であるものとしたが、４以上の層が積層されてビルドアップ層が構成されても良い。この場合、ビルドアップ層１００、１００Ａの第１層１１０の下方に第３層１３０と同じ構造の層を順次積層すれば良い。
１０ 配線基板
１００、１００Ａ ビルドアップ層
１１１ 第１配線層
１１１ａ 配線パターン
１１１ｂ パッド
１１２ 第１絶縁層
１１２ａ 上面
１１２ｂ 下面
１１２ｃ 開口部
１１３ 第２配線層
１１４ ビア
１２１ 第２絶縁層
１２１ａ 開口部
１３１ 第３絶縁層
１３１ａ 開口部
１３２ 第３配線層
１３３ ビア
２００、３００ ソルダーレジスト層
２０１、３０１ 開口部
４１０ 接続端子
４１１ 頂部
５００ 支持体
５００Ａ 配線基板形成領域
５０１ 基体
５０２ 第１金属層
５０３ 第２金属層
６１０ 半導体チップ
６１１ 電極
６１２ はんだ
６１３ アンダーフィル樹脂

Claims (8)

  1. 配線パターン及びパッドを備える第１配線層と、
    前記第１配線層を被覆するとともに、上面から前記第１配線層の配線パターン及びパッドの表面を露出させる第１絶縁層と、
    前記第１絶縁層の上面に形成される第２絶縁層と、
    前記第２絶縁層を前記第１配線層のパッドまで貫通する開口部と、
    前記第２絶縁層の開口部に形成されて前記第１配線層のパッドに接続するとともに、一端が前記第２絶縁層の開口部から突出し、前記一端に前記第１配線層のパッドよりも幅が大きい頂部を有する接続端子と
    を有することを特徴とする配線基板。
  2. 前記第１配線層は、
    前記パッドの周囲に位置する複数の配線パターンを備え、
    前記接続端子の前記頂部は、
    前記第２絶縁層の上面において前記複数の配線パターンの少なくとも一つと平面視で重複する位置まで広がっていることを特徴とする請求項１に記載の配線基板。
  3. 前記第１絶縁層の下面に形成される第２配線層と、
    前記第１絶縁層を貫通して、前記第２配線層と前記第１配線層のパッドとを接続するビアと
    をさらに有することを特徴とする請求項１に記載の配線基板。
  4. 前記接続端子の前記第２絶縁層の開口部内に位置する部分は、
    前記頂部から前記第１配線層のパッドへ向かうにつれて幅が小さくなるテーパ形状を有し、
    前記ビアは、
    前記第２配線層から前記第１配線層のパッドへ向かうにつれて幅が小さくなるテーパ形状を有する
    ことを特徴とする請求項３に記載の配線基板。
  5. 前記第１絶縁層の下面に形成され、前記第２配線層を被覆する第３絶縁層と、
    前記第３絶縁層の下面に形成される第３配線層と、
    前記第３絶縁層を貫通して、前記第３配線層と前記第２配線層とを接続するビアと
    をさらに有することを特徴とする請求項３に記載の配線基板。
  6. 支持体上に、配線パターン及びパッドを備える第１配線層を形成する工程と、
    前記支持体上に、前記第１配線層を被覆する第１絶縁層を形成する工程と、
    前記支持体を除去して、前記第１絶縁層の上面から前記第１配線層の配線パターン及び前記パッドを露出させる工程と、
    前記第１絶縁層の上面に第２絶縁層を形成する工程と、
    前記第２絶縁層に、前記第１配線層のパッドまで貫通する開口部を形成する工程と、
    前記第２絶縁層の開口部に、前記第１配線層のパッドに接続するとともに、一端が前記第２絶縁層の開口部から突出する接続端子を形成する工程とを有し、
    前記接続端子を形成する工程は、
    前記第２絶縁層の開口部から突出する一端に、前記第１配線層のパッドよりも幅が大きい頂部を有する前記接続端子を形成する
    ことを特徴とする配線基板の製造方法。
  7. 前記支持体を除去する工程の前に、前記第１絶縁層に、前記パッドまで貫通する開口部を形成する工程と、
    前記開口部が形成された前記第１絶縁層の下面に第２配線層を形成する工程と
    をさらに有し、
    前記第２配線層を形成する工程では、
    前記第１絶縁層の開口部に、前記第１絶縁層を貫通するビアが形成され、前記第２配線層と前記パッドとが前記ビアによって接続される
    ことを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第１絶縁層の下面に前記第２配線層を被覆する第３絶縁層を形成する工程と、
    前記第３絶縁層に、前記第２配線層まで貫通する開口部を形成する工程と、
    前記第３絶縁層の下面に第３配線層を形成する工程と
    をさらに有し、
    前記第２絶縁層を形成する工程は、
    第３絶縁層を形成する工程と並行して行われ、
    前記第２絶縁層に開口部を形成する工程は、
    前記第３絶縁層に開口部を形成する工程と並行して行われ、
    前記接続端子を形成する工程は、
    前記第３配線層を形成する工程と並行して行われ、
    前記第３配線層を形成する工程では、
    前記第３絶縁層の開口部に、前記第３絶縁層を貫通するビアが形成され、前記第３配線層と前記第２配線層とが前記ビアによって接続される
    ことを特徴とする請求項７に記載の配線基板の製造方法。
JP2021157079A 2021-09-27 2021-09-27 配線基板及び配線基板の製造方法 Pending JP2023047897A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021157079A JP2023047897A (ja) 2021-09-27 2021-09-27 配線基板及び配線基板の製造方法
US17/952,626 US20230109322A1 (en) 2021-09-27 2022-09-26 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021157079A JP2023047897A (ja) 2021-09-27 2021-09-27 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023047897A true JP2023047897A (ja) 2023-04-06

Family

ID=85774173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021157079A Pending JP2023047897A (ja) 2021-09-27 2021-09-27 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US20230109322A1 (ja)
JP (1) JP2023047897A (ja)

Also Published As

Publication number Publication date
US20230109322A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US6872590B2 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP2009123863A (ja) バンプ構造形成方法及びバンプ構造
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7064349B2 (ja) 配線基板及びその製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR101713458B1 (ko) 배선기판 및 그 제조방법
US11289403B2 (en) Multi-layer substrate and method for manufacturing multi-layer substrate
US20120152606A1 (en) Printed wiring board
JP2010226075A (ja) 配線板及びその製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2010232616A (ja) 半導体装置及び配線基板
JP2023047897A (ja) 配線基板及び配線基板の製造方法
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
US11792937B2 (en) Component built-in wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240215